CN105280218B - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN105280218B
CN105280218B CN201410818310.4A CN201410818310A CN105280218B CN 105280218 B CN105280218 B CN 105280218B CN 201410818310 A CN201410818310 A CN 201410818310A CN 105280218 B CN105280218 B CN 105280218B
Authority
CN
China
Prior art keywords
additional
command
pulse
column
activated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410818310.4A
Other languages
English (en)
Other versions
CN105280218A (zh
Inventor
李铉雨
张修宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105280218A publication Critical patent/CN105280218A/zh
Application granted granted Critical
Publication of CN105280218B publication Critical patent/CN105280218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体存储器件包括：激活状态检测器，其适于在激活状态检测模式中检测在正常激活命令或额外激活脉冲被激活时的时刻之后是否经由预定的时间，以及基于检测结果来产生额外预充电脉冲；列控制器，其适于在激活状态检测模式中，基于额外预充电脉冲、列地址和外部列命令来产生额外激活脉冲；以及核心区，其适于基于正常激活命令或者与额外激活脉冲相对应的额外激活命令而被激活，并且基于与额外预充电脉冲相对应的额外的预充电命令或正常预充电命令而被预充电。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2014年6月30日提交的申请号为10-2014-0080926的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及一种半导体设计技术，且更具体而言，涉及半导体存储器件的激活预充电操作控制。
背景技术
半导体存储器件可以储存多个数据并且提供被请求的数据。即，半导体存储器件可以执行用于储存从半导体存储器件的外部接收到的数据的数据写入操作、和用于将储存在半导体存储器件中的数据输出至外部的数据读取操作。
当数据被储存在半导体存储器件(特别是动态随机存取存储器(DRAM))的存储器单元(是用于储存数据的单元)中时，或者当储存在半导体存储器件的存储器单元中的数据被输出至外部时，要执行若干操作，诸如激活操作、写入/读取操作和预充电操作。
执行激活操作和写入操作用于在DRAM的多个存储器单元之中选择指定的存储器单元、并且将数据储存在选中的存储器单元中。另外，执行激活操作和读取操作用于在DRAM的多个存储器单元之中选择指定的存储器单元、并且将储存在选中的存储器单元中的数据输出。执行预充电操作用于将DRAM返回至激活操作被执行之前的状态。
图1是图示传统的半导体存储器件的框图。
参见图1，半导体存储器件包括：核心区100、激活控制器110、列控制器120和地址解码器160。
激活控制器110响应于外部激活命令EX_ACT和行地址ROW_ADD来产生正常激活命令NM_ACT，以及响应于外部预充电命令EX_PCG和行地址ROW_ADD来产生正常预充电命令NM_PCG。
列控制器120响应于外部列命令EX_RD/WT和列地址COLUMN_ADD来产生正常列命令NM_RD/WT。外部列命令EX_RD/WT可以是读取命令或写入命令。
地址解码器160响应于外部地址EX_ADD来产生行地址ROW_ADD和列地址COLUMN_ADD。
核心区100响应于正常激活命令NM_ACT而被激活，响应于正常预充电命令NM_PCG而被预充电，以及响应于正常列命令NM_RD/WT来执行输入/输出数据的列操作。
如上所述，半导体存储器件响应于从外部施加的外部激活命令EX_ACT来将核心区100激活，以及响应于从外部施加的外部预充电命令EX_PCG来对核心区100预充电。简言之，传统的半导体存储器件依赖于从外部输入的外部命令EX_ACT和EX_PCG来执行激活-预充电操作。
从施加外部激活命令EX_ACT至施加外部预充电命令EX_PCG的区段可以比针对半导体存储器件设定的预定时间(tRASmax)持续更长。
当核心区100即使在经过预定的时间之后也保持激活状态时，半导体存储器件的电流损耗会不必要地增加，并且可以引起错误的操作。
发明内容
本发明的各种实施例针对一种半导体存储器件，其能检测核心区的激活状态在预定的时间之后是否持续，以及在施加外部预充电命令之前对核心区预充电。
根据本发明的一个实施例，一种半导体存储器件可以包括：激活状态检测器，其适于在激活状态检测模式中，检测在正常激活命令或额外激活脉冲被激活时的时刻之后是否经过预定的时间，以及基于检测结果来产生额外预充电脉冲；列控制器，其适于在激活状态检测模式中基于额外预充电脉冲、列地址和外部列命令来产生额外激活脉冲；以及核心区，其适于基于正常激活命令或者与额外激活脉冲相对应的额外激活命令而被激活，以及基于与额外预充电脉冲相对应的额外的预充电命令或正常预充电命令而被预充电。
半导体存储器件还可以包括：第一激活控制器，其适于基于外部激活命令和行地址来产生正常激活命令，以及基于外部预充电命令和行地址来产生正常预充电命令；以及第二激活控制器，其适于基于额外激活脉冲和行地址来产生额外激活命令，以及基于额外预充电脉冲和行地址来产生额外预充电命令。
激活状态检测器可以包括：振荡单元，其用于在激活状态检测模式中产生以预定的频率触发的振荡信号；激活测量单元，其用于在激活状态检测模式中对振荡信号在正常激活命令或额外激活脉冲被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出；以及脉冲发生单元，其用于当测量信号的值比预定值大时选择性地将额外预充电脉冲激活。
激活测量单元可以在激活状态检测模式中当正常激活命令被激活或者外部列命令被施加时将测量信号的值初始化。
脉冲发生单元可以在激活状态检测模式中当测量信号的值比预定值大时将额外预充电脉冲激活，以及脉冲发生单元在激活状态检测模式中当测量信号的值等于或小于预定值时不将额外预充电脉冲激活。
当额外预充电脉冲被激活时，列控制器可以在外部列命令和列地址被施加时将额外激活脉冲激活，以及当额外预充电脉冲未被激活时，列控制器不将额外激活脉冲激活，而与外部列命令和列地址是否被施加无关。
列控制器可以当外部列命令和列地址被施加时将正常列命令激活，而与激活状态检测模式无关。
当外部列命令和列地址被施加、并且额外预充电脉冲被激活时，列控制器可以在额外激活脉冲被激活时的时刻之后经过预定的时间时将正常列命令激活。
核心区可以基于正常列命令来执行用于输入/输出数据的列操作。
根据本发明的一个实施例，一种用于操作半导体存储器件的方法可以包括：在激活检测模式中，检测在正常激活命令被激活时的时刻之后是否经过预定的时间，以产生第一检测结果；以及基于第一检测结果而内部产生额外预充电脉冲。
用于操作半导体存储器件的方法还可以包括：当额外预充电脉冲被激活时，基于外部列命令和列地址来产生额外激活脉冲；检测在额外激活脉冲被激活时的时刻之后是否经过预定的时间，以产生第二检测结果，并且基于第二检测结果来产生额外预充电脉冲；当额外预充电脉冲被激活时，基于外部列命令和列地址来产生额外激活脉冲；以及基于正常激活命令或者与额外激活脉冲相对应的额外激活命令来将核心区激活，并且基于正常预充电命令或者与额外预充电脉冲相对应的额外预充电命令来对核心区预充电。
用于操作半导体存储器件的方法还可以包括：基于外部激活命令和行地址来产生正常激活命令；基于外部预充电命令和行地址来产生正常预充电命令；基于额外激活脉冲和行地址来产生额外激活命令；以及基于额外预充电脉冲和行地址来产生额外预充电命令。
用于操作半导体存储器件的方法还可以包括：在激活状态检测模式中，产生以预定的频率触发的振荡信号。
检测是否经过预定的时间以产生第一检测结果可以包括：在激活状态检测模式中，对振荡信号在正常激活命令被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出。
内部产生额外预充电脉冲可以包括：当测量信号的值比预定值大时，选择性地将额外预充电脉冲激活。
产生额外激活脉冲可以包括：当额外预充电脉冲被激活时，基于外部列命令和列地址来将额外激活脉冲激活；以及当额外预充电脉冲未被激活时，不将额外激活脉冲激活，而与外部列命令和列地址无关。
检测是否经过预定的时间以产生第二检测结果可以包括：对振荡信号在额外激活脉冲被激活时的时刻之后触发的次数计数，并且将计数的数目作为测量信号输出；以及当测量信号的值比预定值大时，选择性地将额外预充电脉冲激活。
产生额外激活脉冲可以包括：当额外预充电脉冲被激活时，基于外部列命令和列地址来将额外激活脉冲激活，以及当额外预充电脉冲未被激活时，不将额外激活脉冲激活，而与外部列命令和列地址无关。
在激活状态检测模式中，当正常激活命令被激活或者外部列命令被施加时，可以将测量信号的值初始化。
用于操作半导体存储器件的方法还可以包括：基于外部列命令和列地址来产生正常列命令，而与激活状态检测模式无关。
附图说明
图1是图示传统的半导体存储器件的框图。
图2是图示根据本发明的一个实施例的支持激活-预充电操作的半导体存储器件的框图。
图3是用于描述图2中所示的半导体存储器件的操作的时序图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相似的部分。
附图不一定按比例绘制，并且在某些情况下，可以夸大比例以清楚地示出实施例的特征。在本说明书中，使用了特定的术语。使用术语来描述本发明，而不是用于限制意义或限定本发明的范围。
还应当注意的是，在本说明书中，“和/或”表示包括布置在“和/或”之前和之后的一个或多个部件。此外，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元件。
图2是图示根据本发明的一个实施例的支持激活-预充电操作的半导体存储器件的框图。
参见图2，半导体存储器件可以包括：核心区200、第一激活控制器210、列控制器220、激活状态检测器240、第二激活控制器250以及地址解码器260。激活状态检测器240可以包括：振荡单元242、激活测量单元244和脉冲发生单元246。
核心区200响应于正常激活命令NM_ACT和与额外激活脉冲AD_ACT_PUL相对应的额外激活命令AD_ACT而被激活，以及核心区200响应于正常预充电命令NM_PCG和与额外预充电脉冲AD_PCG_PUL相对应的额外预充电命令AD_PCG而被预充电。另外，核心区200响应于正常列命令NM_RD/WT而执行输入/输出数据的列操作。
第一激活控制器210响应于外部激活命令EX_ACT和行地址ROW_ADD来产生正常激活命令NM_ACT，以及响应于外部预充电命令EX_PCG来产生正常预充电命令NM_PCG。
第二激活控制器250响应于额外激活脉冲AD_ACT_PUL和行地址ROW_ADD来产生额外激活命令AD_ACT，以及响应于额外预充电脉冲AD_PCG_PUL和行地址ROW_ADD来产生额外预充电命令AD_PCG。
地址解码器260响应于外部地址EX_ADD来产生行地址ROW_ADD和列地址COLUMN_ADD。
在激活状态检测模式中，激活状态检测器240检测在正常激活命令NM_ACT或额外激活命令AD_ACT_PUL被激活时的时刻之后是否经过预定的时间，例如tRASmax。激活状态检测器240可以当激活状态检测模式信号LTRAS_EN被激活时被使能。
具体地，当在正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻之后经过预定的时间时，激活状态检测器240在激活状态检测模式中将额外预充电脉冲AD_PCG_PUL激活。在激活状态检测模式中当在正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻之后经过预定的时间时，意味着外部列命令EX_RD/WT或外部预充电命令EX_PCG在外部激活命令EX_ACT从外部存储器控制器(未示出)施加之后的预定的时间内未被施加。即，核心区200保持在激活状态而不执行任何操作。因此，激活状态检测器240产生额外预充电脉冲AD_PCG_PUL以将核心区200从激活状态转换成预充电状态。
相反地，在激活状态检测模式中，在正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻之后还未经过预定的时间时，激活状态检测器240将额外预充电脉冲AD_PCG_PUL去激活。在激活状态检测模式中，在正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻之后还未经过预定的时间时，意味着外部列命令EX_RD/WT或者外部预充电命令EX_PCG在外部激活命令EX_ACT从外部存储器控制器施加之后的预定的时间内被施加。即，在核心区200执行输入/输出数据的操作，或者执行对核心区200预充电的操作。因此，激活状态检测器240不需要将额外预充电脉冲AD_PCG_PUL激活。
列控制器220响应于外部列命令EX_RD/WT、列地址COLUMN_ADD和额外预充电脉冲AD_PCG_PUL来产生额外激活脉冲AD_ACT_PUL。
具体地，当额外预充电脉冲AD_PCG_PUL被激活时，列控制器220响应于外部列命令EX_RD/WT和列地址COLUMN_ADD来将额外激活脉冲AD_ACT_PUL激活。额外预充电脉冲AD_PCG_PUL通过激活状态检测器240在内部产生，而与外部存储器控制器无关。即，由于施加外部激活命令EX_ACT之后外部存储器控制器不施加外部预充电命令EX_PCG，所以外部存储器控制器识别出核心区200保持在激活状态。因此，外部存储器控制器可以试着在下一步骤中传送外部列命令EX_RD/WT或外部预充电命令EX_PCG。施加外部列命令EX_RD/WT意味着要在核心区200执行输入/输出数据的列操作。因而，通过激活状态检测器240预充电的核心区200需要再次被激活。因此，当外部列命令EX_RD/WT和列地址COLUMN_ADD被施加时，列控制器220将额外激活脉冲AD_ACT_PUL激活以使核心区200从预充电状态转换成激活状态。
相反地，当激活状态检测器不激活额外预充电脉冲AD_PCG_PUL时，列控制器220不管外部列命令EX_RD/WT和列地址COLUMN_ADD如何，不激活额外激活脉冲AD_ACT_PUL。由于激活状态检测器240不激活额外预充电脉冲AD_PCG_PUL，所以意味着在核心区200响应于外部激活命令EX_ACT被激活之后核心区200不被预充电。
在激活状态检测模式中，振荡单元242产生以预定的频率触发的振荡信号OSC。即，振荡单元242在激活状态检测模式中以预定的频率来触发振荡信号OSC，而在激活状态检测模式之外不触发振荡信号OSC。
在正常状态检测模式中，激活测量单元244对振荡信号OSC在正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻之后触发的次数计数，以产生测量信号ADET。在激活状态检测模式中，当正常激活命令NM_ACT或者外部列命令EX_RD/WT被激活时，激活测量单元244将测量信号ADET的值初始化。
脉冲发生单元246基于测量信号ADET的值(即，计数值)是否大于预定值来选择性地产生额外预充电脉冲AD_PCG_PUL。具体地，当测量信号ADET的值比预定值大时，脉冲发生单元246将额外预充电脉冲AD_PCG_PUL激活。相反地，当测量信号ADET的值等于或小于预定值时，脉冲发生单元246不将额外预充电脉冲AD_PCG_PUL激活。
当外部列命令EX_RD/WT和列地址COLUMN_ADD被施加时，列控制器220将正常列命令NM_RD/WT始终激活，而与激活状态检测模式无关。
因此，在激活状态检测模式中，当额外预充电脉冲AD_PCG_PUL被激活时，列控制器220响应于外部列命令EX_RD/WT和列地址COLUMN_ADD来产生额外激活脉冲AD_ACT_PUL和正常列命令NM_RD/WT。在额外激活脉冲AD_ACT_PUL被激活时的时刻之后经过预定的时间时，列控制器220将正常列命令NM_RD/WT激活。列操作可以仅当核心区200响应于与额外激活脉冲AD_ACT_PUL相对应的额外激活命令AD_ACT被激活之后正常列命令NM_RD/WT被传送至核心区200时被正常地执行。
此外，当在激活状态检测模式中额外预充电脉冲AD_PCG_PUL未被激活时，列控制器220基于外部列命令EX_RD/WT和列地址COLUMN_ADD来产生正常列命令NM_RD/WT。
另外，列控制器220在激活状态检测模式之外基于外部列命令EX_RD/WT和列地址COLUMN_ADD来产生正常列命令NM_RD/WT。
基于激活状态检测模式信号LTRAS_EN来确定进入激活状态检测模式。例如，其中激活状态检测模式信号LTRAS_EN被激活的区段是激活状态检测模式。激活状态检测模式信号LTRAS_EN在激活状态检测模式之外被去激活。此外，激活状态检测模式信号LTRAS_EN可以在被包括在半导体存储器件中的设定电路(诸如，模式寄存器设置(MRS))中产生。
图3是用于描述图2中所示的半导体存储器件的操作的时序图。
参见图3，当在激活状态检测模式中在从正常激活命令NM_ACT或者额外激活脉冲AD_ACT_PUL被激活时的时刻起预定的时间SET_TIME(例如，tRASmax)内外部预充电命令EX_PCG未被施加时，额外预充电脉冲AD_PCG_PUL被激活以对核心区200预充电。
具体地，当外部激活命令EX_ACT被施加，且因而正常激活命令NM_ACT被激活时，核心区200的状态被转换成激活状态。检测在正常激活命令NM_ACT被激活时的时刻之后是否经过预定的时间SET_TIME，并且基于检测结果来产生额外预充电脉冲AD_PCG_PUL。
在“第一区段”中，直到正常激活命令NM_ACT被激活时的时刻之后经过预定的时间SET_TIME才产生正常列命令NM_RD/WT或者正常预充电命令NM_PCG。因此，额外预充电脉冲AD_PCG_PUL被激活，且因而额外预充电命令AD_PCG基于额外预充电脉冲AD_PCG_PUL而被激活。因此，核心区200的状态被转换成预充电状态。
当如“第一区段”中所示通过将额外预充电脉冲AD_PCG_PUL激活来将核心区200的状态转换成预充电状态时，如在“第二区段”的起始点所示额外激活脉冲AD_ACT_PUL响应于要被施加的列地址COLUMN_ADD和外部列命令EX_RD/WT而被激活，然后额外激活命令AD_ACT基于额外激活脉冲AD_ACT_PUL而被激活。因而，核心区200的状态被转换成激活状态。此外，正常列命令NM_RD/WT响应于外部列命令EX_RD/WT和列地址COLUMN_ADD而被激活。具体地，当额外预充电脉冲AD_PCG_PUL被激活时，额外激活脉冲AD_ACT_PUL和正常列命令NM_RD/WT二者都可以响应于外部列命令EX_RD/WT和列地址COLUMN_ADD而被激活。正常列命令NM_RD/WT在额外激活脉冲AD_ACT_PUL被激活时的时刻之后经过预定的时间SET_TIME时被激活。在正常列命令NM_RD/WT在核心区200进入激活状态之后被激活时，可以在核心区200中正常地执行列操作。
此外，当额外激活命令AD_ACT基于额外激活脉冲AD_ACT_PUL而被激活时，核心区200的状态被转换成激活状态。检测在额外激活命令AD_ACT被激活时的时刻之后是否经过预定时间SET_TIME，以及基于检测结果来产生额外预充电脉冲AD_PCG_PUL。
在“第二区段”中，直到在额外激活命令AD_ACT被激活时的时刻之后经过预定时间SET_TIME正常列命令NM_RD/WT或者正常预充电命令NM_PCG才被激活。因此，额外预充电脉冲AD_PCG_PUL被激活，且因而额外预充电命令AD_PCG基于额外预充电脉冲AD_PCG_PUL而被激活。因此，核心区200的状态被转换成预充电状态。
当通过将额外预充电脉冲AD_PCG_PUL激活而核心区200的状态被转换成预充电状态(如在“第二区段”中所示)时，如在“第三区段”的起始点所示额外激活脉冲AD_ACT_PUL响应于列地址COLUMN_ADD和外部列命令EX_RD/WT而被激活，然后额外激活命令AD_ACT基于额外激活脉冲AD_ACT_PUL而被激活。因而，核心区200的状态被转换成激活状态。此外，正常列命令NM_RD/WT可以响应于外部列命令EX_RD/WT和列地址COLUMN_ADD而被激活。具体地，当额外预充电脉冲AD_PCG_PUL被激活时，额外激活脉冲AD_ACT_PUL和正常列命令NM_RD/WT二者都可以响应于外部列命令EX_RD/WT和列地址COLUMN_ADD而被激活。正常列命令NM_RD/WT在额外激活脉冲AD_ACT_PUL被激活时的时刻之后经过预定时间时被激活。在核心区200进入激活状态之后正常列命令NM_RD/WT被激活时，可以在核心区200中正常地执行列操作。
由于额外激活命令AD_ACT在“第三区段”的起始点处被激活且因而核心区200的状态被转换成激活状态，所以正如在“第二区段”中的情况一样，在“第三区段”中检测在额外激活脉冲AD_ACT_PUL被激活时的时刻之后是否经过预定的时间SET_TIME，以及基于检测结果来产生额外预充电脉冲AD_PCG_PUL。
在“第三区段”中，在额外激活脉冲AD_PCG_PUL被激活时的时刻之后经过预定的时间SET_TIME之前，正常预充电命令NM_PCG被激活。因此，响应于正常预充电命令NM_PCG，额外预充电脉冲AD_PCG_PUL未被激活，且核心区200的状态被转换成预充电状态。
在“第四区段”中，在正常激活命令NM_ACT被激活时的时刻之后经过预定的时间SET_TIME之前，正常列命令NM_RD/WT被激活。因此，额外预充电脉冲AD_PCG_PUL未被激活，并且核心区200保持在激活状态。在核心区200保持在激活状态的同时，可以响应于正常列命令NM_RD/WT来在核心区200中执行输入/输出数据的列操作。
此外，如参照图2所述，测量信号ADET用于确定在正常激活命令NM_ACT或额外激活命令AD_ACT被激活时的时刻之后是否经过预定的时间。即，从正常激活命令NM_ACT或额外激活命令AD_ACT被激活时的时刻起对振荡信号OSC以预定的频率触发的次数计数，以及将计数的数目作为测量信号ADET输出。所述确定基于测量信号ADET的值是否大于预定值来进行。因此，当正常激活命令NM_ACT或者正常列命令NM_RD/WT被激活时，测量信号ADET的值被初始化。因而，在“第一区段”、“第二区段”、“第三区段”和“第四区段”开始时的时刻，测量信号ADET的值被初始化。
测量信号ADET的值基于外部列命令EX_RD/WT而被初始化，而不是基于额外激活脉冲AD_ACT_PUL而被初始化。在如“第四区段”中所示的，在核心区200进入激活状态之后经过预定的时间SET_TIME之前，施加外部列命令EX_RD/WT，当额外激活脉冲AD_ACT_PUL未被激活时，将测量信号ADET的值初始化的同时核心区200连续地保持激活状态。
如上所述，在本发明的实施例中，由于核心区可以检测在核心区进入激活状态时的时刻之后是否经过预定的时间SET_TIME、并且基于检测结果来进入预充电状态，所以可以防止核心区的激活状态持续太久。
以这种方式，可以节省用于保持激活状态所浪费消耗的电流量。
另外，可以防止由于核心区保持在激活状态太久引起的数据输入/输出错误。
另外，由于在核心区自行进入预充电状态之后核心区可以响应于外部列命令EX_RD/WT而再次返回至激活状态，所以自行进入预充电状态的操作可以不被外部知道。即，当外部存储器控制器控制半导体存储器件时，用于控制根据本发明的实施例的半导体存储器件的控制机制与用于控制传统的半导体存储器件的控制机制完全相同。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体存储器件，包括：
激活状态检测器，其适于：在激活状态检测模式中检测在正常激活命令或额外激活脉冲被激活时的时刻之后是否经过预定的时间，以及基于检测结果来产生额外预充电脉冲；
列控制器，其适于：在所述激活状态检测模式中，基于所述额外预充电脉冲、列地址和外部列命令来产生所述额外激活脉冲；以及
核心区，其适于：基于正常激活命令或者与所述额外激活脉冲相对应的额外激活命令而被激活，以及基于与所述额外预充电脉冲相对应的额外的预充电命令或者正常预充电命令而被预充电。
技术方案2.如技术方案1所述的半导体存储器件，还包括：
第一激活控制器，其适于：基于外部激活命令和行地址来产生所述正常激活命令，以及基于外部预充电命令和所述行地址来产生所述正常预充电命令；以及
第二激活控制器，其适于：基于所述额外激活脉冲和所述行地址来产生所述额外激活命令，以及基于所述额外预充电脉冲和所述行地址来产生所述额外预充电命令。
技术方案3.如技术方案1所述的半导体存储器件，其中，所述激活状态检测器包括：
振荡单元，其用于在所述激活状态检测模式中产生以预定的频率触发的振荡信号；
激活测量单元，其用于：在所述激活状态检测模式中，对所述振荡信号在所述正常激活命令或所述额外激活脉冲被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出；以及
脉冲发生单元，其用于当所述测量信号的值比预定值大时选择性地将所述额外预充电脉冲激活。
技术方案4.如技术方案3所述的半导体存储器件，其中，在所述激活状态检测模式中，所述激活测量单元当所述正常激活命令被激活或者所述外部列命令被施加时将所述测量信号的值初始化。
技术方案5.如技术方案4所述的半导体存储器件，其中，在激活状态检测模式中，所述脉冲发生单元当所述测量信号的值比所述预定值大时将所述额外预充电脉冲激活，以及
在所述激活状态检测模式中，所述脉冲发生单元当所述测量信号的值等于或小于所述预定值时不将所述额外预充电脉冲激活。
技术方案6.如技术方案5所述的半导体存储器件，其中，当所述额外预充电脉冲被激活时，所述列控制器在所述外部列命令和所述列地址被施加时将所述额外激活脉冲激活，以及
当所述额外预充电脉冲未被激活时，所述列控制器不管所述外部列命令和所述列地址是否被施加而不将所述额外激活脉冲激活。
技术方案7.如技术方案5所述的半导体存储器件，其中，当所述外部列命令和所述列地址被施加时，所述列控制器将正常列命令激活，而与所述激活状态检测模式无关。
技术方案8.如技术方案7所述的半导体存储器件，其中，当所述外部列命令和所述列地址被施加、并且所述额外预充电脉冲被激活时，所述列控制器在所述额外激活脉冲被激活时的时刻之后经过预定的时间时将所述正常列命令激活。
技术方案9.如技术方案7所述的半导体存储器件，其中，所述核心区基于所述正常列命令来执行用于输入/输出数据的列操作。
技术方案10.一种用于操作半导体存储器件的方法，包括：
在激活检测模式中，检测在正常激活命令被激活时的时刻之后是否经过预定的时间，以产生第一检测结果；以及
基于所述第一检测结果而内部产生额外预充电脉冲。
技术方案11.如技术方案10所述的方法，还包括：
当所述额外预充电脉冲被激活时，基于外部列命令和列地址来产生额外激活脉冲；
检测在所述额外激活脉冲被激活时的时刻之后是否经过所述预定的时间，以产生第二检测结果，并且基于所述第二检测结果来产生所述额外预充电脉冲；
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来产生所述额外激活脉冲；以及
基于所述正常激活命令或者与所述额外激活脉冲相对应的额外激活命令来将核心区激活，并且基于正常预充电命令或者与所述额外预充电脉冲相对应的额外预充电命令来对所述核心区预充电。
技术方案12.如技术方案11所述的方法，还包括：
基于外部激活命令和行地址来产生所述正常激活命令；
基于外部预充电命令和所述行地址来产生所述正常预充电命令；
基于所述额外激活脉冲和所述行地址来产生所述额外激活命令；以及
基于所述额外预充电脉冲和所述行地址来产生所述额外预充电命令。
技术方案13.如技术方案11所述的方法，还包括：
在所述激活状态检测模式中，产生以预定的频率触发的振荡信号。
技术方案14.如技术方案12所述的方法，其中，检测是否经由预定的时间以产生第一检测结果包括：
在所述激活状态检测模式中，对所述振荡信号在所述正常激活命令被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出。
技术方案15.如技术方案14所述的方法，其中，在内部产生所述额外预充电脉冲包括：
当所述测量信号的值比预定值大时，选择性地将所述额外预充电脉冲激活。
技术方案16.如技术方案15所述的方法，其中，产生所述额外激活脉冲包括：
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来将所述额外激活脉冲激活；以及
当所述额外预充电脉冲未被激活时，不将所述额外激活脉冲激活，而与所述外部列命令和所述列地址无关。
技术方案17.如技术方案16所述的方法，其中，检测是否经过所述预定的时间以产生所述第二检测结果包括：
对所述振荡信号在所述额外激活脉冲被激活时的时刻之后触发的次数计数，以及将计数的数目作为所述测量信号输出；以及
当所述测量信号的值比预定值大时，选择性地将所述额外预充电脉冲激活。
技术方案18.如技术方案17所述的方法，其中，产生所述额外激活脉冲包括：
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来将所述额外激活脉冲激活，以及
当所述额外预充电脉冲未被激活时，不将所述额外激活脉冲激活，而与所述外部列命令和所述列地址无关。
技术方案19.如技术方案18所述的方法，其中，在所述激活状态检测模式中，当所述正常激活命令被激活或者所述外部列命令被施加时将所述测量信号的值初始化。
技术方案20.如技术方案19所述的方法，还包括：
基于所述外部列命令和所述列地址来产生正常列命令，而与所述激活状态检测模式无关。

Claims (20)

1.一种半导体存储器件，包括：
激活状态检测器，其适于：在激活状态检测模式中检测在正常激活命令或额外激活脉冲被激活时的时刻之后是否经过预定的时间，以及基于所述时刻之后经过了预定的时间的检测结果来产生额外预充电脉冲；
列控制器，其适于：在所述激活状态检测模式中，基于所述额外预充电脉冲、列地址和外部列命令来产生所述额外激活脉冲；以及
核心区，其适于：基于正常激活命令或者与所述额外激活脉冲相对应的额外激活命令而被激活，以及基于与所述额外预充电脉冲相对应的额外的预充电命令或者正常预充电命令而被预充电。
2.如权利要求1所述的半导体存储器件，还包括：
第一激活控制器，其适于：基于外部激活命令和行地址来产生所述正常激活命令，以及基于外部预充电命令和所述行地址来产生所述正常预充电命令；以及
第二激活控制器，其适于：基于所述额外激活脉冲和所述行地址来产生所述额外激活命令，以及基于所述额外预充电脉冲和所述行地址来产生所述额外预充电命令。
3.如权利要求1所述的半导体存储器件，其中，所述激活状态检测器包括：
振荡单元，其用于在所述激活状态检测模式中产生以预定的频率触发的振荡信号；
激活测量单元，其用于：在所述激活状态检测模式中，对所述振荡信号在所述正常激活命令或所述额外激活脉冲被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出；以及
脉冲发生单元，其用于当所述测量信号的值比预定值大时选择性地将所述额外预充电脉冲激活。
4.如权利要求3所述的半导体存储器件，其中，在所述激活状态检测模式中，所述激活测量单元当所述正常激活命令被激活或者所述外部列命令被施加时将所述测量信号的值初始化。
5.如权利要求4所述的半导体存储器件，其中，在激活状态检测模式中，所述脉冲发生单元当所述测量信号的值比所述预定值大时将所述额外预充电脉冲激活，以及
在所述激活状态检测模式中，所述脉冲发生单元当所述测量信号的值等于或小于所述预定值时不将所述额外预充电脉冲激活。
6.如权利要求5所述的半导体存储器件，其中，当所述额外预充电脉冲被激活时，所述列控制器在所述外部列命令和所述列地址被施加时将所述额外激活脉冲激活，以及
当所述额外预充电脉冲未被激活时，所述列控制器不管所述外部列命令和所述列地址是否被施加而不将所述额外激活脉冲激活。
7.如权利要求5所述的半导体存储器件，其中，当所述外部列命令和所述列地址被施加时，所述列控制器将正常列命令激活，而与所述激活状态检测模式无关。
8.如权利要求7所述的半导体存储器件，其中，当所述外部列命令和所述列地址被施加、并且所述额外预充电脉冲被激活时，所述列控制器在所述额外激活脉冲被激活时的时刻之后经过预定的时间时将所述正常列命令激活。
9.如权利要求7所述的半导体存储器件，其中，所述核心区基于所述正常列命令来执行用于输入/输出数据的列操作。
10.一种用于操作半导体存储器件的方法，包括：
在激活状态检测模式中，检测在正常激活命令被激活时的时刻之后是否经过预定的时间，以产生第一检测结果；以及
基于所述时刻之后经过了预定的时间的所述第一检测结果而内部产生额外预充电脉冲。
11.如权利要求10所述的方法，还包括：
当所述额外预充电脉冲被激活时，基于外部列命令和列地址来产生额外激活脉冲；
检测在所述额外激活脉冲被激活时的时刻之后是否经过所述预定的时间，以产生第二检测结果，并且基于所述第二检测结果来产生所述额外预充电脉冲；
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来产生所述额外激活脉冲；以及
基于所述正常激活命令或者与所述额外激活脉冲相对应的额外激活命令来将核心区激活，并且基于正常预充电命令或者与所述额外预充电脉冲相对应的额外预充电命令来对所述核心区预充电。
12.如权利要求11所述的方法，还包括：
基于外部激活命令和行地址来产生所述正常激活命令；
基于外部预充电命令和所述行地址来产生所述正常预充电命令；
基于所述额外激活脉冲和所述行地址来产生所述额外激活命令；以及
基于所述额外预充电脉冲和所述行地址来产生所述额外预充电命令。
13.如权利要求11所述的方法，还包括：
在所述激活状态检测模式中，产生以预定的频率触发的振荡信号。
14.如权利要求13所述的方法，其中，检测是否经由预定的时间以产生第一检测结果包括：
在所述激活状态检测模式中，对所述振荡信号在所述正常激活命令被激活时的时刻之后触发的次数计数，以及将计数的数目作为测量信号输出。
15.如权利要求14所述的方法，其中，在内部产生所述额外预充电脉冲包括：
当所述测量信号的值比预定值大时，选择性地将所述额外预充电脉冲激活。
16.如权利要求15所述的方法，其中，产生所述额外激活脉冲包括：
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来将所述额外激活脉冲激活；以及
当所述额外预充电脉冲未被激活时，不将所述额外激活脉冲激活，而与所述外部列命令和所述列地址无关。
17.如权利要求16所述的方法，其中，检测是否经过所述预定的时间以产生所述第二检测结果包括：
对所述振荡信号在所述额外激活脉冲被激活时的时刻之后触发的次数计数，以及将计数的数目作为所述测量信号输出；以及
当所述测量信号的值比预定值大时，选择性地将所述额外预充电脉冲激活。
18.如权利要求17所述的方法，其中，产生所述额外激活脉冲包括：
当所述额外预充电脉冲被激活时，基于所述外部列命令和所述列地址来将所述额外激活脉冲激活，以及
当所述额外预充电脉冲未被激活时，不将所述额外激活脉冲激活，而与所述外部列命令和所述列地址无关。
19.如权利要求18所述的方法，其中，在所述激活状态检测模式中，当所述正常激活命令被激活或者所述外部列命令被施加时将所述测量信号的值初始化。
20.如权利要求19所述的方法，还包括：
基于所述外部列命令和所述列地址来产生正常列命令，而与所述激活状态检测模式无关。
CN201410818310.4A 2014-06-30 2014-12-24 半导体存储器件及其操作方法 Active CN105280218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140080926A KR20160002106A (ko) 2014-06-30 2014-06-30 반도체 메모리 장치 및 그의 동작방법
KR10-2014-0080926 2014-06-30

Publications (2)

Publication Number Publication Date
CN105280218A CN105280218A (zh) 2016-01-27
CN105280218B true CN105280218B (zh) 2020-08-11

Family

ID=54609318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410818310.4A Active CN105280218B (zh) 2014-06-30 2014-12-24 半导体存储器件及其操作方法

Country Status (3)

Country Link
US (1) US9202540B1 (zh)
KR (1) KR20160002106A (zh)
CN (1) CN105280218B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373890A (zh) * 1999-07-12 2002-10-09 莫塞德技术公司 内容可寻址存储器中多重匹配检测的电路和方法
CN1497607A (zh) * 2002-10-07 2004-05-19 三星电子株式会社 在半导体存储装置中提供页面模式操作的电路和方法
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法
CN101075479A (zh) * 2006-05-18 2007-11-21 富士通株式会社 具有低电流消耗特性的半导体存储装置
CN101093435A (zh) * 2006-06-14 2007-12-26 辉达公司 具有预充电、激活和读取/写入的独立仲裁的存储器接口
CN101465158A (zh) * 2007-12-19 2009-06-24 富士通微电子株式会社 半导体存储器、存储器系统和存储器访问控制方法
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN103514960A (zh) * 2012-06-20 2014-01-15 爱思开海力士有限公司 存储器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253297B1 (ko) * 1997-06-11 2000-04-15 김영환 메모리 소자의 어드레스 천이 검출회로
JP4712183B2 (ja) 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
JP2013073654A (ja) * 2011-09-28 2013-04-22 Elpida Memory Inc 半導体装置
JP6062714B2 (ja) * 2012-10-31 2017-01-18 キヤノン株式会社 メモリ制御装置、メモリ制御方法およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373890A (zh) * 1999-07-12 2002-10-09 莫塞德技术公司 内容可寻址存储器中多重匹配检测的电路和方法
CN1497607A (zh) * 2002-10-07 2004-05-19 三星电子株式会社 在半导体存储装置中提供页面模式操作的电路和方法
CN101017703A (zh) * 2006-02-10 2007-08-15 海力士半导体有限公司 用于半导体存储器设备的激活周期控制电路及方法
CN101075479A (zh) * 2006-05-18 2007-11-21 富士通株式会社 具有低电流消耗特性的半导体存储装置
CN101093435A (zh) * 2006-06-14 2007-12-26 辉达公司 具有预充电、激活和读取/写入的独立仲裁的存储器接口
CN101465158A (zh) * 2007-12-19 2009-06-24 富士通微电子株式会社 半导体存储器、存储器系统和存储器访问控制方法
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN103514960A (zh) * 2012-06-20 2014-01-15 爱思开海力士有限公司 存储器件

Also Published As

Publication number Publication date
US9202540B1 (en) 2015-12-01
CN105280218A (zh) 2016-01-27
KR20160002106A (ko) 2016-01-07

Similar Documents

Publication Publication Date Title
TWI646532B (zh) 記憶體裝置
JP4758228B2 (ja) 半導体メモリ装置のレイテンシ制御回路
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
KR960038982A (ko) 반도체 메모리장치
JP2007226934A (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
EP1858026A1 (en) Semiconductor memory device with reduced current consumption
US8194488B2 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
KR100746615B1 (ko) 센스앰프 제어회로 및 반도체 장치
US20160099030A1 (en) Strobe signal interval detection circuit and memory system including the same
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US8902685B2 (en) Memory device and method for operating the same
US20120092947A1 (en) Fuse circuit and memory device including the same
KR102100711B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 및 동작방법
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
CN105280216B (zh) 半导体存储器件及其操作方法
CN105280218B (zh) 半导体存储器件及其操作方法
US20060221744A1 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
KR101047001B1 (ko) 구동제어회로 및 내부전압 생성회로
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
KR102165736B1 (ko) 반도체 메모리 장치 및 그 동작방법
US7599240B2 (en) Internal voltage generator of semiconductor memory device
KR100858876B1 (ko) 리프레쉬 모드를 갖는 반도체메모리소자 및 그의 구동 방법
US10490236B2 (en) Semiconductor memory device with sense amplifier that is selectively disabled
US6144605A (en) Refresh circuit for SDRAM
US20080056036A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant