CN105230135A - 模块 - Google Patents

模块 Download PDF

Info

Publication number
CN105230135A
CN105230135A CN201480029008.9A CN201480029008A CN105230135A CN 105230135 A CN105230135 A CN 105230135A CN 201480029008 A CN201480029008 A CN 201480029008A CN 105230135 A CN105230135 A CN 105230135A
Authority
CN
China
Prior art keywords
cylindrical conductor
electrode
circuit board
substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480029008.9A
Other languages
English (en)
Other versions
CN105230135B (zh
Inventor
小川伸明
野村忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105230135A publication Critical patent/CN105230135A/zh
Application granted granted Critical
Publication of CN105230135B publication Critical patent/CN105230135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供一种与外部的连接可靠性较高的模块。模块(1)包括：安装元件(3a、3b)的布线基板(2)；形成于布线基板(2)的一个主面的基板电极(4a)；一端连接到基板电极(4a)的柱状导体(5a)；覆盖柱状导体(5a)的外周面而形成的中间被膜(6)；以及覆盖布线基板(2)的一个主面及中间被膜(6)而进行设置的第1密封树脂层(7a)，中间被膜(6)具有柱状导体(5a)的线膨胀系数与第1密封树脂层(7a)的线膨胀系数之间的线膨胀系数。如此一来，通过中间被膜(6)，可以缓和第1密封树脂层(7a)膨胀、收缩时作用于柱状导体(5a)的应力，并能防止第1密封树脂层(7a)与柱状导体(5a)的界面发生剥离，因此，模块(1)与外部的连接可靠性提高。

Description

模块
技术领域
本发明涉及一种对连接到布线基板的外部连接用柱状导体进行树脂密封而形成的模块。
背景技术
一直以来，使用连接到布线基板的柱状导体与外部进行连接的模块为人们所熟知。例如，图11所示的专利文献1中所记载的模块100具备：布线基板101；形成于该布线基板101的一个主面上的多个基板电极102；分别设置于各基板电极102上且一端连接到基板电极102的多个外部连接用柱状导体103；覆盖布线基板101的一个主面及各柱状导体103的密封树脂层104；以及分别设置于密封树脂层104的表面并连接到对应的柱状导体103的另一端的多个外部电极105，通过将各外部电极105连接到外部母板等，来将模块100连接到外部。根据此种构成，可以在布线基板101的两主面上安装元件，或者将模块100的布线结构设计为立体结构，从而可以实现模块100的小型化。
现有技术文献
专利文献
专利文献1：日本专利特开2006-12870号公报(参照第0010～0028段、图1等)
发明内容
发明所要解决的技术问题
然而，根据现有的模块100的结构，密封树脂层104随温度变化而膨胀、收缩时，应力作用于各柱状导体103，会导致柱状导体103和布线基板101的连接部即基板电极102与柱状导体103的界面、以及布线基板101与基板电极102的界面发生剥离，造成连接不良等问题。此外，由于密封树脂层104与柱状导体103的线膨胀系数不同，彼此间的膨胀、收缩量差异导致产生应力，在模块100的温度发生变化时，有可能导致两者的界面发生剥离。这种情况下，由于密封树脂层104的膨胀、收缩等而作用于柱状导体103的应力会集中于布线基板101与柱状导体103之间的连接部，基板电极102与柱状导体103的界面、以及布线基板101与基板电极102的界面容易发生剥离。此外，如果柱状导体103与密封树脂层104之间发生剥离，在将模块100安装到外部的母板等上时，由于母板与模块100的密封树脂层104的线膨胀系数不同而作用于柱状导体103的应力会集中于布线基板101与柱状导体103之间的连接部，同样，有可能会导致基板电极102与柱状导体103的界面、以及布线基板101与基板电极102的界面发生剥离。
另外，在布线基板101与柱状导体103的连接部上，柱状导体103与基板电极102为金属之间的结合，而当布线基板101由陶瓷或玻璃环氧树脂形成时，布线基板101与基板电极102为异种材料之间的结合，因此，布线基板101与基板电极102的密合强度弱于柱状导体103与基板电极102的密合强度。因此，如果应力作用于柱状导体103，在布线基板101与柱状导体103之间的连接部上，布线基板101与基板电极102的界面发生剥离的情况较多。为此，考虑通过增大基板电极102俯视时的面积，来增大基板电极102与布线基板101的接触面积，提高布线基板101与基板电极102的密合强度，但随着近年来模块的小型化，要求基板电极102实现小型、窄间距，因此，基板电极102的尺寸增大也是有限度的。
本发明是鉴于上述问题而完成的，其目的在于提供一种与外部的连接可靠性较高的模块。
解决技术问题所采用的技术方案
为了实现上述目的，本发明的模块的特征在于，具备：安装元件的布线基板；形成于所述布线基板的一个主面上的基板电极；一端连接到所述基板电极的柱状导体；覆盖所述柱状导体的外周面而形成的中间被膜；以及覆盖所述布线基板的一个主面及所述中间被膜而设置的密封树脂层，所述中间被膜具有所述柱状导体的线膨胀系数与所述密封树脂层的线膨胀系数之间的线膨胀系数。
若如此构成，由于密封树脂层与柱状导体之间隔着中间被膜，因此，例如在将模块安装到外部母板等上时，在由于母板与模块的密封树脂层的线膨胀系数不同(膨胀、收缩量差异)而导致应力作用于柱状导体时，中间被膜可以作为应力缓和材料发挥功能，缓和作用于柱状导体的应力。因此，可以防止由于作用于柱状导体的应力而导致布线基板与基板电极的界面、以及基板电极与柱状导体的界面在柱状导体与布线基板的连接部上发生剥离。此外，由于中间被膜具有柱状导体的线膨胀系数与密封树脂层的线膨胀系数之间的线膨胀系数，因此，与柱状导体不隔着中间被膜而直接由密封树脂层密封的现有模块相比，柱状导体与中间被膜之间、以及中间被膜与密封树脂层之间的线膨胀系数之差分别变小，可以降低温度变化时膨胀、收缩量的差异所产生的、作用于两界面的应力。借此，不容易在柱状导体与中间被膜之间的界面上发生剥离，并且不容易在中间被膜与密封树脂层之间的界面上发生剥离，从而可以隔着中间被膜而利用密封树脂层来对柱状导体的侧面进行保持。
此外，在将模块安装到母板等上时，在由于母板与模块的密封树脂层的线膨胀系数不同(膨胀、收缩量差异)而导致应力作用于柱状导体时，如果没有从密封树脂层上剥离柱状导体的侧面并进行保持，则该应力会集中于柱状导体与布线基板的连接部。如果利用密封树脂层对柱状导体的侧面进行保持，则应力还会分散到柱状导体与密封树脂层的界面上。因此，可以防止如现有模块那样，由于柱状导体与密封树脂层的界面发生剥离而导致作用于柱状导体的应力集中于布线基板与柱状导体的连接部，从而可以防止布线基板与基板电极的界面发生剥离并防止基板电极与柱状导体的界面发生剥离。如上所述，可以提供一种与外部的连接可靠性较高的模块。
此外，也可以对所述柱状导体进行配置，使得所述柱状导体的与所述基板电极相连接的连接面的中心点相对于所述基板电极的与所述柱状导体相连接的连接面的中心点沿规定方向发生偏移。应力作用于柱状导体时，在布线基板与柱状导体的连接部上，该应力最强的部位是柱状导体的与基板电极相对而进行连接的连接面(一端侧的端面)，尤其是连接面的周缘。另外，基板电极与柱状导体为金属之间的结合，而布线基板与基板电极为异种材料之间的结合，因此，布线基板与基板电极的密合强度低于柱状导体与基板电极的密合强度。因此，如果柱状导体一端侧的端面周缘靠近布线基板与基板电极接触部分的周缘，则会有较强的应力发挥作用，布线基板与基板电极的界面有可能发生剥离，其中，所述布线基板与基板电极接触部分的周缘成为布线基板与基板电极的界面剥离的基点。对此，使柱状导体的与基板电极相连接的连接面的中心点偏离基板电极的与柱状导体相连接的连接面的中心点来进行配置，以使得布线基板与基板电极接触部分的周缘远离柱状导体的与基板电极相连接的连接面的周缘部，从而能使易剥离的布线基板与基板电极的接触部分周缘避开应力较强的部位，防止布线基板与基板电极的界面发生剥离，从而能进一步提高模块与外部的连接可靠性。
此外，当连接所述柱状导体另一端的母板的线膨胀系数大于所述密封树脂层的线膨胀系数时，可以将所述规定方向设为所述布线基板一个主面的中央方向。将模块连接到外部母板时，如果母板与模块的密封树脂层的线膨胀系数不同，则由于温度变化时密封树脂层与母板的膨胀、收缩量不同，应力会作用于柱状导体，但在高温变化时，各构件会软化，因此对柱状导体与布线基板的连接部影响较小，但低温变化时作用于柱状导体的应力存在问题。
例如，当母板的线膨胀系数大于密封树脂层的线膨胀系数时，在低温变化时作用于布线基板与柱状导体的连接部的剪切应力方向为连接柱状导体一端的布线基板一个主面的中央方向。并且，此时剪切应力最强的部分是柱状导体一端侧的端面周缘中的、布线基板一个主面的端缘侧。对此，在母板的线膨胀系数大于密封树脂层的线膨胀系数时，将柱状导体的与基板电极相连接的连接面的中心点配置成相对于基板电极的与柱状导体相连接的连接面的中心点朝布线基板一个主面的中央方向偏移，从而能使布线基板与基板电极接触部分的周缘远离柱状导体一端侧的端面周缘中布线基板一个主面的端缘侧，因此，能防止作用于柱状导体的应力导致布线基板与基板电极的界面发生剥离，其中，所述布线基板与基板电极接触部分的周缘成为布线基板与基板电极的界面剥离的基点，所述柱状导体一端侧的端面周缘中布线基板一个主面的端缘侧是作用于布线基板与柱状导体的连接部的剪切应力最强的部分。
此外，当连接所述柱状导体另一端的母板的线膨胀系数小于所述密封树脂层的线膨胀系数时，可以将所述规定方向设为所述布线基板一个主面的端缘方向。这种情况下，作用于布线基板与柱状导体的连接部的剪切应力方向和上述母板的线膨胀系数大于密封树脂层的线膨胀系数的情况相反，为布线基板一个主面的端缘方向。并且，此时剪切应力最强的部分是柱状导体一端侧的端面周缘中的、布线基板一个主面的中心侧。因此，在母板的线膨胀系数小于密封树脂层的线膨胀系数时，使柱状导体一端侧的端面中心点相对于基板电极的与柱状导体相连接的连接面的中心点沿布线基板一个主面的端缘方向偏移，借此，和上述一样，可以防止布线基板与基板电极的界面发生剥离。
另外，所述中间被膜可以由金属形成。如此一来，能通过镀敷处理形成中间被膜，较为实用。并且，由于金属具有延展性，因此，能使中间被膜作为缓冲材料发挥功能，以缓和由于密封树脂的膨胀、收缩等而作用于柱状导体的应力。
此外，所述中间被膜也可以还覆盖所述基板电极的与所述柱状导体相对并相连接的连接面中的、不与所述柱状导体相接触的部分来进行设置。如此一来，在基板电极的与柱状导体相对而相连接的连接面中的、不与柱状导体相接触的部分、与密封树脂层之间隔着中间被膜，因此，能缓和由于密封树脂层的膨胀、收缩而作用于布线基板与基板电极的界面的应力，能进一步降低布线基板与基板电极的界面发生剥离的风险。
另外，所述基板电极的所述连接面面积可以与所述柱状导体的与所述基板电极相对并相连接的连接面面积大致相同。如此一来，能减小基板电极在俯视下的尺寸，以窄间距配置基板电极，从而能确保模块与外部母板等的连接可靠性，并实现模块的小型化。
此外，所述柱状导体可以在其长度方向上具有高度差。如此一来，柱状导体与中间被膜的接触面积、以及中间被膜与密封树脂层的接触面积会相应于所具有的高度差而增加，因此，这些界面上的密合强度提高。
也可以形成所述柱状导体，使得与所述基板电极相连接的一端侧的横截面积大于另一端侧的横截面积。如此一来，可以利用覆盖柱状导体的密封树脂层来限制柱状导体向其另一端侧移动，因此，例如在将母板配置于模块的下侧并将柱状导体的另一端与母板相连接时，可以防止柱状导体从模块脱落到母板侧。
发明效果
根据本发明，利用中间被膜覆盖模块的柱状导体的外周面，从而密封树脂层与柱状导体之间隔着中间被膜，因此，例如在将模块安装到外部母板等上时，在由于母板与模块的密封树脂层的线膨胀系数不同(膨胀、收缩量差异)而导致应力作用于柱状导体时，中间被膜作为应力缓和材料发挥功能，能缓和作用于柱状导体的应力。因此，能防止因作用于柱状导体的应力而导致布线基板与基板电极的界面在柱状导体与布线基板的连接部上发生剥离、或基板电极与柱状导体的界面在柱状导体与布线基板的连接部上发生剥离。
此外，由于中间被膜具有密封树脂层的线膨胀系数与柱状导体的线膨胀系数之间的线膨胀系数，因此，与柱状导体不隔着中间被膜而直接由密封树脂层进行密封的现有模块相比，柱状导体与中间被膜、以及中间被膜与密封树脂层的线膨胀系数之差分别变小，能降低温度变化时膨胀、收缩量的差异所产生的、作用于柱状导体与中间被膜的界面以及中间被膜与密封树脂层的界面的应力。此外，由于应力降低，柱状导体与中间被膜的界面不容易发生剥离，且中间被膜与密封树脂层的界面不容易发生剥离，因此，容易隔着中间被膜而利用密封树脂层来对柱状导体的侧面进行保持。因此，能防止如现有模块那样因柱状导体与密封树脂层的界面发生剥离而导致作用于柱状导体的应力集中于布线基板与柱状导体的连接部，从而能防止布线基板与基板电极间的界面发生剥离，并防止基板电极与柱状导体间的界面发生剥离。
附图说明
图1是本发明实施方式1所涉及的模块的剖视图。
图2是图1的模块的局部剖视图。
图3是图1的模块的布线基板的说明图。
图4是用于说明图1的模块制造方法的图。
图5是用于说明图1的模块制造方法的图。
图6是本发明实施方式2所涉及的模块的剖视图。
图7是图6的模块的局部剖视图。
图8是用于说明图6的模块的制造方法的图。
图9是用于说明图6的模块的制造方法的图。
图10是表示柱状导体的变形例的图。
图11是现有模块的剖视图。
具体实施方式
＜实施方式1＞
参照图1～图3，对本发明实施方式1所涉及的模块1进行说明。另外，图1是实施方式1所涉及的模块1的剖视图，图2是图1的A区域的放大图，图3(a)是模块1的布线基板的俯视图，图3(b)是图3(a)的B区域的放大图。
如图1及图2所示，本实施方式所涉及的模块1具备：布线基板2；安装于布线基板2的两主面上的多个元件3a、3b；形成于布线基板2的一个主面上的多个基板电极4a；分别形成于布线基板2的两主面上的多个元件安装用焊盘电极4b；一端连接到所对应的基板电极4a的多个柱状导体5a；覆盖各柱状导体5a各自的外周面的中间被膜6；覆盖布线基板2的一个主面、中间被膜6及安装于布线基板2的一个主面上的元件3a而进行设置的第1密封树脂层7a(相当于本发明的密封树脂层)；以及覆盖布线基板2的另一个主面及安装于该另一个主面上的元件3b而进行设置的第2密封树脂层7b，模块1搭载于各种电子设备所具备的母板上。
布线基板2是由玻璃环氧树脂或低温共烧陶瓷(LTCC)等所形成的多层布线基板，在其两主面或内部还形成有布线电极(未图示)或过孔导体(未图示)等。另外，布线基板2可以为单层结构。
形成于布线基板2的一个主面上的各基板电极4a以及形成于布线基板2的两主面上的各焊盘电极4b分别由Cu、Al等金属(在本实施方式中为Cu)构成，采用印刷技术或光刻技术等众所周知的电极形成技术来形成。另外，如图2所示，对各焊盘电极4b的与元件3a、3b的安装面施以Ni/Au镀层8。此外，在本实施方式中，形成为基板电极4a的与柱状导体5a相对并相连接的连接面4a1的面积和柱状导体5a的与基板电极4a相对并相连接的连接面即一端侧的端面5a1的面积大致相同。
安装于布线基板2的两主面上的各元件3a、3b是由Si或GaAs等所形成的半导体元件或贴片型电感器、贴片型电容器等贴片型元件构成，采用众所周知的表面安装技术，安装于布线基板2的两主面上。
各柱状导体5a由Cu等金属构成，在基板电极4a上通过电解或非电解镀层来形成，其一端连接到对应的基板电极4a。另外，柱状导体5a除通过基板电极4a上的镀层生长的方式来形成外，也可以通过例如利用焊料等将针形导体连接到基板电极4a的方式来形成。此外，在本实施方式中，在柱状导体5a的另一端端面上形成有用于将模块1连接到外部母板的焊料凸点9。
中间被膜6由Ni/Au膜构成，分别设置于各柱状导体5a上，如图2所示，覆盖各柱状导体5a的外周面、以及基板电极4a的与柱状导体5a相对并相连接的连接面4a1中的、不与柱状导体5a相接触的部分。并且，在形成有后述第1密封树脂层7a的状态下，中间被膜6夹在第1密封树脂层7a与各柱状导体5a之间。
第1、第2密封树脂层7a、7b分别由环氧树脂等形成，第1密封树脂层7a设置成对布线基板2的一个主面、覆盖各柱状导体5a的外周面的中间被膜6、以及安装于布线基板2的一个主面上的各元件3a进行覆盖，第2密封树脂层7b设置成对布线基板2的另一个主面以及安装于该另一个主面上的各元件3b进行覆盖。此时，第1、第2密封树脂层7a、7b可以分别采用涂布方式、印刷方式、压缩成型方式、传递成型方式等方式来形成。
另外，本实施方式具有如下结构：由陶瓷或玻璃环氧树脂来形成布线基板2时的线膨胀系数为7～14ppm/℃，由Cu所形成的各柱状导体5a及各基板电极4a的线膨胀系数为17ppm/℃，第1及第2密封树脂层7a、7b各自的线膨胀系数为5～13ppm/℃(更优选为5～10ppm/℃)，形成中间被膜6的Ni/Au膜的线膨胀系数为Ni：13ppm/℃、Au：14ppm/℃，中间被膜6具有第1密封树脂层7a的线膨胀系数与各柱状导体5a(或者各基板电极4a)的线膨胀系数之间的线膨胀系数。
接着，参照图2及图3，对柱状导体5a与基板电极4a的位置关系进行说明。
如上所述，在本实施方式中，布线基板2由玻璃环氧树脂或者陶瓷形成，柱状导体5a及基板电极4a由Cu形成。因此，布线基板2与柱状导体5a的连接部、即柱状导体5a与基板电极4a的界面以及布线基板2与基板电极4a的界面中，柱状导体5a与基板电极4a的界面为Cu之间的结合，布线基板2与基板电极4a的界面为玻璃环氧树脂或陶瓷与Cu的异种材料之间的结合，因此，布线基板2与基板电极4a的界面的密合强度小于柱状导体5a与基板电极4a的界面的密合强度。根据近年来对模块1的小型化需求，基板电极4a的尺寸也不断小型化，但在这种情况下，布线基板2与基板电极4a的接触面积变小，布线基板2与基板电极4a的密合强度进一步变小。
对此，本实施方式具有如下结构：在应力作用于柱状导体5a时，将布线基板2与基板电极4a的接触部周缘配置成从该应力在布线基板2与柱状导体5a的连接部上作用最强的部位沿规定方向进行偏移，从而可以防止密合强度较小的布线基板2与基板电极4a的界面发生剥离，其中，所述布线基板2与基板电极4a的接触部周缘成为布线基板2与基板电极4a的界面剥离的基点。另外，该规定方向是由于连接各柱状导体5a另一端的母板与第1密封树脂层7a的线膨胀系数不同而产生的、低温变化时作用于柱状导体5a与基板电极4a的连接部的剪切应力方向。
具体为，在连接模块1的柱状导体5a另一端的外部母板的线膨胀系数大于第1密封树脂层7a的线膨胀系数时，在将模块1安装到母板上的状态下，低温变化时，由于母板与第1密封树脂层7a的收缩量不同而产生的、作用于布线基板2与柱状导体5a的连接部的剪切应力方向为图3(b)中箭头所示方向，即布线基板2的一个主面的中央方向。并且，此时剪切应力最强的部位是柱状导体5a的一端侧端面5a1的周缘中布线基板2的一个主面的端缘侧，即，柱状导体5a的一端侧端面5a1的周缘中的、将图3(b)的箭头沿与该箭头头部相反侧的方向延伸时与柱状导体5a的一端侧端面5a1的外周相交的P点附近。因此，在本实施方式中，分别对各柱状导体5a进行配置，使柱状导体5a的一端侧端面5a1的中心点相对于基板电极4a的与柱状导体5a相对并相连接的连接面4a1的中心点沿布线基板2一个主面的中心方向偏移。
此外，由于作用于柱状导体5a与布线基板2的连接部的剪切应力随着柱状导体5a配置到布线基板2的一个主面端缘侧而变大，因此，在本实施方式中，设定为随着柱状导体5a配置到布线基板2的一个主面端缘侧，相关偏移量逐渐变大。另外，并不一定要根据柱状导体5a的配置而改变其偏移量，也可以对所有柱状导体5a设置相同的偏移量。此外，将剪切应力分解为图3所示的布线基板2一个主面的X方向分量和Y方向分量时，当X方向分量和Y方向分量的应力大小不同时，例如X方向分量大于Y方向分量时，可以使各柱状导体5a沿X方向偏移等，以此来简化偏移方向。
若如此偏移并配置各柱状导体5a，则可以使成为布线基板2与基板电极4a的界面剥离基点的、布线基板2与基板电极4a的接触部分周缘避开剪切应力作用最强的P点，因此，作用于布线基板2与基板电极4a的界面剥离基点的应力减少，从而可以防止应力作用于柱状导体5a时布线基板2与基板电极4a的界面发生剥离。
另外，当母板的线膨胀系数小于第1密封树脂层7a的线膨胀系数时，在低温变化时作用于布线基板2与柱状导体5a的连接部的剪切应力的方向与图3(b)中箭头所示方向相反。因此，在此情况下，使各柱状导体5a沿与母板的线膨胀系数大于第1密封树脂层7a的线膨胀系数时柱状导体5a的一端侧端面5a1的中心点偏移方向相反的方向偏移即可。也就是说，配置成使柱状导体5a的一端侧端面5a1的中心点相对于基板电极4a的与柱状导体5a相对并相连接的连接面4a1的中心点沿布线基板2一个主面的端缘方向偏移即可。
(模块1的制造方法)
接下来，参照图4及图5，对模块1的制造方法进行说明。另外，图4及图5是用于说明模块1的制造方法的图，是对应图2的模块1的局部剖视图。图4(a)～(f)表示该制造方法的各工序，图5(a)～(c)表示接图4(f)之后的各工序。
首先，如图4(a)所示，准备布线基板2，在其一个主面上分别形成有由Cu构成的多个基板电极4a以及多个焊盘电极4b，在其另一个主面上分别形成有由Cu构成的多个焊盘电极4b。此时，采用印刷技术或光刻技术等众所周知的电极形成技术形成各基板电极4a以及各焊盘电极4b。另外，在布线基板2上，在其主面或内部形成有各种布线电极或过孔导体。
接着，如图4(b)所示，在布线基板2的一个主面上形成抗蚀剂10，在此基础上，采用光刻技术等，于抗蚀剂10的要形成柱状导体5a的地方成孔11。此时，以配置成之后所形成的柱状导体5a的一端侧端面5a1的中心点相对于基板电极4a的与柱状导体5a相对并相连接的连接面4a1的中心点朝向布线基板2一个主面的中央方向偏移的方式，于抗蚀剂10中形成孔11。
接下来，如图4(c)所示，通过对抗蚀剂10的孔11进行镀敷处理等，形成由Cu构成的柱状导体5a，之后，如图4(d)所示，去除抗蚀剂10。
然后，如图4(e)所示，通过进行镀敷处理等，形成由Ni/Au构成的中间被膜6，该中间被膜6对各柱状导体5a的另一端侧端面及外周面、以及基板电极4a的与柱状导体5a相对并相连接的连接面4a1中不与柱状导体5a相接触的部分进行覆盖。此时，一并对布线基板2的两主面上所形成的各焊盘电极4b的表面施以Ni/Au镀层8。
接着，如图4(f)所示，采用众所周知的表面安装技术将各元件3a安装到布线基板2的一个主面上，如图5(a)所示，形成第1密封树脂层7a，该第1密封树脂层7a对布线基板2的一个主面、安装于布线基板2的一个主面上的各元件3a、以及中间被膜6进行覆盖。第1密封树脂层7a可以采用涂布方式、印刷方式、压缩成型方式、传递成型方式等方式来形成。
继而，在布线基板2的另一个主面上安装各元件3b，然后形成第2密封树脂层7b，该第2密封树脂层7b对布线基板2的另一个主面以及各元件3b进行覆盖。第2密封树脂层7b也可以采用与第1密封树脂层7a相同的方式来形成。
接着，如图5(b)所示，对第1密封树脂层7a的表面进行研磨或磨削，使各柱状导体5a的另一端侧端面露出，如图5(c)所示，在露出的各柱状导体5a的另一端侧端面上形成焊料凸点9，制造模块1。另外，在各柱状导体5a的另一端侧端面上形成焊料凸点9之前，也可以在各柱状导体5a的另一端侧端面上再次形成Ni/Au膜。
此外，关于布线基板2的另一个主面上各元件3b的安装，可以在布线基板2的一个主面上安装各元件3a前后进行，然后，同时形成第1、第2密封树脂层7a、7b。另外，也可以在研磨或磨削第1密封树脂层7a的表面后，将各元件3b安装到布线基板2的另一个主面上，然后，形成第2密封树脂层7b。
因此，根据上述实施方式，由于第1密封树脂层7a与各柱状导体5a之间隔着中间被膜6，因此，例如在将模块1安装到外部母板上时，即便由于母板与模块1的第1密封树脂层7a之间的线膨胀系数不同(膨胀、收缩量差异)而导致应力作用于各柱状导体5a时，中间被膜6也可以作为应力缓和材料发挥功能，来缓和作用于各柱状导体5a的应力。因此，可以防止由于作用于柱状导体5a的应力而导致布线基板2与基板电极4a的界面、以及基板电极4a与柱状导体5a的界面在柱状导体5a与布线基板2的连接部上发生剥离。此外，由于中间被膜6具有柱状导体5a的线膨胀系数与第1密封树脂层7a的线膨胀系数之间的线膨胀系数，因此，与柱状导体5a不隔着中间被膜6而直接由第1密封树脂层7a进行密封的现有模块相比，柱状导体5a与中间被膜6、以及中间被膜6与第1密封树脂层7a的线膨胀系数之差分别变小，能降低温度变化时膨胀、收缩量的差异所产生的、作用于界面的应力。因此，不容易发生柱状导体5a与中间被膜6的界面剥离、以及中间被膜6与第1密封树脂层7a的界面剥离，从而容易隔着中间被膜6而利用第1密封树脂层7a来对柱状导体5a的侧面进行保持。
此外，在将模块安装到母板等上时，在由于母板与模块的密封树脂层的线膨胀系数不同(膨胀、收缩量差异)而导致应力作用于柱状导体5a时，如果没有从第1密封树脂层7a上剥离柱状导体5a的侧面并进行保持，则该应力会集中于柱状导体5a与布线基板2的连接部。另一方面，如本实施方式所述，如果利用第1密封树脂层7a来对柱状导体5a的侧面进行保持，则应力还会分散到柱状导体5a与中间被膜6及第1密封树脂层7a的各界面上。因此，能防止如现有模块那样由于各柱状导体5a与第1密封树脂层7a的界面发生剥离而导致作用于各柱状导体5a的应力集中于布线基板2与柱状导体5a的连接部，从而能防止布线基板2与基板电极4a的界面发生剥离并防止基板电极4a与柱状导体5a的界面发生剥离。如上所述，能提供与外部的连接可靠性较高的模块1。
此外，对各柱状导体5a进行配置，使柱状导体5a的一端侧端面5a1的中心点偏移基板电极4a的与柱状导体5a相连接的连接面4a1的中心点，使得布线基板2与基板电极4a的接触部分周缘远离柱状导体5a的一端侧端面5a1的周缘部(参照图3(b)中的P点)，从而能防止布线基板2与基板电极4a的界面发生剥离，因此，模块1与外部的连接可靠性进一步提高，其中，所述布线基板2与基板电极4a的接触部分周缘成为布线基板2与基板电极4a的界面发生剥离的基点，当应力作用于柱状导体5a时，在所述柱状导体5a的一端侧端面5a1的周缘部，作用于柱状导体5a与布线基板2的连接部的剪切应力最大。
另外，中间被膜6由Ni/Au膜形成，从而能通过镀敷处理形成中间被膜6，因此较为实用。并且，由于金属具有延展性，因此，能将中间被膜6作为缓冲材料发挥功能，用于缓和由于第1密封树脂层7a的膨胀、收缩等而作用于各柱状导体5a的应力。
此外，中间被膜6设置成还对基板电极4a的与柱状导体5a相对并相连接的连接面4a1中的、不与柱状导体5a相接触的部分进行覆盖，因此，在基板电极4a的与柱状导体5a相对并相连接的连接面4a1中，不与柱状导体5a接触的部分与第1密封树脂层7a之间隔着中间被膜6。因此，通过第1密封树脂层7a的膨胀、收缩，作用于布线基板2与基板电极4a的界面的应力被中间被膜6缓和，从而可以进一步降低布线基板2与基板电极4a的界面发生剥离的风险。此外，中间被膜6具有基板电极4a的线膨胀系数与第1密封树脂层7a的线膨胀系数之间的线膨胀系数，因此，在温度变化时，能降低作用于中间被膜6与基板电极4a的界面的应力、以及作用于中间被膜6与第1密封树脂层7a的界面的应力，两界面的密合特性提高。
此外，针对各基板电极4a，使基板电极4a的与柱状导体5a相对并相连接的连接面4a1的面积与柱状导体5a的一端侧端面5a1的面积大致相同，从而能减小基板电极4a在俯视下的尺寸，以窄间距配置基板电极4a，因此，能确保模块1与外部母板等的连接可靠性，并实现模块1的小型化。
＜实施方式2＞
参照图6及图7，对本发明实施方式2所涉及的模块1a进行说明。另外，图6是模块1a的剖视图，图7是图6的C区域放大图。
本实施方式所涉及的模块1a与参照图1～图3所说明的实施方式1的模块1的不同之处在于，如图6及图7所示，各柱状导体5b分别在其长度方向上具有高度差。其他结构与实施方式1的模块1相同，因此标记相同符号，省略说明。
这种情况下，各柱状导体5b沿其长度方向设置有高度差，其外周面被中间被膜6覆盖。并且，假定连接各柱状导体5b另一端的母板的线膨胀系数大于第1密封树脂层7a的线膨胀系数，与实施方式1的模块1一样，分别对各柱状导体5b进行配置，使与基板电极4a相对并相连接的柱状导体5b的一端侧端面的中心点相对于基板电极4a的与柱状导体5b相对并相连接的连接面的中心点沿布线基板2一个主面的中央方向偏移。
(模块1a的制造方法)
接下来，参照图8及图9，对模块1a的制造方法进行说明。另外，图8及图9是用于说明模块1a的制造方法的图，是对应图7的模块1a的局部剖视图。图8(a)～(f)表示该制造方法的各工序，图9(a)～(e)表示接图8(f)之后的各工序。
首先，如图8(a)所示，准备布线基板2，在其一个主面上分别形成有由Cu构成的多个基板电极4a以及多个焊盘电极4b，在其另一个主面上分别形成有由Cu构成的多个焊盘电极4b。此时，采用印刷技术或光刻技术等众所周知的电极形成技术形成各基板电极4a以及各焊盘电极4b。另外，在布线基板2上，在其主面或内部形成有各种布线电极或过孔导体。
接着，如图8(b)所示，在布线基板2的一个主面上形成第1层的抗蚀剂12a，在此基础上，采用光刻技术等，于抗蚀剂12a的要形成柱状导体5b的地方形成第1层的孔13a。此时，以配置成之后所形成的柱状导体5b的一端侧端面的中心点相对于基板电极4a的与柱状导体5b相对并相连接的连接面的中心点朝布线基板2一个主面的中央方向偏移的方式，于抗蚀剂12a中形成孔13a。此外，以此时抗蚀剂12a的厚度比作为目标的各柱状导体5b的长度要薄的方式，形成抗蚀剂12a。
接下来，如图8(c)所示，通过镀敷处理等，形成由Cu构成的柱状导体5b的第1层的部分5b1。
接着，如图8(d)所示，在第1层的抗蚀剂12a上(纸面下侧)形成第2层的抗蚀剂12b，在此基础上，采用光刻技术等，于抗蚀剂12b中形成孔13b，该孔13b用于形成柱状导体5b的第2层部分5b2。此时，将第2层的孔13b配置成相对于第1层孔13a沿与柱状导体5b的长度方向垂直的方向、即布线基板2的一个主面的端缘侧偏移，以便沿柱状导体5b的长度方向形成高度差。另外，第2层的孔13b的偏移方向并不仅限于布线基板2的一个主面的端缘侧，也可以变更为例如布线基板2的中央侧等。
继而，如图8(e)所示，按照与柱状导体5b的第1层的部分5b1相同的要领，形成第2层的部分5b2，如图8(f)所示，去除第1层的抗蚀剂12a及第2层的抗蚀剂12b。
去除第1层的抗蚀剂12a及第2层的抗蚀剂12b后，按照与实施方式1的模块1的制造方法相同的要领，形成中间被膜6及各焊盘电极4b上的Ni/Au镀层8(参照图9(a))，在布线基板2的一个主面上安装各元件3a(参照图9(b))，形成第1密封树脂层7a(参照图9(c))，在布线基板2的另一个主面上安装各元件3b，形成第2密封树脂层7b，对第1密封树脂层7a的表面进行研磨或磨削(参照图9(d))，在各柱状导体5b的另一端侧端面上形成焊料凸点9(参照图9(e))，制造模块1a。
因此，根据上述实施方式，针对各柱状导体5b，沿其长度方向设置高度差，借此，柱状导体5b与中间被膜6的接触面积、以及中间被膜6与第1密封树脂层7a的接触面积会相应于该高度差而增加，因此，这些界面上的密合强度提高。并且，可以通过高度差来限制各柱状导体5b沿其长度方向的移动，因此，例如在将母板配置于模块1a的下侧，将各柱状导体5b的另一端与母板连接时，可以防止各柱状导体5b脱落到母板侧。
(柱状导体的变形例)
接下来，参照图10，对柱状导体的变形例进行说明。另外，图10(a)～(c)是本例所涉及的柱状导体5c～5e的剖视图。
例如，如图10(a)所示，可以沿柱状导体5c的长度方向设置高度差，并使连接到基板电极4a的柱状导体5c的第1层的部分5c1的横截面积大于连接到母板的柱状导体5c的第2层的部分5c2。此外，如图10(b)所示，也可以将柱状导体5d的第1层部分5d1形成为越朝向纸面下侧其横截面积越小的锥形，并使柱状导体5d的第2层的部分5d2的横截面积小于第1层的部分5d1。另外，如图10(c)所示，可以在柱状导体5e的外周面的第1层的部分5e1与第2层的部分5e2的边界上设置凸部14。
此外，例如可以使各柱状导体5c～5e的第1层的部分5c1～5e1的横截面形状为圆形，使第2层的部分5c2～5e2的横截面形状为矩形等，可以改变各柱状导体5c～5e的第1层的部分5c1～5e1和第2层的部分5c2～5e2中的横截面形状。如果形成这些变形例所述的柱状导体5c～5e，则与柱状导体形成为笔直状的情况相比，柱状导体5c～5e与中间被膜6的接触面积、以及中间被膜6与第1密封树脂层7a的接触面积增加，因此，两界面上的密合强度提高。另外，如图10(a)及(b)的柱状导体5c、5d所示，使柱状导体5c、5d的一端侧即第1层的部分5c1、5d1的横截面积大于柱状导体5c、5d的另一端侧即第2层的部分5c2、5d2，或者如图10(c)的柱状导体5e所示，在柱状导体5e的外周面设置凸部14，从而能限制各柱状导体5c～5e在长度方向(纸面下侧方向)上的移动，因此，能防止各柱状导体5c～5e脱落。
另外，本发明并不限定于上述各实施方式，只要不脱离其宗旨，除上述内容以外，还可以进行各种变更，例如，在实施方式2的模块1a中，对各柱状导体5b上设置有1处高度差的情况进行了说明，但该高度差也可以为多个。进而，柱状导体除通过镀层形成外，也可以使用导电胶或金属制引脚。
另外，也可以为布线基板2的另一个主面上不形成各元件3b以及第2密封树脂层7b的结构。
再者，上述各实施方式中，将柱状导体5a、5b配置成相对于基板电极4a沿规定方向偏移，但也并非一定要偏移。
此外，也可以在柱状导体5a～5e的连接到母板的另一端侧端面上不形成焊料凸点9。
工业上的实用性
本发明可适用于对连接到布线基板的外部连接用柱状导体进行树脂密封而形成的各种模块。
标号说明
1、1a模块
2布线基板
3a、3b元件
4a基板电极
5a～5e柱状导体
6中间被膜
7a第1密封树脂层(密封树脂层)

Claims (9)

1.一种模块，其特征在于，包括：
安装元件的布线基板；
形成于所述布线基板的一个主面的基板电极；
一端连接到所述基板电极的柱状导体；
覆盖所述柱状导体的外周面而形成的中间被膜；以及
覆盖所述布线基板的一个主面及所述中间被膜而进行设置的密封树脂层，
所述中间被膜具有所述柱状导体的线膨胀系数与所述密封树脂层的线膨胀系数之间的线膨胀系数。
2.如权利要求1所述的模块，其特征在于，
对所述柱状导体进行配置，使得所述柱状导体的与所述基板电极的连接面的中心点相对于所述基板电极的与所述柱状导体的连接面的中心点沿规定方向偏移。
3.如权利要求2所述的模块，其特征在于，
当连接所述柱状导体另一端的母板的线膨胀系数大于所述密封树脂层的线膨胀系数时，
所述规定方向为所述布线基板的一个主面的中央方向。
4.如权利要求2所述的模块，其特征在于，
当连接所述柱状导体另一端的母板的线膨胀系数小于所述密封树脂层的线膨胀系数时，
所述规定方向为所述布线基板的一个主面的端缘方向。
5.如权利要求1至4的任一项所述的模块，其特征在于，
所述中间被膜由金属构成。
6.如权利要求1至5的任一项所述的模块，其特征在于，
将所述中间被膜设置成还覆盖所述基板电极的与所述柱状导体相对并相连接的连接面中的、不与所述柱状导体相接触的部分。
7.如权利要求1至6的任一项所述的模块，其特征在于，
所述基板电极的所述连接面的面积与所述柱状导体的与所述基板电极相对并相连接的连接面的面积大致相同。
8.如权利要求1至7的任一项所述的模块，其特征在于，
所述柱状导体在其长度方向上具有高度差。
9.如权利要求1至8的任一项所述的模块，其特征在于，
形成所述柱状导体，使得与所述基板电极相连接的一端侧的横截面积大于另一端侧的横截面积。
CN201480029008.9A 2013-05-21 2014-03-10 模块 Active CN105230135B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013107346 2013-05-21
JP2013-107346 2013-05-21
PCT/JP2014/056192 WO2014188760A1 (ja) 2013-05-21 2014-03-10 モジュール

Publications (2)

Publication Number Publication Date
CN105230135A true CN105230135A (zh) 2016-01-06
CN105230135B CN105230135B (zh) 2018-04-20

Family

ID=51933326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480029008.9A Active CN105230135B (zh) 2013-05-21 2014-03-10 模块

Country Status (4)

Country Link
US (1) US9832871B2 (zh)
JP (1) JP6137309B2 (zh)
CN (1) CN105230135B (zh)
WO (1) WO2014188760A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571158A (zh) * 2016-05-11 2019-12-13 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN112789723A (zh) * 2018-09-28 2021-05-11 株式会社村田制作所 电路模块和通信装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520801B2 (ja) * 2016-04-19 2019-05-29 株式会社村田製作所 電子部品
JP6512161B2 (ja) * 2016-04-21 2019-05-15 株式会社村田製作所 電子部品
WO2018003391A1 (ja) 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
JP6791352B2 (ja) 2017-03-14 2020-11-25 株式会社村田製作所 回路モジュールおよびその製造方法
WO2018230534A1 (ja) 2017-06-16 2018-12-20 株式会社村田製作所 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法
CN111096090B (zh) 2017-09-20 2023-04-21 株式会社村田制作所 陶瓷基板的制造方法、陶瓷基板以及模块
WO2023074262A1 (ja) * 2021-11-01 2023-05-04 株式会社村田製作所 回路モジュール
EP4333565A1 (en) * 2022-09-01 2024-03-06 Murata Manufacturing Co., Ltd. Electronic component with reduced stress

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462574A (zh) * 2001-03-14 2003-12-17 Ibiden股份有限公司 多层印刷电路板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
US20090152742A1 (en) * 2007-12-18 2009-06-18 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP2001217346A (ja) * 2000-02-04 2001-08-10 Pfu Ltd 小型半導体の実装構造および小型半導体装置
JP2001237537A (ja) * 2000-02-25 2001-08-31 Pfu Ltd 小型半導体の実装構造および小型半導体装置
JP5191074B2 (ja) * 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP4639101B2 (ja) * 2004-03-31 2011-02-23 日本特殊陶業株式会社 部品支持基板及びその製造方法、光デバイス
JP2006012870A (ja) 2004-06-22 2006-01-12 Satoshi Ishiguro スタックビア構造多層配線基板の製造方法
JP4387269B2 (ja) 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
WO2006051821A1 (ja) * 2004-11-10 2006-05-18 Murata Manufacturing Co., Ltd. セラミック多層基板およびその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2011222928A (ja) * 2010-03-26 2011-11-04 Kyocera Corp 配線基板およびプローブカード
WO2012125331A1 (en) * 2011-03-11 2012-09-20 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2013035717A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールおよびモジュールの製造方法
JP5454605B2 (ja) * 2012-04-02 2014-03-26 富士通セミコンダクター株式会社 配線基板及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462574A (zh) * 2001-03-14 2003-12-17 Ibiden股份有限公司 多层印刷电路板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
US20090152742A1 (en) * 2007-12-18 2009-06-18 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571158A (zh) * 2016-05-11 2019-12-13 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN110571158B (zh) * 2016-05-11 2021-12-21 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
CN112789723A (zh) * 2018-09-28 2021-05-11 株式会社村田制作所 电路模块和通信装置
US11817358B2 (en) 2018-09-28 2023-11-14 Murata Manufacturing Co., Ltd. Circuit module and communication device

Also Published As

Publication number Publication date
JP6137309B2 (ja) 2017-05-31
US9832871B2 (en) 2017-11-28
JPWO2014188760A1 (ja) 2017-02-23
CN105230135B (zh) 2018-04-20
WO2014188760A1 (ja) 2014-11-27
US20160073499A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
CN105230135A (zh) 模块
US8080741B2 (en) Printed circuit board
US10154582B2 (en) Method for producing a cased electrical component
US7180012B2 (en) Module part
JP6950757B2 (ja) 高周波モジュール
US6242815B1 (en) Flexible substrate based ball grid array (BGA) package
CN100493291C (zh) 内插件及其制造方法
CN1980542A (zh) 制造布线基板的方法和制造电子元件安装结构的方法
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
CN104051408A (zh) 模块及其制造方法
KR20060124600A (ko) 배선 기판, 반도체 장치 및 표시 모듈
US20090200265A1 (en) Lead Frame Fabrication Method
KR20000076871A (ko) 반도체장치
KR20110130458A (ko) 반도체 소자 기판, 그 제조 방법 및 반도체 장치
KR100925314B1 (ko) 단일 비아 고정 패드를 구비한 다층 세라믹 기판
US8097814B2 (en) Printed circuit board and method of manufacturing the same
CN102339804B (zh) 半导体器件
JPWO2019082987A1 (ja) 電子部品内蔵構造体
JP4901439B2 (ja) 回路装置および回路モジュール
CN106408070B (zh) 接触式智能卡及制造方法
CN102034786A (zh) 印刷电路板、凸点阵列封装件及其制造方法
JPS5990938A (ja) 半導体装置用プリント回路基板
KR20080020365A (ko) 플립 칩 패키지용 기판
CN104701267A (zh) 元器件内置模块
JP4621432B2 (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant