CN105207662A - 一种电平驱动电路 - Google Patents

Abstract

本发明提供了一种电平驱动电路，包括：控制模块，产生为差分信号的第一控制信号和第二控制信号；第一开关模块，分别与控制模块和预设电源提供端相连，第一开关模块根据第一控制信号进行导通或关断；第二开关模块，分别与控制模块和预设电源提供端相连，第二开关模块根据第二控制信号进行导通或关断；第三开关模块，分别与第一开关模块和控制模块相连，第三开关模块根据第二控制信号进行导通或关断，第三开关模块和第一开关模块之间具有第一输出端；第四开关模块，分别与第二开关模块和控制模块相连，第四开关模块根据第一控制信号进行导通或关断，第四开关模块、第二开关模块之间具有第二输出端。本发明能有效减少高速电平驱动电路的功率损耗。

Description

一种电平驱动电路

技术领域

本发明涉及电路技术领域，特别是涉及一种电平驱动电路。

背景技术

相关技术中，当输入信号超过1G赫兹时，一般都会采用传统的电流型驱动电路。参照图1，输入信号IP’、IN’是一对差分信号，电阻R1’和电阻R2’的电阻值为R’。当输入信号IP’电压值逐渐增大时，输入信号IN’电压值会逐渐减小，N型场效应晶体管N1’逐渐从关断到完全导通，N型场效应晶体管N2’逐渐从导通到完全关断。N1’导通、N2’关断时，输出端OP’的电压值是VCC’，ON’的电压值为(VCC’-I’*R’)，因此OP’和ON’的输出范围为从(VCC’-I’*R’)到VCC’。这种电流型驱动电路可以适用于很高速的电压电平转换。

但是这种电流型驱动电路的缺点是：存在直流通路，电路功耗大；另外，尾电流I’是一直存在的，并且输入信号的频率越高，尾电流I’越大，导致电路功耗大。

发明内容

鉴于上述问题，提出了本发明实施例，以便提供一种克服上述问题的电平驱动电路。

为了解决上述问题，本发明实施例公开了一种电平驱动电路，包括：控制模块，所述控制模块产生第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号为差分信号；第一开关模块，所述第一开关模块分别与所述控制模块和预设电源提供端相连，所述第一开关模块根据所述第一控制信号进行导通或关断；第二开关模块，所述第二开关模块分别与所述控制模块和预设电源提供端相连，所述第二开关模块根据所述第二控制信号进行导通或关断；第三开关模块，所述第三开关模块分别与所述第一开关模块和所述控制模块相连，所述第三开关模块根据所述第二控制信号进行导通或关断，所述第三开关模块和所述第一开关模块之间具有所述电平驱动电路的第一输出端；第四开关模块，所述第四开关模块分别与所述第二开关模块和所述控制模块相连，所述第四开关模块根据所述第一控制信号进行导通或关断，所述第四开关模块、所述第二开关模块之间具有所述电平驱动电路的第二输出端。

优选地，当所述第一控制信号为低电平，所述第二控制信号为高电平时，所述第一开关模块和所述第四开关模块导通，所述第二开关模块和所述第三开关模块关断；当所述第一控制信号为高电平，所述第二控制信号为低电平时，所述第一开关模块和所述第四开关模块关断，所述第二开关模块和所述第三开关模块导通。

优选地，所述第一开关模块与所述第二开关模块相同，所述第三开关模块与所述第四开关模块相同。

优选地，所述第一开关模块、所述第二开关模块、所述第三开关模块和所述第四开关模块相同。

优选地，所述控制模块具有第一输出端和第二输出端，其中，所述第一输出端输出所述第一控制信号，所述第二输出端输出所述第二控制信号。

优选地，所述第一开关模块为第一PMOS管，所述第二开关模块为第二PMOS管，所述第三开关模块为第三PMOS管，所述第四开关模块为第四PMOS管，其中，所述第一开关模块的源极与所述预设电源提供端相连，所述第一开关模块的栅极与所述控制模块的第一输出端相连；所述第二开关模块的源极与所述预设电源提供端相连，所述第二开关模块的栅极与所述控制模块的第二输出端相连；所述第三开关模块的源极与所述第一开关模块的漏极相连，所述第三开关模块的漏极接地，所述第三开关模块的栅极与所述控制模块的第二输出端相连，所述第三开关模块的源极和所述第一开关模块的漏极之间具有第一节点，所述第一节点作为所述电平驱动电路的第一输出端；所述第四开关模块的源极与所述第二开关模块的漏极相连，所述第四开关模块的漏极接地，所述第四开关模块的栅极与所述控制模块的第一输出端相连，所述第四开关模块的源极和所述第二开关模块的漏极之间具有第二节点，所述第二节点作为所述电平驱动电路的第二输出端。

优选地，所述控制模块与所述预设电源提供端相连。

本发明实施例包括以下优点：通过控制模块产生差分信号的第一控制信号和第二控制信号，并将第一开关模块分别与控制模块和预设电源提供端相连，第三开关模块分别与第一开关模块和控制模块相连，第二开关模块分别与控制模块和预设电源提供端相连，第四开关模块分别与第二开关模块和控制模块相连，且第一开关模块和第四开关模块根据第一控制信号进行导通或关断，第二开关模块和第三开关模块根据第二控制信号进行导通或关断。由于第一控制信号和第二控制信号为差分信号，从而第一开关模块和第四开关模块将同时导通或同时关闭，第二开关模块和第三开关模块将同时导通或同时关闭，且当第一开关模块和第四开关模块导通时，第二开关模块和第三开关模块关闭，当第一开关模块和第四开关模块关闭时，第二开关模块和第三开关模块导通。因此相对于相关技术中传统的电流型驱动电路，本发明实施例的电平驱动电路中不存在直流通路和尾电流I’，电路功耗小。

附图说明

图1是传统的电流型驱动电路的结构示意图；

图2是本发明的一种电平驱动电路实施例的结构框图；

图3是本发明的一种电平驱动电路具体实施例的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例的核心构思之一在于，通过对相关技术中传统的电流型驱动电路进行改进，以去除直流通路和尾电流I’，从而实现减小电路功耗。

参照图2，示出了本发明的一种电平驱动电路实施例的结构框图，具体可以包括如下模块：控制模块1、第一开关模块2、第二开关模块3、第三开关模块4和第四开关模块5。

其中，控制模块1产生第一控制信号和第二控制信号，第一控制信号和第二控制信号为差分信号。第一开关模块2分别与控制模块1和预设电源提供端6相连，第一开关模块2根据第一控制信号进行导通或关断，预设电源提供端6用于提供电压VCC。第二开关模块3分别与控制模块1和预设电源提供端6相连，第二开关模块3根据第二控制信号进行导通或关断。第三开关模块4分别与第一开关模块2和控制模块1相连，第三开关模块4根据第二控制信号进行导通或关断，第三开关模块4和第一开关模块2之间具有电平驱动电路的第一输出端ON。第四开关模块5分别与第二开关模块3和控制模块1相连，第四开关模块5根据第一控制信号进行导通或关断，第四开关模块5、第二开关模块3之间具有电平驱动电路的第二输出端OP。

优选地，当第一控制信号为低电平，第二控制信号为高电平时，第一开关模块2和第四开关模块5可以导通，第二开关模块3和第三开关模块4可以关断；当第一控制信号为高电平，第二控制信号为低电平时，第一开关模块2和第四开关模块5可以关断，第二开关模块3和第三开关模块4可以导通。从而第一开关模块2、第三开关模块4和预设电源提供端6等不会形成直流通路，第二开关模块3、第四开关模块5和预设电源提供端6等不会形成直流通路，有效减小了电路功耗。

优选地，在本发明的一个实施例中，第一开关模块2可以与第二开关模块3相同，第三开关模块4可以与第四开关模块5相同。在本发明的另一个实施例中，第一开关模块2、第二开关模块3、第三开关模块4和第四开关模块5可以相同。从而确保在第一控制信号和第二控制信号的控制下，电平驱动电路能够正常工作。

优选地，在本发明的一个实施例中，控制模块1具有第一输出端IN和第二输出端IP，其中，第一输出端IN输出第一控制信号，第二输出端IP输出第二控制信号。进一步地，在本发明的一个具体实施例中，参照图3，第一开关模块2可以为第一PMOS管P1，第二开关模块3可以为第二PMOS管P2，第三开关模块4可以为第三PMOS管P3，第四开关模块5可以为第四PMOS管P4，第三PMOS管P3和第四PMOS管P4相同。

其中，第一开关模块2的源极与预设电源提供端6相连，第一开关模块2的栅极与控制模块1的第一输出端IN相连。第二开关模块3的源极与预设电源提供端6相连，第二开关模块3的栅极与控制模块1的第二输出端IP相连。第三开关模块4的源极与第一开关模块2的漏极相连，第三开关模块4的漏极接地GND，第三开关模块4的栅极与控制模块1的第二输出端IP相连，第三开关模块4的源极和第一开关模块2的漏极之间具有第一节点J1，第一节点J1作为电平驱动电路的第一输出端ON。第四开关模块5的源极与第二开关模块3的漏极相连，第四开关模块5的漏极接地GND，第四开关模块5的栅极与控制模块1的第一输出端IN相连，第四开关模块5的源极和第二开关模块3的漏极之间具有第二节点J2，第二节点J2作为电平驱动电路的第二输出端OP。控制模块1与预设电源提供端6相连，其中，图3中未示出控制模块1与预设电源提供端6之间的连接。

图3所示的电平驱动电路，当控制模块1的第一输出端IN的电平从VCC电压逐渐下降到零，控制模块1的第二输出端IP的电平从零逐渐上升到电压VCC。第一开关模块2和第四开关模块5从关断到导通，第二开关模块3和第三开关模块4从导通到关断。由于第一开关模块2从关断到导通，第三开关模块4从导通到关断，电平驱动电路的第一输出端ON的电压被上拉至电压VCC。而由于第二开关模块3从导通到关断，第四开关模块5从关断到导通，电平驱动电路的第二输出端OP的电压被钳位至电压Vthp(电压Vthp为第四PMOS管P4的阈值电压)。该情况下，本发明实施例的电平驱动电路的输出电压摆幅为(电压Vthp～电压VCC)，输出电阻为1/gm，gm为第四PMOS管P4的跨导，输出电阻比较小。且第一开关模块2、第三开关模块4未与预设电源提供端6和地GND形成直流通路，第二开关模块3、第四开关模块5未与预设电源提供端6和地GND形成直流通路，减小了电路功率损耗。

另外，当控制模块1的第一输出端IN的电平从零逐渐上升到电压VCC，控制模块1的第二输出端IP的电平从VCC电压逐渐下降到零。第一开关模块2和第四开关模块5从导通到关断，第二开关模块3和第三开关模块4从关断到导通。由于第一开关模块2从导通到关断，第三开关模块4从关断到导通，电平驱动电路的第一输出端ON的电压被钳位至电压Vthp(电压Vthp为第三PMOS管P3的阈值电压)。而由于第二开关模块3从关断到导通，第四开关模块5从导通到关断，电平驱动电路的第二输出端OP的电压被上拉至电压VCC。该情况下，本发明实施例的电平驱动电路的输出电压摆幅为(电压Vthp～电压VCC)，输出电阻为1/gm，gm为第三PMOS管P3的跨导，输出电阻比较小。且第一开关模块2、第三开关模块4未与预设电源提供端6和地GND形成直流通路，第二开关模块3、第四开关模块5未与预设电源提供端6和地GND形成直流通路，减小了电路功率损耗。

综上所述，相对于相关技术中传统的电流型驱动电路，本发明实施例的电平驱动电路中不存在直流通路和尾电流I’，在第一控制信号和第二控制信号变化时，电路中只有动态电流，电路功耗小，另外，由于输出电阻比较小，因此可以适用于高速电平驱动。

需要说明的是，在本发明的另一个实施例中，控制模块1可以与预设电源提供端6之外的其它电源相连。

本发明实施例包括以下优点：通过控制模块产生差分信号的第一控制信号和第二控制信号，并将第一开关模块分别与控制模块和预设电源提供端相连，第三开关模块分别与第一开关模块和控制模块相连，第二开关模块分别与控制模块和预设电源提供端相连，第四开关模块分别与第二开关模块和控制模块相连，且第一开关模块和第四开关模块根据第一控制信号进行导通或关断，第二开关模块和第三开关模块根据第二控制信号进行导通或关断。由于第一控制信号和第二控制信号为差分信号，从而第一开关模块和第四开关模块将同时导通或同时关闭，第二开关模块和第三开关模块将同时导通或同时关闭，且当第一开关模块和第四开关模块导通时，第二开关模块和第三开关模块关闭，当第一开关模块和第四开关模块关闭时，第二开关模块和第三开关模块导通。因此相对于相关技术中传统的电流型驱动电路，本发明实施例的电平驱动电路中不存在直流通路和尾电流I’，只有动态电流，电路功耗小，可以适用于高速电平驱动。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种电平驱动电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种电平驱动电路，其特征在于，包括：

控制模块，所述控制模块产生第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号为差分信号；

第一开关模块，所述第一开关模块分别与所述控制模块和预设电源提供端相连，所述第一开关模块根据所述第一控制信号进行导通或关断；

第二开关模块，所述第二开关模块分别与所述控制模块和预设电源提供端相连，所述第二开关模块根据所述第二控制信号进行导通或关断；

第三开关模块，所述第三开关模块分别与所述第一开关模块和所述控制模块相连，所述第三开关模块根据所述第二控制信号进行导通或关断，所述第三开关模块和所述第一开关模块之间具有所述电平驱动电路的第一输出端；

第四开关模块，所述第四开关模块分别与所述第二开关模块和所述控制模块相连，所述第四开关模块根据所述第一控制信号进行导通或关断，所述第四开关模块、所述第二开关模块之间具有所述电平驱动电路的第二输出端。

2.根据权利要求1所述的电平驱动电路，其特征在于，

当所述第一控制信号为低电平，所述第二控制信号为高电平时，所述第一开关模块和所述第四开关模块导通，所述第二开关模块和所述第三开关模块关断；

当所述第一控制信号为高电平，所述第二控制信号为低电平时，所述第一开关模块和所述第四开关模块关断，所述第二开关模块和所述第三开关模块导通。

3.根据权利要求1所述的电平驱动电路，其特征在于，所述第一开关模块与所述第二开关模块相同，所述第三开关模块与所述第四开关模块相同。

4.根据权利要求1所述的电平驱动电路，其特征在于，所述第一开关模块、所述第二开关模块、所述第三开关模块和所述第四开关模块相同。

5.根据权利要求1所述的电平驱动电路，其特征在于，所述控制模块具有第一输出端和第二输出端，其中，所述第一输出端输出所述第一控制信号，所述第二输出端输出所述第二控制信号。

6.根据权利要求5所述的电平驱动电路，其特征在于，所述第一开关模块为第一PMOS管，所述第二开关模块为第二PMOS管，所述第三开关模块为第三PMOS管，所述第四开关模块为第四PMOS管，其中，

所述第一开关模块的源极与所述预设电源提供端相连，所述第一开关模块的栅极与所述控制模块的第一输出端相连；

所述第二开关模块的源极与所述预设电源提供端相连，所述第二开关模块的栅极与所述控制模块的第二输出端相连；

所述第三开关模块的源极与所述第一开关模块的漏极相连，所述第三开关模块的漏极接地，所述第三开关模块的栅极与所述控制模块的第二输出端相连，所述第三开关模块的源极和所述第一开关模块的漏极之间具有第一节点，所述第一节点作为所述电平驱动电路的第一输出端；

所述第四开关模块的源极与所述第二开关模块的漏极相连，所述第四开关模块的漏极接地，所述第四开关模块的栅极与所述控制模块的第一输出端相连，所述第四开关模块的源极和所述第二开关模块的漏极之间具有第二节点，所述第二节点作为所述电平驱动电路的第二输出端。

7.根据权利要求1所述的电平驱动电路，其特征在于，所述控制模块与所述预设电源提供端相连。