CN101127521A - 电平转换器和半导体设备 - Google Patents

Abstract

本发明提供一种电平转换器，其包括由具有相同导电类型的半导体形成的第一至第四晶体管。第一晶体管连接在第一电源和第二输出端之间，第二晶体管连接在第二电源和第一输出端之间，第三晶体管连接在第一电源和第一输出端之间，第四晶体管连接在第二电源和第二输出端之间，第一和第二晶体管被输入以第一差分信号中的一个，第三和第四晶体管被输入以第一差分信号中的另一个。

Description

电平转换器和半导体设备

技术领域

本发明涉及电平转换器和半导体设备，特别涉及用于抑制在宽带传输的信号衰减的电平转换器和半导体设备。

背景技术

近年来，半导体设备的运行速度不断增加。因此半导体设备之间传输和接收的信号的频率增加。为了传输/接收这样的高频信号，通常会减小信号的幅度以及将信号作为差分信号处理。通过减小信号的振幅，能够产生高速变化的信号而不必增加输出缓冲器的电流驱动能力。而且，通过将信号作成差分信号处理，可以提高小振幅信号的噪声抗扰度。对于这样的小振幅信号，存在具有比例如电源电压和地电压的电压小的振幅的CML(电流模逻辑)电平信号。另一方面，具有从地电压到电源电压的大振幅的信号被称为CMOS(互补金属氧化物半导体)电平信号。

图12和13中示出了处理CML电平信号的电路的例子。图12示出发送电路100。发送电路100是用于发射CML电平信号并将并行输入的CMOS电平信号转换为串行输出的CML电平信号。这里，CML电平信号进行差分运算，并且振幅的中心电压接近地电压。该信号称为PMOS-CML电平信号。另一方面，执行差分运算并且振幅的中心电压接近电源电压的信号称为NMOS-CML电平信号。

发送电路100包括并行转串行转换器101，CMOS放大器102和PMOS-CML放大器103。CMOS放大器102由CMOS晶体管构成。另外，CMOS放大器102从具有CMOS电平的单端信号产生具有CMOS电平的差分信号并输出该信号。并行转串行转换器101将从CMOS放大器102输入的并行信号转换为串行信号并输出该信号。这时，并行转串行转换器101将CMOS电平信号转换为PMOS-CML电平信号。因此，为了产生PMOS-CML电平信号，并行转串行转换器101具有包括由PMOS晶体管组成的差分对的PMOS-CML放大器。PMOS-CML放大器103为具有由PMOS晶体管组成的差分对的放大器。此外，PMOS-CML放大器103与连接在其输出端的负载电阻RLt和RLb的输出阻抗匹配，并输出PMOS-CML电平信号。所输出的PMOS-CML电平信号是基于并行转串行转换器101的输出产生的。

另一方面，图13的接收电路200接收CML电平信号，并将串行输入的CML电平信号转换为并行输出的CMOS电平信号。这里，CML电平信号为PMOS-CML电平信号。

接收电路200包括串行转并行转换器201、PMOS-CML放大器202、CMOS放大器203和电平转换器204。PMOS-CML放大器202具有由PMOS晶体管组成的差分对。PMOS-CML放大器202操作作为接收PMOS-CML电平信号的输入缓冲器。串行转并行转换器201将从PMOS-CML放大器202输入的串行信号转换为并行信号，然后输出该信号。串行转并行转换器201包括具有由PMOS晶体管组成的差分对的PMOS-CML放大器，以便处理PMOS-CML电平信号。电平转换器204为如图14和15所示的差分放大器，例如，其将以CML电平输入的信号转换为CMOS电平的信号。电平转换器204的另外的例子在公开号为No-6-152379、9-261032和2004-128747的日本未审查专利申请中披露。CMOS放大器203由CMOS晶体管组成。

为处理电平接近地电位的CML电平信号，就不能使用具有由NMOS晶体管组成的差分对的放大器。这是因为对于这种低电平信号，NMOS晶体管的栅极电压没有超过阈值电压。因此，为处理这种低信号电平的差分信号，差分对必须由PMOS晶体管组成。

然而，众所周知，PMOS晶体管具有比NMOS晶体管低的载流子迁移率，能传输的信号频率比NMOS晶体管差。因此，我们现已发现，为处理具有低信号电平的CML电平信号，存在使用上述PMOS-CML放大器的电路不能传输高频信号的问题。

发明内容

在一个实施例中，电平转换器包括由具有相同导电类型的半导体形成的第一至第四晶体管。第一晶体管连接在第一电源和第二输出端之间，第二晶体管连接在第二电源和第一输出端之间，第三晶体管连接在第一电源和第一输出端之间，第四晶体管连接在第二电源和第二输出端之间，第一和第二晶体管被输入以第一差分信号中的一个，而第三和第四晶体管被输入以第一差分信号中的另一个。

在另一个实施例中，电平转换器包括：由具有相同导电类型的半导体形成的第一至第四晶体管；第一源极跟随器，包括源极连接到第一电源而漏极连接到第二输出端的第一晶体管，以及漏极连接到第二电源而源极连接到第二输出端的第四晶体管；第二源极跟随器，包括源极连接到第一电源而漏极连接到第一输出端的第三晶体管，以及漏极连接到第二电源而源极连接到第一输出端的第二晶体管。第一差分信号中的一个输入到第一和第二晶体管，而第一差分信号中的另一个输入到第三和第四晶体管。

根据本发明的电平转换器，第一和第三晶体管操作作为用于源极跟随器的电流源。此外，根据第一和第四晶体管中所产生电阻的比率配置输出信号的振幅。即，能够降低晶体管的电阻值，同时将第一和第四晶体管之间的电阻比率以及第二和第三晶体管之间的电阻比率维持为恒量。这样，可通过增加提供给作为用于源极跟随器的放大级操作的第二和第四晶体管的电流量，提高频率特性，以便增加晶体管的载流子迁移率。从而，可增加输出信号的振幅。

在另一实施例中，一种半导体设备包括：将差分输入信号转换为具有第一信号电平的第一差分信号的第一电平转换器，将差分输入信号转换为具有第二信号电平的第二差分信号的第二电平转换器，将第一差分信号转换为第二差分信号的第三电平转换器。第三电平转换器连接在第一电平转换器和第二电平转换器之间。

根据本发明的半导体设备，当第一差分信号为NMOS-CML电平信号而第二差分信号为PMOS-CML电平信号时，可通过第三电平转换器将NMOS-CML电平信号转换为PMOS-CML电平信号。因此，根据本发明的半导体设备，将具有优良频率特性的NMOS-CML放大器用作第一电平转换器，而具有较差频率特性的PMOS-CML放大器用作第二电平转换器。这样，就能以宽带在没有幅度衰减的情况下传输PMOS-CML电平信号。

应注意，第一差分信号可以是PMOS-CML电平信号，而第二差分信号可以是NMOS-CML电平信号。这时，第一电平转换器使用PMOS-CML放大器，而第二电平转换器使用NMOS-CML放大器。

根据本发明的电平转换器和半导体设备，能够改善由晶体管的特性所引起的频率特性的恶化。

附图说明

本发明上述以及其它方面、优点和特性将通过结合以下附图的描述而变得更加清楚，在附图中：

图1为根据本发明第一实施例的发送电路的框图；

图2为根据本发明第一实施例的NMOS-CML放大器的电路图；

图3为根据本发明第一实施例的PMOS-CML放大器的电路图；

图4为根据本发明第一实施例的电平转换器的电路图；

图5为在根据本发明第一实施例的发送电路的第一种情况下的信号波形图；

图6为在根据本发明第一实施例的发送电路的第二种情况下的信号波形图；

图7为在根据本发明第一实施例的发送电路的第三种情况下的信号波形图；

图8为根据本发明第一实施例的电平转换器的频率特性；

图9为根据本发明第一实施例从电平转换器到PMOS-CML放大器的频率特性；

图10为根据本发明第二实施例的发送电路的框图；

图11为根据本发明第二实施例的电平转换器的电路图；

图12为传统发送电路的框图；

图13为传统接收电路的框图；

图14为传统电平转换器的电路图的示例；以及

图15为传统电平转换器的电路图的示例。

具体实施方式

下面将参照示例性实施例对本发明进行描述。本领域技术人员应理解，利用本发明的教导可以实现许多可供选择的实施例，本发明不限于出于示例目的而示出的实施例。

第一实施例

在第一实施例中，其中描述了一种情况，其中本发明的电路用于半导体设备的发送电路。根据第一实施例的发送电路1的框图示于图1中。如图1所示，发送电路1包括NMOS-CML放大器10，电平转换器20和PMOS-CML放大器30。在第一实施例中，NMOS-CML放大器10被用作第一电平转换器，PMOS-CML放大器30被用作第二电平转换器，而电平转换器20被用于第三电平转换器。注意除发送电路1外，半导体设备还具有用于处理其它信号处理的电路(未示出)。此外，输入到NMOS-CML放大器10的差分信号(图1中的IT和IB)由那些电路所产生。

NMOS-CML放大器10将差分输入信号IT和IB的信号电平转换为第一信号电平(例如NMOS-CML电平)以输出第一差分信号。在该实施例中，差分输入信号的信号电平为CMOS或NMOS-CML电平。电平转换器20将具有第一信号电平的第一差分信号的信号电平转换为第二信号电平(例如PMOS-CML电平)以输出第二差分信号。PMOS-CML放大器30操作作为半导体设备的输出缓冲器。更具体地说，PMOS-CML放大器30接收第二差分信号，并输出所接收的第二差分信号作为差分输出信号OT和OB。这时，配置PMOS-CML放大器30的输出阻抗，以使得外部连接的负载电阻RLt和RLb的阻抗相同。这种状况称为阻抗匹配。图1中，负载电阻RLt和RLb连接在半导体设备的外部，然而它们也可设置在半导体设备的内部。

下面将描述CML电平信号。CML电平信号的振幅小于具有从地电压到电源电压的振幅的CMOS电平信号。例如当地电压为VSS，电源电压为VDD时，CML电平信号的振幅为电源电压的一半。在该实施例中，具有接近电源电压的信号电平的CML电平信号(例如从VDD/2至VDD的振幅和信号电平)称为PMOS-CML电平信号。具有接近地电压的信号电平的CML电平信号(例如从VSS至VDD/2的振幅和信号电平)称为NMOS-CML电平信号。注意，CML电平信号的振幅和信号电平不限于上述情况，而是可以为例如大约0.1V的振幅。

这里，将在下文中更详细地描述NMOS-CML放大器10，电平转换器20和PMOS-CML放大器30。图2示出了NMOS-CML放大器10的电路图。NMOS-CML放大器10包括由NMOS晶体管组成的差分对，以便能够输入NMOS-CML电平信号。如图2所示，NMOS-CML放大器10包括NMOS晶体管N1至N3和电阻Rn1和Rn2。NMOS晶体管N1和N2构成差分对。对于NMOS晶体管N1的栅极，输入差分输入信号中的一个差分信号(例如差分信号IT)。对于NMOS晶体管N2的栅极，输入差分输入信号中的另一个差分信号(例如差分信号IB)。这些差分信号IT和IB为彼此反相的信号。

此外，NMOS晶体管N1和N2的源极被共同连接。NMOS晶体管N3连接在共同连接点和第一电源(例如地电压)之间。NMOS晶体管N3向差分对提供电流，其中该电流对应于提供给栅极的偏置电压的电压值。电阻Rn1连接在NMOS晶体管N1的漏极和第二电源(例如电源电压)之间。此外，从NMOS-CML放大器10输出的差分输出信号中的一个差分信号OB是从NMOS-CML晶体管N1和电阻Rn1的连接点输出的。电阻Rn2连接在NMOS晶体管N2的漏极和电源电压之间。此外，从NMOS-CML放大器10输出的差分输出信号中的另一个差分信号OT是从NMOS-CML晶体管N2和电阻Rn2的连接点输出的。从NMOS-CML放大器10输出的差分信号OB和OT的信号电平为NMOS-CML电平。从NMOS-CML放大器10输出的差分信号OB和OT的振幅由电阻Rn1和Rn2的电阻值和流向每个电阻的电流设定。

图3为PMOS-CML放大器30的电路图。PMOS-CML放大器30包括由PMOS晶体管组成的差分对，以便能够输入PMOS-CML电平信号。如图3所示，PMOS-CML放大器30包括PMOS晶体管P1至P3和电阻Rp1和Rp2。PMOS晶体管P1和P2构成差分对。对于PMOS晶体管P1的栅极，输入差分输入信号中的一个差分信号(例如差分信号IT)。对于PMOS晶体管P2的栅极，输入差分输入信号中的另一个差分信号(例如差分信号IB)。这些差分信号IT和IB为彼此反相的信号。

此外，PMOS晶体管P1和P2的源极被共同连接。PMOS晶体管P3被连接在共同连接点和电源电压之间。PMOS晶体管P3向差分对提供电流，其中电流对应于提供给栅极的偏置电压VB的电压值。电阻Rp1连接在PMOS晶体管P1的漏极和地电压之间。此外，从PMOS-CML放大器30输出的差分输出信号中的一个差分信号OB是从PMOS晶体管P1和电阻Rp1的连接点输出的。电阻Rp2连接在PMOS晶体管P2的漏极和地电压之间。此外，从PMOS-CML放大器30输出的差分输出信号中的另一个差分信号OT是从PMOS晶体管P2和电阻Rp2的连接点输出的。从PMOS-CML放大器30输出的差分信号OB和OT的信号电平为PMOS-CML电平。从PMOS-CML放大器30输出的差分信号OB和OT的振幅通过电阻Rp1和Rp2的电阻值和流向每个电阻的电流设定。

图4为电平转换器20的电路图。本实施例的电平转换器20由NMOS晶体管构成，以便输入第一差分信号(例如，NMOS-CML电平差分信号)以及输出第二差分信号(例如，PMOS-CML电平差分信号)。如图4所示，电平转换器20包括第一源极跟随器21，第二源极跟随器22和频率特性调节电路23。

第一源极跟随器21包括第一晶体管(例如，NMOS晶体管N4)和第四晶体管(例如，NMOS晶体管N7)。对于NMOS晶体管N4，其源极连接到地电压而漏极连接到第二输出端。对于NMOS晶体管N7，其漏极连接到电源电压而源极连接到第二输出端。对于NMOS晶体管N4的栅极，输入第一差分信号中的一个差分信号(例如，差分输入信号IT)。对于NMOS晶体管N7的栅极，输入第一差分信号中的另一个差分信号(例如，差分输入信号IB)。第二差分信号中的一个差分信号OB是从第二输出端输出的。

此外，NMOS晶体管N4操作作为第一源极跟随器21的电流源。另一方面，NMOS晶体管N7操作作为第一源极跟随器21的放大级。差分信号OB的振幅和信号电平根据NMOS晶体管N4和N7中所产生的电阻值之间的比率设定。另外，流向NMOS晶体管N7的电流是根据电源电压以及在NMOS晶体管N4和N7中所产生的电阻值的和设定的。也就是说，通过减小晶体管中所产生的电阻值，可使流向NMOS晶体管N7的电流量增加。这时，配置NMOS晶体管N4和N7中所产生的电阻值的比率，以使差分信号OB的振幅变为特定大小。

第二源极跟随器22包括第二晶体管(例如，NMOS晶体管N5)和第三晶体管(例如，NMOS晶体管N6)。对于NMOS晶体管N6，其源极连接到地电压而漏极连接到第一输出端。对于NMOS晶体管N5，其漏极连接到电源电压而源极连接到第一输出端。对于NMOS晶体管N5的栅极，输入第一差分信号中的差分输入信号IT。对于NMOS晶体管N6的栅极，输入第一差分信号中的差分输入信号IB。第二差分信号中的另一差分信号OT从第一输出端输出。

此外，NMOS晶体管N6操作作为第二源极跟随器22的电流源。另一方面，NMOS晶体管N5操作作为第二源极跟随器22的放大级。根据NMOS晶体管N5和N6中所产生的电阻值之间的比率配置差分信号OT的振幅和信号电平。此外，根据电源电压以及NMOS晶体管N5和N6中所产生的电阻值的和，配置流向操作作为放大级的NMOS晶体管N5的电流。也就是说，通过减小晶体管中所产生的电阻值，可以增加流向NMOS晶体管N5的电流值。这时，配置NMOS晶体管N5和N6中所产生的电阻值的比率，以使差分信号OB的振幅变为特定大小。

频率特性调整电路23连接在第一和第二输出端之间。频率特性调整电路23包括电阻R1和R2以及电感L。在图4的例子中，电阻R1和R2被设置于电感L的两端，并且电阻R1和R2以及电感L是串联的。频率特性调整电路23通过这些电阻、电感以及连接到第一和第二输出端的晶体管的漏极和栅极电容形成滤波器，以调整要传输的信号截止频率附近的频率特性。注意，频率特性表示信号振幅随信号频率增加的变化。在如下说明中，能够对较高频率维持信号振幅的晶体管称为具有优良频率特性的晶体管。

注意，根据整个电路的频率特性，可以不插入频率特性调整电路23。此外，在图4的例子中，虽然包括电阻和电感，但也可以是其中的任一个。在下面描述一种情况，其中频率特性调整电路的特性被改变了。图5至7示出了当频率特性调整电路23的特性改变时所传输信号的波形。

图5的例子是其中没有连接频率特性调整电路23的第一种情况下所传输信号的波形。图5中所示的上部波形为电平转换器20的输入信号的波形，中部波形为电平转换器20的输出信号的波形。此外，下部波形为PMOS-CML放大器30的输出信号的波形。

如图5所示，在这种情况下电平转换器20将输入信号的信号电平从NMOS-CML电平转换为PMOS-CML电平。这时，信号的振幅稍微减小。根据串联连接的NMOS晶体管中所产生的电阻值的比率配置从电平转换器20输出的信号的振幅。此外，在时序T2至T5的时段中，输入信号以“0”“1”“0”变化。然而，在从T3至T4的时段内的输出信号的信号电平的衰减大于其它时段。这取决于晶体管的频率特性。更具体地说，当要传输的信号的频率接近能被NMOS晶体管N4至N7传输的信号带宽的边界时，晶体管的转换速率无法跟上信号的变化。

此外，从PMOS-CML放大器30输出的信号的信号电平基本上与从电平转换器20输出的信号的信号电平相同。而且，在从时序T3至T4的时段内信号的衰减大于从电平转换器20输出的信号。这取决于PMOS晶体管P1和P2的频率特性。

图6的例子是在其中连接了频率特性调整电路23的第二种情况下所传输信号的波形。图6中上部波形为电平转换器20的输入信号的波形，而中部波形为电平转换器20的输出信号的波形。此外，下部波形为PMOS-CML放大器30的输出信号的波形。

如图6所示，在这种情况中电平转换器20将输入信号的信号电平从NMOS-CML电平转换为PMOS-CML电平。这时，信号的振幅轻微减小。根据串联连接的NMOS晶体管中所产生的电阻值之比和频率特性调整电路23中的电阻R1和R2的值，来配置电平转换器20的输出信号的振幅。而且，在从时序T2至T5的时段内，输入信号以“0”“1”“0”变化。然而，在从T3至T4的时段中输出信号的信号电平的衰减稍大于其它时段。这是因为，为了通过晶体管的频率特性补偿振幅的衰减，频率特性调整电路23修正了晶体管的频率特性。也就是说，频率特性调整电路23通过加强截止频率附近的频率特性，修正了这种衰减，而在截止频率处从电平转换器20输出的信号的振幅被衰减。注意，通过频率特性调整电路23中电阻R1和R2以及电感L，NMOS晶体管N5和N7的扩散层电容以及PMOS-CML电路中PMOS晶体管P1和P2的栅电容来设定修正的程度。

此外，从PMOS-CML放大器30输出的信号的信号电平基本上与从电平转换器20输出的信号的信号电平相同。而且，在从T3至T4的时段中信号的衰减没有图5所示的例子中那么大，而是基本上与其它时段的振幅相同。

图7的例子为在其中连接有频率特性调整电路23的第三种情况下所传输信号的波形。在图6所示的例子中，进行了修正以使从电平转换器20输出的信号的振幅尽可能保持为常数。然而在图7所示的例子中，进行修正以使在信号改变的时段内的振幅变得大于其它时段。通过在发送电路1中使用电平转换器20，其中电平转换器20包括进行这种修正的频率特性调整电路23，使得发送电路1能被用作预强化(pre-emphasis)电路。预强化电路加强输出信号的上升沿，以防止输出信号的变化平滑。图7中所示的上部波形为电平转换器20的输入信号的波形，而中部波形为电平转换器20的输出信号的波形。而且，下部波形为PMOS-CML放大器30的输出信号的波形。

如图7所示，在这种情况下电平转换器20将输入信号的信号电平从NMOS-CML电平转换为PMOS-CML电平。这时，信号的振幅被减小。根据串联连接的NMOS晶体管中所产生的电阻值之比和频率特性调整电路23中电阻R1和R2的值，配置电平转换器20的输出信号的振幅。而且，在从时序T1至T5的时段，输入信号以“0”“0”“1”“0”变化。然而，在从时序T2至T3的时段中输出信号的电平小于其它时段。这是因为在时序T2没有输入信号的电平变化且输出信号的频率等效地减小，使得电平转换器20的增益变低。另一方面，在从时序T3至T4的时段中输出信号的电平大于从时序T2至T3的时段的。这是因为在时序T3输入信号的电平改变，且输入信号的频率等效地增加，使得电平转换器20的增益变高。也就是说，通过加强输出信号的截止频率附近的频率特性的频率特性调整电路23，修正了晶体管的频率特性。更具体地说，频率特性调整电路23通过加强从电平转换器20输出信号的截止频率附近的频率特性，放大输出信号的截止频率附近的振幅。注意，通过频率特性调整电路23中电阻R1和R2以及电感L的值、NMOS晶体管N5和N7的扩散层电容以及PMOS-CML电路中PMOS晶体管P1和P2的栅电容配置修正的程度。

此外，从PMOS-CML放大器30输出信号的信号电平基本与从电平转换器20输出信号的信号电平相同。而且，至于电平转换器20的输出信号，在从时序T3至T4的时段内该信号的振幅大于其它时段的振幅。

下面将具体描述在第一至第三种情况下的频率特性。图8和图9是每种情况下的频率特性的图。在图8中，水平轴(对数轴)为信号的频率，垂直轴(线性轴)为电平转换器20的输入/输出信号的增益。如图8所示，在第一种情况下，在从信号频率大约为1.5GHz时开始增益衰减，并且在增益衰减为-3dB时，频率为大约6GHz。即，第一种情况下截止频率为6GHz。在第二种情况下，增益从信号频率大约为2GHz时稍微增加，并从大约5GHz起增益衰减。具体地，在第二种情况下，接近第一种情况下的截止频率时增益稍微增加。在第三种情况下，增益从信号频率大约为500MHz时增加，在大约5GHz处达到峰值，并在此后增益衰减。也就是说，在第三种情况下，通过增加在第一种情况下截止频率附近的增益，来加强输出信号。

在图9中，水平轴(对数轴)为信号频率，垂直轴(线性轴)为PMOS-CML放大器30的输出信号对电平转换器20的输入信号的增益。如图9所示，在第一种情况下，从信号频率大约为1GHz时增益开始衰减，并且当增益的衰减为-3dB时，频率大约为4GHz。也就是说，第一种情况下截止频率为4GHz。在第二种情况下，从信号频率大约为2GHz时增益开始衰减，并且在大约6GHz时，增益为-3dB。也就是说，在第二种情况下，通过稍微增加第一种情况下的截止频率附近的增益，修正PMOS-CML放大器30的增益的衰减。在第三种情况下，从信号频率为大约500MHz时增益增加，在大约5GHz处达到其峰值，并在此后增益衰减。也就是说，在第三种情况下，通过增加第一种情况下的截止频率附近的增益，来加强输出信号。

根据上述描述，对于该实施例的发送电路1，NMOS-CML电平信号通过电平转换器转换为PMOS-CML电平信号。因此，甚至在必须输出PMOS-CML电平信号时，其也可以减少使用具有较差频率特性的PMOS-CML放大器30。更具体地说，其可以在传输信号同时抑制高频PMOS-CML电平信号的振幅衰减。

此外，通过将频率特性调整电路23连接到电平转换器20，所要传输的信号的截止频率附近的频率特性被增强。这样可以修正PMOS-CML放大器30中所产生的振幅的衰减。通过进一步增加增强的程度，发送电路1可作为预强化电路。

另一方面，电平转换器20包括具有作为电流源的电流NMOS晶体管N4和N6的第一源极跟随器21和第二源极跟随器22。根据驱动作为放大级的NMOS晶体管N5和N7的信号和反相信号，NMOS晶体管N4和N6操作。这样可根据NMOS晶体管N4和N7中所产生的电阻之间的比率和NMOS晶体管N5和N6中所产生的电阻之间的比率，配置电平转换器20输出信号的振幅。也就是说，通过根据输出信号的振幅将晶体管中所产生的电阻之间的比率保持为恒量，以及减小晶体管中所产生的电阻的和，增加流向晶体管的电流。这样，能够在无衰减地传输高频信号时增加输出信号的振幅。另一方面，在使用恒定电流源和电阻驱动放大级的源极跟随器中，当增加晶体管的电阻值以增加振幅时，存在高频信号的振幅随着流向晶体管的电流的减小而衰减的问题。

第二实施例

第二实施例的半导体设备利用第一实施例的NMOS-CML放大器10和PMOS-CML放大器30形成接收电路2。在第二实施例中，包括用于将PMOS-CML电平信号转换为NMOS-CML电平信号的电平转换器40。

图10为接收电路2的框图。下面将参照图10具体描述根据第二实施例的接收电路2。接收电路2是用于接收输入半导体设备的信号的接收单元。如图10所示，接收电路2包括NMOS-CML放大器10、电平转换器40和PMOS-CML放大器30。在第二实施例中，PMOS-CML放大器30被用作第一电平转换器，NMOS-CML放大器10被用作第二电平转换器，而电平转换器40被用作第三电平转换器。注意，除接收电路2之外，半导体设备还包括用于进行其它信号处理的电路(未示出)。此外，信号源电阻RLt和RLb连接在PMOS-CML放大器30和地电压之间。这些信号源电阻可安装在半导体设备的外部或内部。此外，从接收电路2输出的差分信号(图10中的OT和OB)被传输给内部电路(未示出)。

在接收电路2中，电平转换器40连接在PMOS-CML放大器30和NMOS-CML放大器10之间。这里，PMOS-CML放大器30和NMOS-CML放大器10与第一实施例中的相同，因此省略相关描述。下面将描述电平转换器40。该实施例的电平转换器40由PMOS晶体管构成，以便输入第一差分信号(第二实施例中的PMOS-CML电平差分信号)和输出第二差分信号(第二实施例中的NMOS-CML电平差分信号)。图11中示出了电平转换器40的电路图。如图11所示，电平转换器40包括第一源极跟随器41、第二源极跟随器42和频率特性调整电路43。

第一源极跟随器41包括第一晶体管(例如PMOS晶体管P4)和第四晶体管(例如PMOS晶体管P7)。对于PMOS晶体管P4，其源极连接到第一电源(第二实施例中的电源电压)，漏极连接到第二输出端。对于PMOS晶体管P7，其漏极连接到第二电源(第二实施例中的地电压)，源极连接到第二输出端。对PMOS晶体管P4的栅极，输入第一差分信号中的一个差分信号(例如差分输入信号IB)。对PMOS晶体管P7的栅极，输入第一差分信号中的另一差分信号(例如差分输入信号IT)。第二差分信号中的一个差分信号OB从第二输出端输出。

此外，PMOS晶体管P4操作作为用于第一源极跟随器41的电流源。另一方面，PMOS晶体管P7操作作为用于第一源极跟随器41的放大级。根据PMOS晶体管P4和P7中所产生的电阻值之间的比率，配置差分信号OB的信号电平和振幅。此外，根据电源电压以及PMOS晶体管P4和P7中所产生的电阻值之和，配置流向PMOS晶体管P7的电流。也就是说，通过减小晶体管中所产生的电阻值，可以增加流向PMOS晶体管P7的电流的量。这时，配置PMOS晶体管P4和P7中产生的电阻值的比率，以使差分信号OB的振幅变为特定大小。

第二源极跟随器42包括第二晶体管(例如PMOS晶体管P5)和第三晶体管(例如PMOS晶体管P6)。对于PMOS晶体管P6，其源极连接到电源电压，漏极连接到第一输出端。对于PMOS晶体管P5，其漏极连接到地电压，源极连接到第一输出端。对PMOS晶体管P5的栅极，输入第一差分信号中的差分输入信号IB。对PMOS晶体管P6的栅极，输入第一差分信号中的差分输入信号IT。第二差分信号中的另一个差分信号OT从第一输出端输出。

此外，PMOS晶体管P6操作作为用于第二源极跟随器42的电流源。另一方面，PMOS晶体管P5操作作为用于第二源极跟随器42的放大级。根据PMOS晶体管P5和P6中所产生的电阻值之间的比率，配置差分信号OT的信号电平和振幅。此外，根据电源电压以及PMOS晶体管P5和P6中所产生的电阻值之和，配置流向操作作为放大级的PMOS晶体管P5的电流。也就是说，通过减小晶体管中所产生的电阻值，可以增加流向PMOS晶体管P5的电流的量。这时，配置PMOS晶体管P5和P6中产生的电阻值的比率，以使差分信号OT的振幅变为特定大小。

频率特性调整电路43连接在第一和第二输出端之间。频率特性调整电路43包括电阻R1和R2以及电感L。在图11的例子中，电阻R1和R2设置在电感L的两端，并且电阻R1和R2以及电感L是串联的。频率特性调整电路43通过这些电阻、电感以及连接到第一和第二输出端的晶体管的漏极和栅极电容形成滤波器，以便调整所要传输的信号的截止频率附近的频率特性。

根据上述描述，第二实施例的电平转换器40对应于第一实施例中由PMOS晶体管构成的电平转换器20。也就是说，根据第二实施例的电平转换器40，可以形成用于PMOS-CML电平信号的接收电路，同时减少PMOS-CML放大器30的数量。此外，通过使用电平转换器40，可以修正在PMOS-CML放大器30的截止频率附近衰减的振幅。注意，当接收电路2中的频率特性调整电路43具有第一实施例中第三种情况的特性时，接收电路2能用作均衡电路(equalizing circuit)。

本发明不限于上述实施例，而是可以进行变化和修改而不脱离本发明精神。例如，NMOS-CML放大器10和PMOS-CML放大器30不限于上述实施例的示例性例子，而是可以有不同的电路结构。

Claims (16)

1.一种电平转换器，包括：

由具有相同导电类型的半导体形成的第一至第四晶体管，

其中第一晶体管连接在第一电源和第二输出端之间，

第二晶体管连接在第二电源和第一输出端之间，

第三晶体管连接在第一电源和第一输出端之间，

第四晶体管连接在第二电源和第二输出端之间，

第一和第二晶体管被输入以第一差分信号中的一个，以及

第三和第四晶体管被输入以第一差分信号中的另一个。

2.如权利要求1所述的电平转换器，进一步包括连接在第一和第二输出端之间的电阻。

3.如权利要求1所述的电平转换器，进一步包括连接在第一和第二输出端之间的电感。

4.如权利要求1所述的电平转换器，进一步包括连接在第一和第二输出端之间的电阻和电感。

5.如权利要求1所述的电平转换器，其中该电平转换器输出第二差分信号，该第二差分信号为具有变换了的信号电平的第一差分信号。

6.如权利要求5所述的电平转换器，其中该第一和第二差分信号为振幅小于第一和第二电源之间的电位差的CML电平信号。

7.如权利要求5所述的电平转换器，其中根据第二和第三晶体管中所产生的电阻值之间的比率，配置从第一输出端输出的第二差分信号的信号电平和振幅，以及

根据第一和第四晶体管中所产生的电阻值之间的比率，配置从第二输出端输出的第二差分信号的信号电平和振幅。

8.一种电平转换器，包括：

由具有相同导电类型的半导体形成的第一至第四晶体管；

第一源极跟随器，其包括源极连接到第一电源而漏极连接到第二输出端的第一晶体管，以及漏极连接到第二电源而源极连接到第二输出端的第四晶体管；以及

第二源极跟随器，其包括源极连接到第一电源而漏极连接到第一输出端的第三晶体管，以及漏极连接到第二电源而源极连接到第一输出端的第二晶体管，

其中第一差分信号中的一个输入到第一和第二晶体管，以及

第一差分信号中的另一个输入到第三和第四晶体管。

9.如权利要求8所述的电平转换器，进一步包括连接在第一和第二输出端之间的电阻。

10.如权利要求8所述的电平转换器，进一步包括连接在第一和第二输出端之间的电感。

11.如权利要求8所述的电平转换器，进一步包括连接在第一和第二输出端之间的电阻和电感。

12.如权利要求8所述的电平转换器，其中该电平转换器输出第二差分信号，该第二差分信号是具有变换了的信号电平的第一差分信号。

13.如权利要求12所述的电平转换器，其中该第一和第二差分信号为振幅小于第一和第二电源之间的电位差的CML电平信号。

14.一种半导体设备，包括：

第一电平转换器，其用于将差分输入信号转换为具有第一信号电平的第一差分信号；

第二电平转换器，其用于将差分输入信号转换为具有第二信号电平的第二差分信号；以及

第三电平转换器，其用于将第一差分信号转换为第二差分信号，

其中该第三电平转换器连接在第一电平转换器和第二电平转换器之间。

15.如权利要求14所述的半导体设备，其中该第二电平转换器加强在第一差分信号的截止频率附近的频率分量。

16.如权利要求14所述的半导体设备，其中该差分输入信号以及第一和第二差分信号的振幅小于第一和第二电源之间的电位差。

Images