CN1052012A - “电源上升”脉冲发生器电路 - Google Patents

“电源上升”脉冲发生器电路 Download PDF

Info

Publication number
CN1052012A
CN1052012A CN90108060A CN90108060A CN1052012A CN 1052012 A CN1052012 A CN 1052012A CN 90108060 A CN90108060 A CN 90108060A CN 90108060 A CN90108060 A CN 90108060A CN 1052012 A CN1052012 A CN 1052012A
Authority
CN
China
Prior art keywords
channel
source
transistor
circuit
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN90108060A
Other languages
English (en)
Other versions
CN1022076C (zh
Inventor
安德鲁·M·洛夫
罗杰D·诺伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1052012A publication Critical patent/CN1052012A/zh
Application granted granted Critical
Publication of CN1022076C publication Critical patent/CN1022076C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种脉冲发生器电路包含一只触发场效应器件， 电容器14b和检测器场效应器件16等元件。为特 定的操作规定了器件的沟道长度。在另一实施例中， 电路仅包含检测器场效应晶体管和负载场效应晶体 管，检测器晶体管实质上有比负载晶体管的沟道长度 更长的沟道长度。
当电源电压低于集成电路晶体管的阈值电压时， 这种电路在电源上升瞬间的起始部分期间可免受静 态逻辑门电路的随机影响。尤其是，该电路没有一个 节点连接于静态上拉通道和静态下拉通道。

Description

“电源上升”脉冲发生器电路
本发明涉及一种每当一个集成电路受到电源激励一次时便产生一个脉冲输出信号的电路。
在许多情况中，集成电路器件包含逻辑的或其它电路，当外部电源使该器件电源上升时，这些电路必须加以预置或抑制。一种“电源上升”电路用于产生一内部信号以预置或抑制逻辑或其它电路，并也可用于其它用途、如触发芯片上的自测功能。不管激励是快还是慢，这种电源上升电路必须可靠地检测加到芯片上的电压。
外部电源加到简单的RC微分电路上，可用来完成电源上升信号产生的功能。然而在许多应用中，Vdd上升时间其数量级可为毫秒级甚或秒级，从而使微分电路不能产生具有足够幅度的脉冲信号。
RC微分电路的电阻可以由图1所示的Vdd触发器电路进行通断操作的N沟道场效应晶体管来代替。触发N沟道场效应晶体管的触发电路的设计是以便当电源电压Vdd低于某预置的触发阈值Vtr时，该触发器电路的输出是低电平，而当Vdd上升超过该阈值时，其输出变成高电平，以致在电源上升电路的输出端提供脉冲Vout，如图2中所示。设计这样的触发电路会产生一些特殊问题，尤其是当该线路设计用于程序的流程正在研制中的动态随机存取存储器(DRAM)时更是如此。这些问题是由于在研制期间修改程序步骤时电路元件参数将会变化而引起的。特别是，当电路参数随程序变化而变化时，则触发电路的阈值电压Vtr通常也发生变化。因此，一种线性触发电路必须设计用于低触发阈值电压Vtr，是因为线性电路特性易于随程序变化而变化较宽，故要求有较宽的安全容限以确保在电源电压Vdd的正常工作电平上、电路输出为高电平。典型的线性触发电路要始终对其供电，需要特殊的技术以避免不允许的大的维持电流，尤其是当线性电路的上拉(Pull-up)、下拉(Pull-down)的两个通道需同时接通时。
当电源电压Vdd低于电路中的晶体管的阈值电压Vt时，要设计在电源上升瞬态的起先部分期间完成它的预定功能的触发电路是极困难的。通常来说，当晶体管不处于接通状态时，所加的亚阈值电压Vdd通常使极微小的亚阈值电流从漏极流入源极。这些亚阈值电流如果不预先防止的话，则会使电路工作不可靠。然而，这里所述的电路表明这些亚阈值电流可成为长处而应用。特别是亚阈值电流可通过沟道长度来对其控制，这是由于亚阈值电流在短沟道器件中比在长沟道器件中具有较大值。
当场效应电容器的栅-源极电压比阈值电压Vt小时，则栅极电容大部分出现在栅极和基片之间。当该电容器充电到一个更大电压时，则电容的大部分出现在栅极和源极/漏极之间，而栅极-基片的电容是微不足道的。因此，如果电源电压Vdd低于阈值电压Vt，则较小的栅极-基片的电容一般为多。
由于上面现象，故在电源电压Vdd低于阈值电压Vt时电源上升转换瞬态的起始部分期间，不能应用普通的设计技术。然而，电源上升检测器的作用在电源上升瞬态的起始部分是重要的。当电源上升触发器电路作为一个单边锁存器用时，这种性能尤为重要。就是说，只有当电源电压Vdd为高电平时，则输出端电压可升高，然后下降为地电平。直到电源电压Vdd降为零且再次升高后，输出电压才能升高。那唯一的条件是当电源电压Vdd为低电平时所有电容器都放电。
在已有技术的电路的某些元件中的亚阈值导通会使输出端的电压、在电源电压Vdd比阈值电压Vt低时变为低电平。如果发生这种情况，此电路不可能复原。某些已有技术的电路采用反馈以便一旦输出端变为低电平时保持其低电平。在这些电路中，如果某些元件两端的电压过早地变成高电平，甚至于在电源电压Vdd达到阈值电压Vt之前就可接通反馈电路。这样使得电源上升触发器电路具有绝对可靠性是极其重要的，即使在普通技术不适用的范围内也是如此。
特别是，通常的逻辑门的输出在电源电压Vdd低于阈值电压Vt的电源上升瞬态部分期间是不可预测的。因为一般门电路具有上拉(Pull-up)和下拉(Pull-down)两种能力，所以当电源电压Vdd低于阈值电压Vt时，这种门电路的输出可以或高或低，而且门输入端的状况控制不了其输出。因此，用普通的逻辑门作Vdd检测器会发生问题。
使用这种普通逻辑门的问题之一是上拉和下拉门电路会同时接通，从而形成上述的线性线路。因此，一个逻辑门在电源上升的瞬态间也存在如线性电路同样的问题。
另一个问题是由线性电源上升电路产生的不允许的相当数量的维持电流。已表明，使用具有动态上拉的检测器电路而不使用静态上拉的检测器电路来解决这个问题，从而在第一次起动之后在随即出现的第二次起动上提供一个不可靠的信号。当电源电压Vdd低于阈值电压Vt时、由于反馈通道过早接通、使触发器电路未能触发、从而在反馈通道中使用静态倒相器也会产生不能预料的作用。
作为举例，在美国专利No.4716,322和1988年3月24日递交的申请号No.07/172,532中揭示了已有技术的产生一个“电源上升”脉冲的电路，这两个专利都转让给了德克萨斯仪器公司。
在申请号为No.07/172,532的美国专利中的电路中，由P-沟道上拉晶体管支持的P-沟道电容器的作用是使电源上升电路的输出信号变成高电位。包含一个P-沟道晶体管和一串N-沟道晶体管的线性电路形成触发电路。当电源电压Vdd上升时，电压输出随Vdd上升直到该触发电路输出上升到阈值电压Vt时为止。之后，通过由触发电路选通的N-沟道下拉晶体管将输出电压拉向低电平。当输出电压变成低电平时，该N-沟道晶体管串断开以节省电源，同时一只P-沟道反馈器件接通以保持输出高电位。由于该触发电路是线性电路，它的阈值电压对于过程变化是很敏感的。另外，断开N-沟道晶体管串的N-沟道器件，与P-沟道反馈器件相结合，形成类似静态倒相器的电路，当电源电压Vdd低于阈值电压Vt时，该电路随机工作。另一个问题是由外部时钟周期产生的电源电压Vdd中的噪声，有可能使触发电路过早地断开。
本发明的电路通过不需要在任一节点上都设有静态上拉和静态下拉的反馈通道来克服上述问题。这里描述的和要求专利保护的电路在电源电压Vdd低于阈值电压Vt时电源上升瞬态部分期间是不会受到静态逻辑门的不可预测特性的影响。此外，本电路没有连接于静态上拉通道和静态下拉通道两者的节点，这两个通道同时接通而形成线性电路。
在一实施例中，该电路包含：具有连接于电源电压和内部节点之间的源-漏极通道和具有连接于源极参考电位的门电路的触发场效应器件；连接于电源电压和输出节点之间的电容器；和连接于输出节点和源极参考电位之间的源-漏极通道之间、并具有连接于内部节点的门电路的检测器场效应器件。还可包含：任选的负载器件；任选的上拉器件；任选的第二电容器；任选的一串二极管连接器件；和任选的反馈器件。
本发明的新颖性如所附权利要求书中所述。下面，结合附图来描述本发明、其特征和它的优点。
图1表示通常使用的电源上升电路(包括触发电路)的基本电路方框图。
图2概括地表示电源上升电路随时间变化的输入和输出电压。
图3是本发明电路的一实施例的示意图。
参看图3，该图显示了一个响应所加的电源电压而产生一个电源上升脉冲的电路。
该电路包括一个在节点N上上拉的连接成二极管的场效应器件串10。如，P-沟道器件10有一个沟道宽长比约为3比2。P-沟道器件10的沟道长度和本说明书中的其它所有器件的沟道长度，除特别注明的以外，基本上应该比由适当的集成电路制造技术所允许的最小场效应沟道长度更长些(至少长50％)。P-沟道器件10的串接的源-漏通道的一端接到电压电源Vdd，且其另一端经P-沟道触发场效应晶体管11的源-漏通道连接到内部节点N。P-沟道器件10的栅极或控制电极以二极管形式连接到源-漏通道。P-沟道器件10可以在早期处理步骤期间形成在芯片上，如果一些或全部器件10在调节Vcc脉冲阈值期间不需要的话，则在后来的制造阶段期间用所配置的金属导体SW1和SW2有选择地进行旁路。众所周知，可使用连接成二极管的N-沟道器件，而不使用连接成二极管的P-沟道器件10，栅极连接到每个N-沟道器件的源-漏极通道的上端。器件10和11是连接于第一电源电压Vdd和内部节点N之间的触发电路TR的可选择部分。
触发场效应器件11也可有宽-长比约为3比2的沟道，触发器件11的栅极或控制电极连接到指定为接地或参考电位的第二电源电压Vss。
供选择的N-沟道下拉器件12的源-漏通道连接到内部节点N和第二电源电压Vss之间。下拉场效应器件12可以有一个宽-长比约为20比1的沟道，且下拉器件12的栅极或控制电极连接到第二电源电压Vss。该器件12的沟道长度最好为用于制造整个集成电路的最小尺寸，但基本上可低于(至少低20％)触发器件11的沟道长度。器件12是触发电路TR的可选择部分。
一只可选择的耗尽型N-沟道电容器13连接在内部节点N和第二电源电压Vss之间。电容器13可以由一个其源极和漏极连接到第二电源电压Vss及其栅极或控制电极连接到内部节点N的场效应晶体管构成。电容器13的沟道面积可为下拉器件12的面积的5倍左右。电容器13可以以任何形式构成-包括N-沟道、P-沟道、耗尽型、平行板、结电容或其它形式、或这些形式的任何组合。电容器13为触发电路TR的可选择部分。
在一实施例中，触发电路TR可以是在第一电源电压Vdd和场效应器件14a和16的至少一个栅极之间的一个简单的导体。
负载电路14a、14b可以包含P-沟道负载场效应晶体管14a和电容器14b两者或者之一。
可供选择的P-沟道负载场效应器件14a的源-漏通道，其一端连接到输出节点OUT，而另一端连接到第一电源电压Vdd。可供选择的负载晶体管14a的栅极或控制电极连接到内部节点N。负载晶体管14a的沟道可以有宽一长比约为20比1。这种器件14a的沟道长度最好为用以制造整个集成电路的最小尺寸。
电容器14b图示为一种其源极和漏极连接到第一电源电压Vdd和其栅极或控制电极连接到输出端OUT的P-沟道场效应晶体管。电容器14b的沟道面积可以约为电容器13面积的两倍。电容器14b可以由包括N-沟道、P-沟道、耗尽型、平行板、结电容或任何其它形式、或这些形式的组合等任何形式所构成。
负载器件14a或电容器14b两者之一可以从电路中除去。除去电容器14b能提高抗Vdd噪声的能力。
可选择的反馈场效应器件15的源-漏极通道其一端连接于第一电源电压Vdd，而其另一端连接于内部节点N。反馈器件15的栅极或控制电极连接到输出节点OUT。P-沟道反馈晶体管15的沟道可以有宽-长比约为3比2。
N-沟道检测器场效应器件16的源-漏极通道连接在输出端OUT和第二电源电压Vss之间。检测器16的栅极或控制电极连接到内部节点N，并且检测器晶体管16的沟道可有宽-长比约为3比2。
当电源上升时，电容器14b使输出端OUT的电压随第一电源电压Vdd增加而增加，而可选电容器13使得内部节点N上的电压仍然为第二电源电压Vss的值，其结果在输出端上增加电源上升信号。如果电源上升瞬间转慢，则下拉器件12和可选负载器件14a通过对内部节点N和输出节点OUT提供某些亚阈值渗漏以予支持。
当第一电源电压Vdd达到一个P-沟道电压Vt(Vtp)时，则可选P-沟道负载晶体管14a接通，且在Vdd上升时保持输出节点OUT的电压在Vdd上。输出节点OUT的电压随Vdd而增加直到该电压达到2倍P-沟道电压Vt为止(与示意图所示的任选金属器件一起，对顶部P-沟道晶体管10予以旁路)，然后上拉串接通，且把内部节点N拉到Vdd-Vtp。如果N-沟道Vt(Vtn)低于或等于P-沟道Vt，则开始接通N-沟道输出检测器晶体管16。如果N-沟道Vt大于P-沟道Vt，那末输出检测器晶体管16直到Vdd达Vtn+Vtp(Vdd-Vtp＝Vtn)时才接通。
一旦输出检测器晶体管16接通，则输出端OUT的电压变低，这表明Vdd已达到激活所有其它电路的特定电平。当输出是低电平时，则P-沟道反馈器件15接通将内部节点拉到满Vdd，从而恢复Vtp损耗且排除了会出现在输出级的静态电流泄漏。
这里用于设计该电路的基本原理是：(1)Vdd检测器和包含器件15的可选择的反馈通道都不应该包含作为线性电路部分(静态上拉通道和静态下拉通道两者都同时接通)或作为静态逻辑电路部分(静态上拉通道和静态下拉通道两者都连于节点，但可在不同时间上接通)的任何接点；(2)选择器件通道的长度以控制亚阈值电流。
应注意，可选的反馈通道由单个P-沟道器件15组成。Vdd检测器使用电容器13作为动态下拉，并通过栅极接地的泄放一定量的电流量的短沟道器件支持。还使用普通的静态上拉器件串10，而不使用较长的沟道长度以减少该器件的亚阈值传导。
还应注意，如果所有加速器件10和11从检测器电路中除去，那末内部节点N将会连到第一电源电压Vdd。如果是这种情况，则N-沟道电容器13、栅极接地的N-沟道晶体管12和反馈器件15可从电路中除去而不会影响工作。在这样的实例中，触发阈值Vtr为Vtn。
当所述的第一和第二电源电压之间的压差小的时候，负载晶体管14a的沟道宽-长比应该选得比所述检测器晶体管16的沟道宽-长比长一些，以便在电压上升瞬态的起始部分期间，使所述负载晶体管14a比检测器晶体管16有更大的有用的亚阈值电流。如果电路仅包含晶体管14a和16，那末晶体管14a和16之间的亚阈值电流的差值必须足以在电源快速上升期间驱动附接在输出端的任何电路电容。
众所周知，通过用N-沟道器件替换所有的P-沟道器件，用P-沟道器件代替所有N-沟道器件，所有Vdd的漏极、栅极和源极都接地；所有接地的漏极、栅极和源极都改接到Vdd(基片连接是周知的)，电路的任一实施例可转换成一个互补电路。这种变换需改变某些器件尺寸，以适应不同的器件参数。除了互补电路中的所有波形是相反的以外，所形成的电路仍以同样方式工作。
本发明参照图示实施例作了描述，但这种描述不能以限定的意义来解释。参照上述描述，对图示实施例以及本发明的其它实施例的各种修改，对本技术的技术人员是轻易而得的。因此，所附权利要求书将包括这种修改或属于本发明范围内的实施例。

Claims (24)

1.一种以允许有最小场效应器件沟道长度技术所制造的集成电路中所使用的脉冲发生电路，它包含：
具有源-漏极通道连接在第一电源电压和一内部节点之间的，其栅极连接到所述第一电源电压和第二电源电压之一的，还具有比所述最小场效应器件沟道长度更长的沟道长度的第一沟道型和第二沟道型之一的触发场效应器件；
在所述第一电源电压和输出节点间的负载电路；和
具有源-漏极通道连接在所述输出节点和所述第二电源电压之间的具有连接于所述内部节点的栅极的，且具有比所述最小场效应器件沟道长度为长的沟道长度的所述第二沟道型的第一检测器场效应器件。
2.如权利要求1所述的脉冲发生器电路，其特征在于，所述负载电路至少包含一个连接于所述第一电源电压和一输出节点间的第一电容器。
3.如权利要求1所述的脉冲发生器电路，其特征在于，所述负载电路至少包含一个连接于所述第一电源电压和一个输出节点间的第一电容器，而且所述的第一电容器是一个具有栅极连接到所述输出节点的和源极和漏极连接于所述第一电源电压的所述的第一沟道型的场效应器件。
4.如权利要求1所述的脉冲发生器电路，其特征在于，所述的负载电路至少包含一个具有源-漏极通道连接于所述第一电源电压和一输出节点间的，有栅极连接于所述内部节点的所述的第一沟道型的负载场效应器件。
5.如权利要求1所述的脉冲发生器电路，其特征在于，至少一个连接成二极管的场效应器件以源-漏极通道串联方式连接于所述的第一电源电压和所述的触发场效应器件的所述的源-漏通道之间。
6.如权利要求1所述脉冲发生器电路，其特征在于，具有源-漏极通道连接于所述内部节点和所述第二电源电压之间的、其栅极连接于所述第一电源电压和所述第二电源电压之一的，并具有比所述触发场效应器件的沟道长度更短的沟道长度的所述第二沟道型的下拉场效应器件。
7.如权利要求1所述脉冲产生器电路，其特征在于，具有源-漏极通道连接于所述内部节点和所述第二电源电压之间的、其栅极连接于所述第一电源电压和所述第二电源电压之一的所述第二沟道型的下拉场效应器件，并且所述下拉场效应器件有比所述触发场效应器件的沟道长度至少短20％的沟道长度。
8.如权利要求1所述脉冲发生器电路，其特征在于，一只第二电容器连接在所述内部节点和所述第二电源电压之间。
9.如权利要求1所述脉冲发生器电路，其特征在于，一只第二电容器连接在所述内部节点和所述第二电源电压之间，且所述第二电容器是一个栅极连接于所述内部节点的、并源极和漏极连接于所述第二电源电压的所述第二沟道型的场效应器件。
10.如权利要求1所述脉冲发生器电路，其特征在于，具有源-漏极通道连接于所述内部节点和所述第一电源电压和所述第二电源电压之一的、并栅极连接于所述输出节点的所述第一沟道型的反馈场效应器件。
11.如权利要求1所述脉冲发生器电路，其特征在于，所述第一沟道型是P型，而所述第二沟道型是N型。
12.如权利要求1所述脉冲发生器电路，其特征在于，所述第一沟道型是N型，而所述第二沟道型是P型。
13.如权利要求1所述脉冲发生器电路，其特征在于，所述触发场效应器件有比所述最小场效应器件的沟道长度至少长出50％的沟道长度。
14.如权利要求1所述脉冲发生器电路，其特征在于，所述第一检测器场效应器件有比所述最小场效应器件的沟道长度至少长50％的沟道长度。
15.一种检测电源上升的电路包含：
触发电路，它至少与第一电源电压和第二电源电压之一相接；
第一沟道型的负载晶体管具有连接于所述触发电路的输出的控制电极，并具有一端连接于所述第一电源电压、另一端连接于输出节点的源-漏极通道；和
第二沟道型的检测器晶体管具有连接于所述触发电路的输出的控制电极，并一端连接于所述第二电源电压、另一端连接于所述输出节点的源-漏极通道；
其中，所述负载晶体管的宽一长比选择得比所述检测器晶体管的宽-长比更大，这样当所述第一和第二电源之间的电压差较小时，使得所述负载晶体管在电源上升瞬时起始部分期间比所述检测器晶体管有更大的有用的亚阈值电流。
16.如权利要求15所述电路，其特征在于，第一电容器其一端连接到所述输出节点，而在另一端连接到所述第一电源电压。
17.如权利要求15所述电路，其特征在于，第一电容器其一端连接到所述输出节点，而在另一端连接到所述第一电源电压，并且所述第一电容器是一个其控制电极连接于所述输出节点的和源极和漏极连接于所述第一电源电压的所述第一沟道型晶体管。
18.如权利要求15所述电路，其特征在于，所述第一沟道型的反馈晶体管以源-漏极通道连接于所述第一电源电压和所述第一和第二晶体管的控制电极的至少一个之间，并且以控制电极连接于所述输出节点。
19.如权利要求15所述电路，其特征在于，所述触发电路包括一只源-漏极通道连接于所述第一电源电压和所述检测器晶体管和所述负载晶体管的至少一个所述控制电极之间的、其控制电极连接于所述第二电源电压的所述的第一沟道型的触发晶体管。
20.如权利要求15所述电路，其特征在于，所述触发电路至少包含一只源-漏极通道连接于所述第一电源电压和所述第一沟道型的触发晶体管间的连接成二极管的晶体管，并且还包含一只源-漏极通道连接于所述连成二极管的晶体管和所述检测器晶体管和所述负载晶体管的至少一个所述控制电极之间的、并控制电极连接于所述第二电源电压的所述触发晶体管。
21.如权利要求15所述电路，其特征在于，所述触发电路包含一只漏-源极通道连接于所述第二电源电压和所述检测器晶体管和所述负载晶体管的至少一个所述控制电极之间的、和控制栅极连接于所述第二电源电压的所述第二沟道型的下拉晶体管。
22.如权利要求15所述的电路，其特征在于，所述触发电路包含一个连接于所述第二电源电压和所述负载晶体管和所述检测器晶体管的至少一个控制栅极之间的第二电容器。
23.如权利要求15所述电路，其特征在于，所述触发电路包含一只连接于所述第二电源电压和所述负载晶体管和所述检测器晶体管的至少一个控制栅极之间的第二电容器，且所述第二电容器是一个具有源极和漏极与所述第二电源电压相连接的、其控制电极与所述负载晶体管和所述检测器晶体管的至少一个所述的控制电极相连接的所述第二沟道型的晶体管。
24.如权利要求15所述电路，其特征在于，所述触发电路包含一个连接于所述第一电源电压和所述负载和检测器晶体管的至少一个所述控制电极之间的导体。
CN90108060A 1989-10-02 1990-03-24 “电源上升”脉冲发生器电路 Expired - Fee Related CN1022076C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/415,944 US5030845A (en) 1989-10-02 1989-10-02 Power-up pulse generator circuit
USU.S.NO.415944 1989-10-02
US415944 1989-10-02

Publications (2)

Publication Number Publication Date
CN1052012A true CN1052012A (zh) 1991-06-05
CN1022076C CN1022076C (zh) 1993-09-08

Family

ID=23647874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90108060A Expired - Fee Related CN1022076C (zh) 1989-10-02 1990-03-24 “电源上升”脉冲发生器电路

Country Status (5)

Country Link
US (1) US5030845A (zh)
EP (1) EP0421124A3 (zh)
JP (1) JPH03192817A (zh)
KR (1) KR100188363B1 (zh)
CN (1) CN1022076C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521487B (zh) * 2008-02-28 2011-05-04 原景科技股份有限公司 音频功率放大器中的前置电路
CN114271031A (zh) * 2019-08-30 2022-04-01 株式会社三丰 用于高速计量成像的快速高功率脉冲式光源系统

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203867A (en) * 1989-10-02 1993-04-20 Texas Instruments Incorporated Method for generating power-up pulse
JP2563215B2 (ja) * 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置
JPH0474015A (ja) * 1990-07-13 1992-03-09 Mitsubishi Electric Corp 半導体集積回路装置
EP0525939A3 (en) * 1991-07-31 1993-07-07 Actel Corporation Methods for protecting outputs of low-voltage circuits from high programming voltages
US5243232A (en) * 1991-07-31 1993-09-07 Allen-Bradley Company, Inc. Start-up pulse suppression circuit for industrial controller output
DE4130981C2 (de) * 1991-09-18 1993-10-28 Telefunken Microelectron Verfahren zum Betrieb eines Zeitglieds
US5180926A (en) * 1991-11-26 1993-01-19 Sequoia Semiconductor, Inc. Power-on reset architecture
US5278458A (en) * 1991-12-13 1994-01-11 Texas Instruments Incorporated Threshold/voltage detection circuit
US5463335A (en) * 1992-10-30 1995-10-31 International Business Machines Corporation Power up detection circuits
JP3277410B2 (ja) * 1993-06-25 2002-04-22 ソニー株式会社 パワーオンリセット回路
KR0153603B1 (ko) * 1995-05-16 1998-12-15 김광호 반도체 장치의 파워-업 리세트신호 발생회로
US6003925A (en) * 1996-02-22 1999-12-21 Lear Donnelly Overhead Systems, L.L.C. Overhead console with drop-down door
FR2757712B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de controle de mise sous tension ou hors tension d'un circuit integre
US6259285B1 (en) * 1997-12-05 2001-07-10 Intel Corporation Method and apparatus for detecting supply power loss
JP5030336B2 (ja) * 2001-06-07 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6744291B2 (en) 2002-08-30 2004-06-01 Atmel Corporation Power-on reset circuit
KR100452333B1 (ko) * 2002-10-18 2004-10-12 삼성전자주식회사 파워 업 신호 발생기
US20050001660A1 (en) * 2003-06-26 2005-01-06 Amit Roy Power-on reset circuit
JP4172378B2 (ja) * 2003-11-14 2008-10-29 沖電気工業株式会社 パワーオンリセット回路
US7573691B2 (en) * 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
CN105811941B (zh) * 2016-04-08 2017-05-17 厦门新页微电子技术有限公司 一种上电复位电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895239A (en) * 1973-12-26 1975-07-15 Motorola Inc MOS power-on reset circuit
US4409501A (en) * 1981-07-20 1983-10-11 Motorola Inc. Power-on reset circuit
JPS58140649A (ja) * 1982-02-16 1983-08-20 Fujitsu Ltd 電圧検出回路
US4591745A (en) * 1984-01-16 1986-05-27 Itt Corporation Power-on reset pulse generator
US4594518A (en) * 1984-07-06 1986-06-10 Rca Corporation Voltage level sensing circuit
US4633107A (en) * 1984-11-20 1986-12-30 Harris Corporation CMOS power-up reset circuit for gate arrays and standard cells
GB8518692D0 (en) * 1985-07-24 1985-08-29 Gen Electric Co Plc Power-on reset circuit arrangements
IT1204808B (it) * 1986-02-18 1989-03-10 Sgs Microelettronica Spa Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori
US4746822A (en) * 1986-03-20 1988-05-24 Xilinx, Inc. CMOS power-on reset circuit
US4716322A (en) * 1986-03-25 1987-12-29 Texas Instruments Incorporated Power-up control circuit including a comparator, Schmitt trigger, and latch
USH497H (en) * 1987-01-14 1988-07-05 The United States Of America As Represented By The Secretary Of The Air Force Ratioed power on reset circuit
US4812679A (en) * 1987-11-09 1989-03-14 Motorola, Inc. Power-on reset circuit
US4888498A (en) * 1988-03-24 1989-12-19 Texas Instruments Incorporated Integrated-circuit power-up pulse generator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521487B (zh) * 2008-02-28 2011-05-04 原景科技股份有限公司 音频功率放大器中的前置电路
CN114271031A (zh) * 2019-08-30 2022-04-01 株式会社三丰 用于高速计量成像的快速高功率脉冲式光源系统

Also Published As

Publication number Publication date
CN1022076C (zh) 1993-09-08
EP0421124A2 (en) 1991-04-10
JPH03192817A (ja) 1991-08-22
EP0421124A3 (en) 1992-03-11
US5030845A (en) 1991-07-09
KR100188363B1 (ko) 1999-06-01
KR910008954A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
CN1022076C (zh) “电源上升”脉冲发生器电路
DE4122978C2 (de) Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung
US4365172A (en) High current static MOS driver circuit with low DC power dissipation
US4634904A (en) CMOS power-on reset circuit
JPH0249057B2 (zh)
EP0635837A2 (de) Ladungspumpe
JPS6435799A (en) Semiconductor integrated circuit
JPS6255238B2 (zh)
US4578694A (en) Inverter circuit provided with gate protection
JPH0265270A (ja) 高電圧動作用ｃｍｏｓ論理回路
US4489246A (en) Field effect transistor logic circuit having high operating speed and low power consumption
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
US4628215A (en) Drive circuit for substrate pump
Hsu et al. Hot-electron substrate-current generation during switching transients
CN1183677A (zh) 能容许5伏的输入/输出电路
KR920011001B1 (ko) 반도체 기억장치
KR100196609B1 (ko) 반도체 집적 회로 장치
CN1124687C (zh) 用于产生数字信号的电路装置
KR900001813B1 (ko) 슈미트 회로
US3683206A (en) Electrical storage element
EP0433696B1 (en) A circuit with hysteresis for power supply voltage detection
CN221507388U (zh) 负压检测电路、线性稳压器及芯片
KR900006192B1 (ko) 백 바이어스 전압 발생기
CN1446403A (zh) 漏电流减少的装置和电路及减少漏电流的方法
US6342806B1 (en) Structure of a floating gate of a MOS transistor and method of changing the threshold value thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee