CN105187065B - 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 - Google Patents
逐次逼近adc超低功耗电容阵列及其逻辑控制方法 Download PDFInfo
- Publication number
- CN105187065B CN105187065B CN201510423360.7A CN201510423360A CN105187065B CN 105187065 B CN105187065 B CN 105187065B CN 201510423360 A CN201510423360 A CN 201510423360A CN 105187065 B CN105187065 B CN 105187065B
- Authority
- CN
- China
- Prior art keywords
- switch
- capacitor array
- capacitor
- array
- logic control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 153
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005265 energy consumption Methods 0.000 claims abstract description 22
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims description 21
- 238000003491 array Methods 0.000 claims description 14
- 238000013459 approach Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 9
- 230000009471 action Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种逐次逼近ADC超低功耗电容阵列及其逻辑控制方法，属逐次逼近ADC的超低功耗设计技术领域，包括二进制电容阵列和开关阵列、基准(Vref、Vcm＝Vref/2及Gnd＝0)以及结合电容上极板采样、开关控制时序初始化、寄生电容功耗减小以及电容单调切换的新型逻辑控制方式，本发明公开的电容阵列平均能耗仅为传统电荷再分配结构的1.2％，具有结构简单、功耗低、面积小等优点。将本发明应用于逐次逼近ADC，可显著降低功耗，而且在同等转换精度下，本发明电容阵列规模的减小还有利于提高A/D转换速率。
Description
技术领域
本发明属于集成电路技术领域，尤其涉及一种用于逐次逼近ADC的超低功耗电容阵列及其逻辑控制方法。
背景技术
以电容阵列为主体结构的电荷再分配型逐次逼近(SAR)ADC凭借其低功耗优势获得了广泛应用，随着CMOS集成电路设计技术的进步及工艺特征尺寸的减小，SoC规模越来越大，尤其在神经信号记录(EEG、ECOG等)植入式生物电子学系统中，嵌入其中的ADC需要具备超低功耗、小型化的特点，传统的电荷再分配型SAR ADC电容阵列的规模随ADC位数呈指数倍增长，不利于面积、功耗以及速度优化。图1所示的是传统N-bit全差分电荷再分配型SARADC结构，其电容阵列共包括2N+1个单位电容。一方面，受匹配精度以及噪声性能的约束，不仅电路面积较大，工艺成本高，而且电容阵列的动态功耗较大；另一方面，大规模的电容阵列，致使SAR ADC的输入电容较大，不仅影响ADC采样速率的提高，而且要求模拟前端(AFE)电路具有较强的驱动能力，影响AFE电路以及整个SoC的低功耗优化。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供一种逐次逼近ADC超低功耗电容阵列及其逻辑控制方法，其具有超低功耗、小型化电容阵列及逻辑控制方式，能显著降低SAR ADC的功耗，减小芯片面积，节省成本，同时能提高电容阵列匹配性设计的灵活性。
本发明的目的是通过以下技术方案来实现的：
本发明的逐次逼近ADC超低功耗电容阵列，包括两组分别连接在比较器的两输入端的(N-2)-bit二进制电容阵列，每组(N-2)-bit二进制电容阵列通过开关阵列连接电压基准Vref，Vcm，Gnd；每组(N-2)-bit二进制电容阵列由电容C0、C1、C2、……CN-2连接组成，其中N为自然数；第一组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vip，各电容的另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；第二组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vin，另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；比较器的输出端连接逐次逼近逻辑控制单元SAR Logic，根据比较器的输出，所述逐次逼近逻辑控制单元SAR Logic在时钟信号clk和soc的作用下实现对电容阵列开关的逻辑控制，并产生ADC的数字输出B0-BN-1。
进一步，以上C0＝C1，Ci＝2Ci-1，i＝1～N-2。
进一步，与第一组(N-2)-bit二进制电容阵列连接的开关阵列为第一开关阵列，第一开关阵列由开关S0p、S1p、S2p、……S(N-2)p组成。
进一步，与第二组(N-2)-bit二进制电容阵列连接的开关阵列为第二开关阵列，第二开关阵列由开关S0n、S1n、S2n、……S(N-2)n组成。
本发明还提出一种上述逐次逼近ADC超低功耗电容阵列的逻辑控制方法：
(1)在采样阶段，采取开关阵列时序初始化技术，S(N-2)n＝S(N-2)p＝“1”，S(N-3)n＝S(N-4)n＝……S1n＝S0n＝“0”，S(N-3)p＝S(N-4)p＝……S1p＝S0p＝“0”，根据BN-1的结果改变S(N-2)(S(N-2)n或者S(N-2)p)的值，输出较大的电容阵列所对应的最高位开关的控制信号S(N-2)由“1”接至“0”，进而再次比较电容阵列输出的大小，产生第二位数字输出BN-2；“1”和“0”分别代表相应开关将其所对应的电容连接至Vref和Gnd；
(2)通过采用上极板采样以及开关阵列逻辑时序初始化技术，在产生最高位和第二位数字输出的过程中不需要基准提供能耗；在产生第三位数字输出BN-3时，若为上跳变，电容阵列开关控制信号由“100……0”变为“11/21/2……1/2”，能耗为-CN-2Vref 2/2；若为下跳变，电容阵列开关控制信号由“100……0”变为“1/200……0”，能耗也为-CN-2Vref 2/2；“1/2”代表相应开关将其所对应的电容连接至Vcm，Vcm＝Vref/2。
进一步，以上方法中，在产生前三位的数字输出BN-1-BN-3之后，在后续的转换过程中电容阵列采取单调切换逻辑控制方式，每个时钟周期内仅有一个电容发生连接关系的变化。
进一步，以上根据第二位数字输出BN-2的不同，电容阵列的共模输出电平的变化呈现两种趋势：
1)若BN-2输出逻辑1，电容阵列需要发生上跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/2；
2)若BN-2输出逻辑0，电容阵列需要发生下跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/4。
本发明具有以下有益效果：
本发明提供的电容阵列结构具有明显的优势，电容阵列规模和开关数目仅为传统电荷再分配结构的25％和38.5％，在不考虑寄生电容能耗的情况下，电容阵列能耗仅为传统结构的1.2％，在考虑寄生电容能耗的情况下，以Cpt＝0.1Ctot,Cpb＝0.15C为例，本发明提供的电容阵列的能耗仅为传统电荷再分配结构的1.4％。
附图说明
图1为传统电荷再分配型SAR ADC结构；
图2为本发明的新型SAR ADC结构；
图3为本发明的4-bit A/D转换实施例；
a，最高两位数字输出的产生，
b，最低两位数字输出的产生；
图4为本发明实施例中逻辑控制方式对转换波形的改善；
图5为本发明实施例中逻辑控制方式对寄生电容功耗的改善；
图6为本发明10-bit实施例和传统电荷再分配结构的能耗曲线；
具体实施方式
本发明首先提出逐次逼近ADC超低功耗电容阵列：包括两组分别连接在比较器的两输入端的(N-2)-bit二进制电容阵列，每组(N-2)-bit二进制电容阵列通过开关阵列连接电压基准Vref，Vcm，Gnd；每组(N-2)-bit二进制电容阵列由电容C0、C1、C2、……CN-2连接组成，其中N为自然数；第一组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vip，各电容的另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；第二组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vin，另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；比较器的输出端连接逐次逼近逻辑控制单元SAR Logic，根据比较器的输出，所述逐次逼近逻辑控制单元SAR Logic在时钟信号clk和soc的作用下实现对电容阵列开关的逻辑控制，并产生ADC的数字输出B0-BN-1。
其中以上C0＝C1，Ci＝2Ci-1，i＝1～N-2。与第一组(N-2)-bit二进制电容阵列连接的开关阵列为第一开关阵列，第一开关阵列由开关S0p、S1p、S2p、……S(N-2)p组成。与第二组(N-2)-bit二进制电容阵列连接的开关阵列为第二开关阵列，第二开关阵列由开关S0n、S1n、S2n、……S(N-2)n组成。
基于以上逐次逼近ADC超低功耗电容阵列的逻辑控制方法如下：
(1)在采样阶段，采取开关阵列时序初始化技术，S(N-2)n＝S(N-2)p＝“1”，S(N-3)n＝S(N-4)n＝……S1n＝S0n＝“0”，S(N-3)p＝S(N-4)p＝……S1p＝S0p＝“0”，根据BN-1的结果改变S(N-2)(S(N-2)n或者S(N-2)p)的值，输出较大的电容阵列所对应的最高位开关的控制信号S(N-2)由“1”接至“0”，进而再次比较电容阵列输出的大小，产生第二位数字输出BN-2；“1”和“0”分别代表相应开关将其所对应的电容连接至Vref和Gnd；
(2)通过采用上极板采样以及开关阵列逻辑时序初始化技术，在产生最高位和第二位数字输出的过程中不需要基准提供能耗；在产生第三位数字输出BN-3时，若为上跳变，电容阵列开关控制信号由“100……0”变为“11/21/2……1/2”，能耗为-CN-2Vref 2/2；若为下跳变，电容阵列开关控制信号由“100……0”变为“1/200……0”，能耗也为-CN-2Vref 2/2；“1/2”代表相应开关将其所对应的电容连接至Vcm，Vcm＝Vref/2。
以上方法中：在产生前三位的数字输出BN-1-BN-3之后，在后续的转换过程中电容阵列采取单调切换逻辑控制方式，每个时钟周期内仅有一个电容发生连接关系的变化。根据第二位数字输出BN-2的不同，电容阵列的共模输出电平的变化呈现两种趋势：
1)若BN-2输出逻辑1，电容阵列需要发生上跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/2；
2)若BN-2输出逻辑0，电容阵列需要发生下跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/4。
下面结合附图和实施例对本发明做进一步详细描述：
实施例
本实施例的逐次逼近ADC超低功耗电容阵列如图2所示：包括两组分别连接在比较器的两输入端的(N-2)-bit二进制电容阵列，每组(N-2)-bit二进制电容阵列通过开关阵列连接电压基准Vref，Vcm，Gnd；每组(N-2)-bit二进制电容阵列由电容C0、C1、C2、……CN-2连接组成，其中N为自然数；第一组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vip，各电容的另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；第二组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vin，另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；比较器的输出端连接逐次逼近逻辑控制单元SAR Logic，根据比较器的输出，所述SAR Logic在时钟信号clk和soc的作用下实现对电容阵列开关的逻辑控制，并产生ADC的数字输出B0-BN-1。。
其中C0＝C1，Ci＝2Ci-1，i＝1～N-2；基准电压Vcm＝Vref/2。与第一组(N-2)-bit二进制电容阵列连接的开关阵列为第一开关阵列，第一开关阵列由开关S0p、S1p、S2p、……S(N-2)p组成。与第二组(N-2)-bit二进制电容阵列连接的开关阵列为第二开关阵列，第二开关阵列由开关S0n、S1n、S2n、……S(N-2)n组成。
在上述差分电容阵列结构中，采取电容上极板采样，采样结束后，通过比较器比较Vip和Vin的大小直接产生最高位的输出BN-1，该过程不消耗能耗，而且由于最高位在采样结束后直接产生，减小了电容阵列的规模，进而减小了功耗、芯片面积及成本。
在上述差分电容阵列结构中，在采样阶段，采取开关阵列时序初始化技术，S(N-2)n＝S(N-2)p＝“1”，S(N-3)n＝S(N-4)n＝……S1n＝S0n＝“0”，S(N-3)p＝S(N-4)p＝……S1p＝S0p＝“0”，根据BN-1的结果改变S(N-2)(S(N-2)n或者S(N-2)p)的值，输出较大的电容阵列所对应的最高位开关的控制信号(S(N-2)n或者S(N-2)p)由“1”接至“0”，如图3a所示，进而再次比较电容阵列输出的大小，产生第二位数字输出BN-2，该过程也不消耗能耗。
在上述电容阵列结构中，通过采用上极板采样以及开关阵列逻辑时序初始化技术，在产生最高位和第二位数字输出的过程中不需要基准提供能耗。此外，在产生第三位数字输出BN-3时，若为上跳变(up-transition)，电容阵列开关控制信号由“100……0”变为“11/21/2……1/2”，能耗为-CN-2Vref 2/2；若为下跳变(down-transition)，电容阵列开关控制信号由“100……0”变为“1/200……0”，能耗也为-CN-2Vref 2/2。通过采用此新型逻辑控制方式，第三位数字输出BN-3的产生也不需要基准提供能耗。图3给出了本发明4-bit实施例的具体转换过程以及相应的能量损耗。
在上述电容阵列结构中，在产生前三位的数字输出(BN-1-BN-3)之后，在后续的转换过程中电容阵列采取单调切换逻辑控制方式，每个时钟周期内仅有一个电容发生连接关系的变化，不仅简化了逻辑控制时序，还降低了功耗。
在上述电容阵列结构中，根据第二位数字输出BN-2的不同，电容阵列的共模输出电平的变化呈现两种趋势：1)若BN-2为逻辑1，电容阵列需要发生上跳变(如图3中A和D所示)以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/2；2)若BN-2为逻辑0，电容阵列需要发生下跳变(如图3中B和C所示)以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/4。图4比较了本发明4-bit实施例与传统单调切换模式的电容阵列输出波形，相比传统的单调切换模式，本发明提供的电容阵列的共模输出(即：比较器的共模输入)电平变化范围显著减小，能够有效减小由于比较器共模电平变化引起的输入失调误差，利于比较器的低功耗优化设计。
在上述电容阵列结构中，所采取的新型逻辑控制方式能够有效减小由寄生电容导致的额外功耗，图5给出了4-bit发明实施例的示意图。电容的上下极板与衬底(“0”)之间都存在寄生电容，其中，下极板和衬底之间的寄生电容通过开关直接与基准相连，在电容切换过程中，寄生电容的充放电会消耗额外的能量，其中，最高位电容CN-2权重最大，其寄生电容耗能最多，通过优化电容阵列开关的逻辑时序，在不增加逻辑复杂度的前提下，保证了在整个A/D转换过程中，最高位电容CN-2仅发生单调下跳变(“1”→“0”或“1”→“1/2”)，避免了对其寄生电容(2Cpb)的重复充电，从而有效减小了寄生电容的功耗。
在图1所示的传统电荷再分配型SAR ADC结构中，采取电容下极板采样以及传统的逐次逼近方式，C0、C1、C2、……CN-1组成二进制电容阵列，C0＝C1，Ci＝2Ci-1，i＝1～N-1；Sip、Sin(i＝0～N-1)为电容阵列开关；Vip和Vin为差分输入信号；Vref为电压基准。整个电容阵列不仅规模较大，面积、功耗以及工艺成本较高，而且大规模的电容阵列致使SAR ADC的输入电容较大，导致整体工作速度受限。
表1 本发明和传统电荷再分配结构的比较(10-bit ADC)
上表中以10-bit ADC为例，在电容阵列规模、开关数目以及电容阵列能耗方面对本发明和传统电荷再分配结构进行了比较，其中，Cpt表示整个电容阵列的上极板对衬底的寄生电容之和，Cpb表示单位电容的下极板对衬底的寄生电容，Ctot表示整个电容阵列的总电容值。本发明提供的电容阵列结构具有明显的优势，电容阵列规模和开关数目仅为传统电荷再分配结构的25％和38.5％，在不考虑寄生电容能耗的情况下，电容阵列能耗仅为传统结构的1.2％，在考虑寄生电容能耗的情况下，以Cpt＝0.1Ctot,Cpb＝0.15C为例，本发明提供的电容阵列的能耗仅为传统电荷再分配结构的1.4％。具体可参见图6。
Claims (6)
1.一种逐次逼近ADC超低功耗电容阵列的逻辑控制方法，其特征在于：
(1)在采样阶段，采取开关阵列时序初始化技术，S(N-2)n＝S(N-2)p＝“1”，S(N-3)n＝S(N-4)n＝……S1n＝S0n＝“0”，S(N-3)p＝S(N-4)p＝……S1p＝S0p＝“0”，根据BN-1的结果改变S(N-2)(S(N-2)n或者S(N-2)p)的值，输出较大的电容阵列所对应的最高位开关的控制信号S(N-2)由“1”接至“0”，进而再次比较电容阵列输出的大小，产生第二位数字输出BN-2；“1”和“0”分别代表相应开关将其所对应的电容连接至Vref和Gnd；
(2)通过采用上极板采样以及开关阵列逻辑时序初始化技术，在产生最高位和第二位数字输出的过程中不需要基准提供能耗；在产生第三位数字输出BN-3时，若为上跳变，电容阵列开关控制信号由“1 0 0……0”变为“1 1/2 1/2……1/2”，能耗为若为下跳变，电容阵列开关控制信号由“1 0 0……0”变为“1/2 0 0……0”，能耗也为“1/2”代表相应开关将其所对应的电容连接至Vcm，Vcm＝Vref/2；
用于一种逐次逼近ADC超低功耗电容阵列，所述逐次逼近ADC超低功耗电容阵列包括两组分别连接在比较器的两输入端的(N-2)-bit二进制电容阵列，每组(N-2)-bit二进制电容阵列通过开关阵列连接电压基准Vref，Vcm，Gnd；每组(N-2)-bit二进制电容阵列由电容C0、C1、C2、……CN-2连接组成，其中N为自然数；第一组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vip，各电容的另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；第二组(N-2)-bit二进制电容阵列的电容C0、C1、C2、……CN-2的一端分别连接差分输入信号Vin，另一端分别通过开关阵列中的开关连接至电压基准Vref，Vcm，Gnd；比较器的输出端连接逐次逼近逻辑控制单元SAR Logic，根据比较器的输出，所述逐次逼近逻辑控制单元SAR Logic在时钟信号clk和soc的作用下实现对电容阵列开关的逻辑控制，并产生ADC的数字输出B0-BN-1。
2.根据权利要求1所述的逻辑控制方法，其特征在于，在产生前三位的数字输出BN-1-BN-3之后，在后续的转换过程中电容阵列采取单调切换逻辑控制方式，每个时钟周期内仅有一个电容发生连接关系的变化。
3.根据权利要求1所述的逻辑控制方法，其特征在于，根据第二位数字输出BN-2的不同，电容阵列的共模输出电平的变化呈现两种趋势：
1)若BN-2输出逻辑1，电容阵列需要发生上跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/2；
2)若BN-2输出逻辑0，电容阵列需要发生下跳变以产生第三位输出BN-3，电容阵列共模输出电平在逐次逼近过程中逐渐逼近Vref/4。
4.根据权利要求1所述的逻辑控制方法，其特征在于，C0＝C1，Ci＝2Ci-1，i＝1～N-2。
5.根据权利要求1所述的逻辑控制方法，其特征在于，与第一组(N-2)-bit二进制电容阵列连接的开关阵列为第一开关阵列，第一开关阵列由开关S0p、S1p、S2p、……S(N-2)p组成。
6.根据权利要求1所述的逻辑控制方法，其特征在于，与第二组(N-2)-bit二进制电容阵列连接的开关阵列为第二开关阵列，第二开关阵列由开关S0n、S1n、S2n、……S(N-2)n组成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510423360.7A CN105187065B (zh) | 2015-07-17 | 2015-07-17 | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510423360.7A CN105187065B (zh) | 2015-07-17 | 2015-07-17 | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105187065A CN105187065A (zh) | 2015-12-23 |
| CN105187065B true CN105187065B (zh) | 2018-11-30 |
Family
ID=54908954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510423360.7A Active CN105187065B (zh) | 2015-07-17 | 2015-07-17 | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105187065B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105978571B (zh) * | 2016-04-28 | 2019-07-05 | 四川和芯微电子股份有限公司 | 适用于单、双端输入的逐次逼近模数转换器 |
| CN107968656B (zh) * | 2016-10-20 | 2021-08-20 | 国民技术股份有限公司 | 一种逐次逼近型模拟数字转换器及其应用切换方法 |
| CN106549669A (zh) * | 2016-12-06 | 2017-03-29 | 南京邮电大学 | 一种基于单调性电容开关的模数转换器 |
| CN106685420B (zh) * | 2016-12-15 | 2018-05-15 | 西安邮电大学 | 一种逐次逼近adc电容阵列的低功耗高线性度切换方法 |
| CN106972859B (zh) * | 2017-02-24 | 2019-12-13 | 浙江大学 | 一种低功耗逐次逼近型模数转换器 |
| CN107835021B (zh) * | 2017-11-24 | 2020-10-27 | 西安交通大学 | 一种可变延时异步时序控制电路及控制方法 |
| CN107888190B (zh) * | 2017-12-01 | 2020-09-25 | 西安电子科技大学 | 基于非对称型差分电容阵列的逐次逼近型模数转换器 |
| CN108631777A (zh) * | 2018-05-10 | 2018-10-09 | 北京华大九天软件有限公司 | 一种适用于低功耗模数转换器的时序控制电路 |
| CN108649956A (zh) * | 2018-05-15 | 2018-10-12 | 西安电子科技大学 | 一种基于非对称型差分电容阵列的逐次逼近型模数转换器 |
| CN112039528B (zh) * | 2020-07-22 | 2022-11-29 | 重庆中易智芯科技有限责任公司 | 一种逐次逼近模数转换器中的电容阵列逻辑控制方法 |
| CN112968704B (zh) * | 2021-02-03 | 2022-07-29 | 电子科技大学 | 基于暂态电容切换方式的逐次逼近型模数转换器量化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103595412A (zh) * | 2013-10-15 | 2014-02-19 | 西安邮电大学 | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 |
| CN104124972A (zh) * | 2014-08-08 | 2014-10-29 | 西安电子科技大学 | 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101140349B1 (ko) * | 2008-09-16 | 2012-05-03 | 한국전자통신연구원 | 다단 연속 근사 레지스터 아날로그 디지털 변환기 |
-
2015
- 2015-07-17 CN CN201510423360.7A patent/CN105187065B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103595412A (zh) * | 2013-10-15 | 2014-02-19 | 西安邮电大学 | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 |
| CN104124972A (zh) * | 2014-08-08 | 2014-10-29 | 西安电子科技大学 | 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器 |
Non-Patent Citations (1)
| Title |
|---|
| 基于终端电容复用开关策略的11位逐次逼近型ADC的研究与设计;秦琳;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120715;第I135-574页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105187065A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105187065B (zh) | 逐次逼近adc超低功耗电容阵列及其逻辑控制方法 | |
| CN102386923B (zh) | 异步逐次逼近模数转换器及转换方法 | |
| CN105391451B (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
| CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
| CN103595412B (zh) | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 | |
| CN105897272B (zh) | 逐步逼近式模拟数字转换器及其控制方法 | |
| Wei et al. | A 0.024 mm 2 8b 400MS/s SAR ADC with 2b/cycle and resistive DAC in 65nm CMOS | |
| CN106301364B (zh) | 一种逐次逼近型模数转换器结构及其低功耗开关方法 | |
| CN105007079B (zh) | 逐次逼近型模数转换器的全差分增量采样方法 | |
| CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
| CN104967451A (zh) | 逐次逼近型模数转换器 | |
| CN109039332A (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
| CN111371457B (zh) | 一种模数转换器及应用于sar adc的三电平开关方法 | |
| CN103178855B (zh) | 应用于高精度逐次逼近模数转换器的三段式电容阵列结构 | |
| CN108832928B (zh) | 一种sar adc电容阵列的共模电压校正电路及其校正方法 | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN214756299U (zh) | 一种12位差分sar adc | |
| CN106603077A (zh) | 一种逐次逼近全差分模数转换器及其工作流程 | |
| CN107888190A (zh) | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
| CN207782773U (zh) | 一种逐次逼近型模数转换器 | |
| CN106972860B (zh) | 一种逐次逼近型模数转换器及其开关方法 | |
| CN108809314A (zh) | 优化电容阵列面积的sar adc比较电路及其开关控制方法 | |
| CN106685420B (zh) | 一种逐次逼近adc电容阵列的低功耗高线性度切换方法 | |
| CN103152048B (zh) | 一种差分输入逐次逼近型模数转换方法 | |
| CN106656192A (zh) | 基于栅压自举电路和分段全电容阵列的adc芯片电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |