CN105185710A - 一种mos晶体管轻掺杂漏区的形成方法 - Google Patents
一种mos晶体管轻掺杂漏区的形成方法 Download PDFInfo
- Publication number
- CN105185710A CN105185710A CN201410247195.XA CN201410247195A CN105185710A CN 105185710 A CN105185710 A CN 105185710A CN 201410247195 A CN201410247195 A CN 201410247195A CN 105185710 A CN105185710 A CN 105185710A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- lightly doped
- doped drain
- layer
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS晶体管轻掺杂漏区的形成方法,包括:在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层;在所述氮化硅层或二氧化硅层上涂光刻胶,经过曝光和显影后形成光刻胶图形;以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入,形成源漏区;腐蚀所述氮化硅层或二氧化硅层,并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入,形成轻掺杂漏区。该方法通过对工艺流程的优化,先生长氮化硅层(或二氧化硅层)形成侧墙,然后进行源漏极的光刻、离子注入,形成源漏极;再去除氮化硅(或二氧化硅层),进行轻掺杂漏极的制作,省去了一层光刻,提高了工作效率,节约了成本。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域,特别涉及一种MOS晶体管轻掺杂漏区的形成方法。
背景技术
半导体集成电路芯片的工艺制作利用批量处理技术,在同一硅衬底形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展,芯片的集成度越来越高,元器件的尺寸越来越小,器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。
金属-氧化物-半导体场效应晶体管(MOSFET,通常简称为MOS晶体管),当工作在饱和区时其部分沟道被夹断,流过夹断区的载流子被大电场加快到很高的速度,形成所谓的热载流子;一些热载流子与晶格发生撞击后弹出沟道,其中一部分进入衬底形成衬底电流,另一部分进入栅氧化层;如果MOS晶体管继续工作,热载流子会引起其阈值电压逐渐偏移;这就是MOS晶体管的热载流子效应。
对于短沟道晶体管,尤其容易受热载流子的影响。对于特征尺寸小于或等于1.2微米的集成电路(包括CMOS、BiCMOS和BCD集成电路,这些集成电路由N型MOS晶体管(NMOS晶体管)、P型MOS晶体管(PMOS晶体管)和其它半导体元件组成),其最小沟道长度小于或等于1.2微米,容易受热载流子效应的影响,通常都采用轻掺杂漏区(LDD)结构避免这一问题。
在MOS晶体管的制造中,轻掺杂漏极(LDD,Light-DopedDrain)的形成,通常情况是利用侧墙前的光刻、注入来完成,后续的源漏极的制作,需要再进行一次光刻和注入,但现有技术中MOS晶体管轻掺杂漏极的制造方法工艺步骤繁琐。
发明内容
本发明的目的在于提供一种MOS晶体管轻掺杂漏区的形成方法,优化了制作工艺,提高了工作效率,节约了成本。
为了达到上述目的,本发明实施例提供一种MOS晶体管轻掺杂漏区的形成方法,包括:
在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层;
在所述氮化硅层或二氧化硅层上涂光刻胶,经过曝光和显影后形成光刻胶图形;
以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入,形成源漏区;
腐蚀所述氮化硅层或二氧化硅层,并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入,形成轻掺杂漏区。
其中,所述氮化硅层的生长温度为700至900℃之间,厚度为0.1至0.5um之间;所述二氧化硅层的生长温度为600至800℃之间,厚度为0.1至0.5um之间。
其中,所述源漏区注入的离子为磷离子,剂量为1.0E15至1.0E16个/cm2,能量为100KEV至200KEV。
其中,所述轻掺杂漏区注入离子是磷离子,剂量为1.0E13至5.0E14个/cm,能量为50KEV至150KEV。
其中,腐蚀所述氮化硅层使用浓磷酸,腐蚀所述二氧化硅层使用氢氟酸。
其中,形成所述轻掺杂漏区后还包括:
将所述MOS晶体管进行去除光刻胶处理,并清洗。
其中,形成多晶硅栅极的步骤具体包括:
在MOS晶体管的场区形成场氧化层;
在MOS晶体管的有源区形成栅氧化层;
在所述栅氧化层上形成多晶硅层;
在所述多晶硅层上涂光刻胶,并对所述多晶硅层进行曝光和显影,以显影后的光刻胶图形为掩膜,刻蚀多晶硅,形成多晶硅栅极;
对所述MOS晶体管进行去除光刻胶处理,并清洗。
其中,所述栅氧化层的生长温度为900℃至1100℃之间,所述栅氧化层的厚度为0.01um至0.20um之间。
其中,所述多晶硅层的生长温度为500℃至700℃之间,所述多晶硅层的厚度为0.1um至0.8um之间。
本发明的上述技术方案至少具有如下有益效果:
本发明实施例的MOS晶体管轻掺杂漏区的形成方法中,通过对工艺流程的优化,先生长氮化硅层(或二氧化硅层)形成侧墙,然后进行源漏极的光刻、离子注入,形成源漏极;再去除氮化硅(或二氧化硅层),进行轻掺杂漏极的制作,省去了一层光刻,提高了工作效率,节约了成本。
附图说明
图1表示本发明实施例的MOS晶体管轻掺杂漏区的形成方法的基本步骤示意图;
图2表示本发明实施例的MOS晶体管的多晶硅栅极的形成步骤示意图;
图3表示本发明实施例的MOS晶体管的场氧化层的结构示意图;
图4表示本发明实施例的MOS晶体管的栅氧化层的结构示意图;
图5表示本发明实施例的MOS晶体管的多晶硅层的结构示意图;
图6表示本发明实施例的MOS晶体管的氮化硅层的结构示意图;
图7表示本发明实施例的MOS晶体管的源漏区的离子注入示意图;
图8表示本发明实施例的MOS晶体管的去除氮化硅层后的示意图;
图9表示本发明实施例的MOS晶体管的轻掺杂漏区的离子注入示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明针对现有技术中MOS晶体管的轻掺杂漏区的制作工艺复杂的问题,提供一种MOS晶体管轻掺杂漏区的形成方法,通过对工艺流程的优化,先生长氮化硅层(或二氧化硅层)形成侧墙,然后进行源漏极的光刻、离子注入,形成源漏极;再去除氮化硅(或二氧化硅层),进行轻掺杂漏极的制作,省去了一层光刻,提高了工作效率,节约了成本。
如图1所示,本发明实施例提供一种MOS晶体管轻掺杂漏区的形成方法,包括:
步骤1,在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层;
步骤2,在所述氮化硅层或二氧化硅层上涂光刻胶,经过曝光和显影后形成光刻胶图形;
步骤3,以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入,形成源漏区;
步骤4,腐蚀所述氮化硅层或二氧化硅层,并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入,形成轻掺杂漏区。
本发明的上述实施例中,步骤1中氮化硅层或二氧化硅层为绝缘层,一般采用低压化学气相淀积的方式,其中,淀积专指薄膜形成的过程中,并不消耗硅晶圆片或衬底材质本身。
步骤2中根据上述光刻胶层的性质,对光刻胶层进行曝光及显影,得到图案化的光刻胶掩膜。其中曝光是指经光源作用将原始底片上的图案转移到底板上;显影是指通过适当溶剂处理,将未发生光聚合反应的光刻胶层部分冲掉。目前,光刻胶可分为正胶和负胶两种。负胶为曝光区发生交联反应,使得这种材料的物理性能,特别是溶解性、亲合性等发生明显变化,则非曝光的地方经适当的溶剂处理后被去除,即可得到所需图像;正胶则与负胶相反,曝光的地方可以通过显影液去除,得到所需的图像。
本发明的上述实施例中,所述氮化硅层的生长温度为700至900℃之间,厚度为0.1至0.5um之间;所述二氧化硅层的生长温度为600至800℃之间,厚度为0.1至0.5um之间。
进一步的,本发明的上述实施例中,所述源漏区注入的离子为磷离子,剂量为1.0E15至1.0E16个/cm2,能量为100KEV至200KEV。
进一步的,本发明的上述实施例中,所述轻掺杂漏区注入离子是磷离子,剂量为1.0E13至5.0E14个/cm,能量为50KEV至150KEV。
优选的,本发明的上述实施例中,腐蚀所述氮化硅层使用浓磷酸,腐蚀所述二氧化硅层使用氢氟酸。
需要说明的是,上述实施例仅为本发明的较佳实施例,不用于限制本发明的范围。
本发明的另一实施例中,形成所述轻掺杂漏区后还包括:
将所述MOS晶体管进行去除光刻胶处理,并清洗。
本发明的又一实施例中,如图2所示,形成多晶硅栅极的步骤具体包括:
步骤101,在MOS晶体管的场区形成场氧化层;
步骤102,在MOS晶体管的有源区形成栅氧化层;
步骤103,在所述栅氧化层上形成多晶硅层;
步骤104,在所述多晶硅层上涂光刻胶,并对所述多晶硅层进行曝光和显影,以显影后的光刻胶图形为掩膜,刻蚀多晶硅,形成多晶硅栅极;
步骤105,对所述MOS晶体管进行去除光刻胶处理,并清洗。
其中,本发明的上述实施例中,所述栅氧化层的生长温度为900℃至1100℃之间,所述栅氧化层的厚度为0.01um至0.20um之间。
进一步的,本发明的上述实施例中,所述多晶硅层的生长温度为500℃至700℃之间,所述多晶硅层的厚度为0.1um至0.8um之间。
本发明实施例中,多晶硅栅极的形成过程仅为较佳的实施例的,其他能够形成多晶硅栅极的方法在本发明实施例中均适用,且均能达到相同或相似的有益效果。
下面结合图3至图9具体描述本发明实施例的MOS晶体管轻掺杂漏区的形成过程(假设为N型衬底):
如图3所示,在N型衬底的场区场氧化层;
如图4所示,在N型衬底的有源区制作栅氧化层,其中,栅氧化层的生长温度约900℃至1100℃,且栅氧化层的厚度约为0.01um至0.20um;
如图5所示,多晶硅层的生长、光刻及刻蚀,其中,多晶硅层生长温度500~700℃,厚度为0.1~0.8um;
如图6所示,采用低压化学气相淀积的方式淀积氮化硅层或者二氧化硅层,其中,氮化硅层的生长温度为700至900℃,厚度为0.1至0.5um,二氧化硅层的生长温度为600至800℃,厚度为0.1至0.5um;
如图7所示,进行源漏区的光刻及离子注入,其中,N+注入离子为磷离子。剂量1.0E15~1.0E16个/cm2。能量为100KEV~200KEV;
如图8所示,氮化硅层(或者二氧化硅层)的腐蚀,其中,采用浓磷酸腐蚀掉氮化硅,如果膜层是二氧化硅层,就采用氢氟酸腐蚀;
如图9所示,进行轻掺杂漏区的离子注入,其中N-注入离子是磷离子,剂量1.0E13~5.0E14个/cm,能量为50KEV~150KEV。
本发明上述实施例中,通过对工艺流程的优化,先生长氮化硅层(或二氧化硅层)形成侧墙,然后进行源漏极的光刻、离子注入,形成源漏极;再去除氮化硅(或二氧化硅层),进行轻掺杂漏极的制作,省去了一层光刻,提高了工作效率,节约了成本。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种MOS晶体管轻掺杂漏区的形成方法,其特征在于,包括:
在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层;
在所述氮化硅层或二氧化硅层上涂光刻胶,经过曝光和显影后形成光刻胶图形;
以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入,形成源漏区;
腐蚀所述氮化硅层或二氧化硅层,并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入,形成轻掺杂漏区。
2.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述氮化硅层的生长温度为700至900℃之间,厚度为0.1至0.5um之间;所述二氧化硅层的生长温度为600至800℃之间,厚度为0.1至0.5um之间。
3.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述源漏区注入的离子为磷离子,剂量为1.0E15至1.0E16个/cm2,能量为100KEV至200KEV。
4.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述轻掺杂漏区注入离子是磷离子,剂量为1.0E13至5.0E14个/cm,能量为50KEV至150KEV。
5.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,腐蚀所述氮化硅层使用浓磷酸,腐蚀所述二氧化硅层使用氢氟酸。
6.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,形成所述轻掺杂漏区后还包括:
将所述MOS晶体管进行去除光刻胶处理,并清洗。
7.根据权利要求1所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,形成多晶硅栅极的步骤具体包括:
在MOS晶体管的场区形成场氧化层;
在MOS晶体管的有源区形成栅氧化层;
在所述栅氧化层上形成多晶硅层;
在所述多晶硅层上涂光刻胶,并对所述多晶硅层进行曝光和显影,以显影后的光刻胶图形为掩膜,刻蚀多晶硅,形成多晶硅栅极;
对所述MOS晶体管进行去除光刻胶处理,并清洗。
8.根据权利要求7所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述栅氧化层的生长温度为900℃至1100℃之间,所述栅氧化层的厚度为0.01um至0.20um之间。
9.根据权利要求7所述的MOS晶体管轻掺杂漏区的形成方法,其特征在于,所述多晶硅层的生长温度为500℃至700℃之间,所述多晶硅层的厚度为0.1um至0.8um之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410247195.XA CN105185710A (zh) | 2014-06-05 | 2014-06-05 | 一种mos晶体管轻掺杂漏区的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410247195.XA CN105185710A (zh) | 2014-06-05 | 2014-06-05 | 一种mos晶体管轻掺杂漏区的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105185710A true CN105185710A (zh) | 2015-12-23 |
Family
ID=54907708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410247195.XA Pending CN105185710A (zh) | 2014-06-05 | 2014-06-05 | 一种mos晶体管轻掺杂漏区的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105185710A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843023A (en) * | 1985-09-25 | 1989-06-27 | Hewlett-Packard Company | Process for forming lightly-doped-drain (LDD) without extra masking steps |
US5166087A (en) * | 1991-01-16 | 1992-11-24 | Sharp Kabushiki Kaisha | Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls |
JPH07307470A (ja) * | 1994-05-03 | 1995-11-21 | Siemens Ag | Lddを有するmosfetの製造方法 |
-
2014
- 2014-06-05 CN CN201410247195.XA patent/CN105185710A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843023A (en) * | 1985-09-25 | 1989-06-27 | Hewlett-Packard Company | Process for forming lightly-doped-drain (LDD) without extra masking steps |
US5166087A (en) * | 1991-01-16 | 1992-11-24 | Sharp Kabushiki Kaisha | Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls |
JPH07307470A (ja) * | 1994-05-03 | 1995-11-21 | Siemens Ag | Lddを有するmosfetの製造方法 |
Non-Patent Citations (1)
Title |
---|
蔡世俊: "《集成电路计算机辅助设计》", 31 December 1990 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101276788A (zh) | 一种改善绝缘体上硅电路静电放电防护性能的方法 | |
TW201436173A (zh) | 互補式金屬氧化物半導體應用中移除閘極蓋罩層之方法 | |
CN105810573A (zh) | 薄膜晶体管的制作方法 | |
CN100539044C (zh) | 高压mos晶体管的制作方法 | |
US7351627B2 (en) | Method of manufacturing semiconductor device using gate-through ion implantation | |
CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
CN105185710A (zh) | 一种mos晶体管轻掺杂漏区的形成方法 | |
US20160020228A1 (en) | Cmos transistor and method for fabricating the same, display panel and display device | |
CN104867983A (zh) | 一种LDD/Offset结构薄膜晶体管及其制备方法 | |
CN106887386A (zh) | 准分子激光退火制备桥式沟道多晶硅薄膜的方法 | |
CN101197288A (zh) | 高压mos晶体管的制作方法 | |
CN106449730A (zh) | 带esd的沟槽型mosfet器件及其制造方法 | |
CN106033722B (zh) | 基于cmos制造工艺的齐纳管的制造方法 | |
CN101770944B (zh) | 半导体器件栅极的制作方法 | |
US8916052B2 (en) | Resist technique | |
TW201025461A (en) | Semiconductor device and method for fabricating the same | |
CN102610506A (zh) | Bcd工艺中双栅极氧化层的刻蚀方法 | |
CN102610528B (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 | |
CN101488478B (zh) | 用于保护多晶和衬底表面的集成方法 | |
CN102315105A (zh) | 半导体器件的制作方法 | |
CN107706098B (zh) | 掺杂区域的形成方法、薄膜晶体管及其制作方法 | |
KR100788376B1 (ko) | 반도체 소자 형성방법 | |
KR100905182B1 (ko) | 반도체 소자 형성 방법 | |
CN103545214B (zh) | Dmos半导体器件的制造方法 | |
CN117174659A (zh) | 晶体管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151223 |
|
RJ01 | Rejection of invention patent application after publication |