CN105118815B - 一种基于铝基板的三维封装用垂直互连结构及其制备方法 - Google Patents
一种基于铝基板的三维封装用垂直互连结构及其制备方法 Download PDFInfo
- Publication number
- CN105118815B CN105118815B CN201510493827.5A CN201510493827A CN105118815B CN 105118815 B CN105118815 B CN 105118815B CN 201510493827 A CN201510493827 A CN 201510493827A CN 105118815 B CN105118815 B CN 105118815B
- Authority
- CN
- China
- Prior art keywords
- aluminium
- dielectric layer
- post
- chip
- aluminium base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
本发明公开了一种基于铝基板的三维封装用垂直互连结构及其制备方法,该结构包括:至少两层功能化铝基板,其包括:铝通柱,铝半通柱,接地铝柱,芯片埋置腔,埋铝接地层以及埋铝互连线;埋置芯片,埋置于功能化铝基板的芯片埋置腔内;薄膜互连线,两端分别连接埋置芯片和铝半通柱;金属间化合物垂直互连线,两端分别连接相邻两层功能化铝基板的铝通柱;介质层,设置于功能化铝基板的表面。该方法包括:功能化铝基板的制备;埋置芯片的贴装;薄膜互连线的制备;介质层的制备;金属间化合物的沉积;三维堆叠垂直互连。本发明提高了封装效率和互连密度,采用金属间化合物垂直互连达到“低温制备,高温使用”的效果。
Description
技术领域
本发明涉及微电子封装领域,特别涉及一种基于铝基板的三维封装用垂直互连结构及其制备方法。
背景技术
在“遵循摩尔定律”和“超越摩尔定律”的驱动下,微电子封装向着高集成密度、高功率密度、高可靠、低成本的方向发展。封装形式从单芯片封装向三维封装方向发展过程中,对封装的结构应力匹配、高温服役性能等提出了较高的要求。可满足未来三维封装对高互连密度、高功率密度、低温键合需求的互连技术正在引起学术界以及工业界的重视。
三维集成技术是实现产品小型化、批量化、高性能的关键技术,相对于传统的二维封装技术,三维集成技术是在空间尺寸、成本、技术集成和性能等方面具有巨大的优势,具有较高封装效率。目前开发的三维集成技术都是以硅晶圆为基础,主要分为三种:(1) 三维片上集成——三维片上集成是IC技术的垂直延伸,通过外延等技在第一层IC层上依次构建多层有源半导体器件有源层,是一种均质三维系统芯片技术;(2) 含TSV三维IC堆栈——首先在单一圆片上进行加工,然后将这些圆片或IC堆叠成三维结构,并通过TSV实现圆片间互连;(3) 三维封装——通过将已封装芯片或裸芯片堆叠成三维结构,并通过引线键合或球栅阵列实现芯片间的互连。但是三维片上集成技术处于早期开发阶段,面临较多的技术挑战;含TSV的三维IC堆栈技术面临着模块成品率低、基础设施昂贵等问题。三维封装技术是目前最成熟的系统集成技术,具有成本低、成品率高、可靠性高和研发周期短的特点。
目前,三维封装采用的集成技术包括引线互连芯片堆叠、BGA堆叠、柔性基板堆叠和超薄封装堆叠四种。引线互连由于引线的寄生电阻和分布电感,在高频应用中出现的明显电磁耦合现象将会对器件产生热机械损伤、信号互扰、信号损失;BGA堆叠封装焊料金属过低的熔点、某些金属间化合物的性能差异限制了其在高密度封装领域的应用,同时焊料凸点互连由于其较高的工艺温度和较低的流变速率将导致焊点内部残余应力的存在;柔性基板不能满足高温服役的性能需求。基于超薄封装堆叠的满足“低温键合、高温服役”三维封装集成技术逐渐成为新的研究热点。
发明内容
本发明针对上述现有技术中存在的问题,提出一种基于铝基板的三维封装用垂直互连结构及其制备方法,提高了封装效率和互连密度,采用金属间化合物垂直互连线,达到“低温制备,高温使用”的目的。
为解决上述技术问题,本发明是通过如下技术方案实现的:
本发明提供一种基于铝基板的三维封装用垂直互连结构,其包括:
至少两层功能化铝基板,包括:铝通柱,铝半通柱,接地铝柱,芯片埋置腔,埋铝接地层以及埋铝互连线,其中:
所述芯片埋置腔设置在所述功能化铝基板的一面,为内凹结构;所述埋铝接地层的一面连接所述芯片埋置腔的下端,另一面连接所述接地铝柱;所述铝通柱贯通所述功能化铝基板的两表面,所述铝半通柱贯通所述功能化铝基板的设置有芯片埋置腔的一面; 所述埋铝互连线的两端分别连接所述铝通柱和所述铝半通柱;
埋置芯片,埋置于所述功能化铝基板的所述芯片埋置腔内,所述埋置芯片通过所述埋铝接地层与所述接地铝柱电连接;
薄膜互连线,两端分别连接所述埋置芯片和所述铝半通柱;
介质层,设置于所述功能化铝基板的表面,其包括铝通柱介质层通孔,所述铝通柱介质层通孔贯通所述介质层的两表面;
金属间化合物垂直互连线,位于所述铝通柱介质层通孔内,用于连接相邻两层所述功能化铝基板的所述铝通柱。
将铝基板用于三维封装技术领域,具有如下技术优势:(1)铝具有良好的导热和导电性能、较低的密度、良好的强度,又是自然界含量最多的金属元素,使用铝为三维封装的主体材料,能显著降低产品的制备成本;(2) 可通过选择性阳极氧化工艺铝通柱(TAV),避免利用半导体工艺制备类似TSV通孔,减少工艺复杂性;(3) 互连结构稳定,散热性能能好,提高系统级产品的可靠性;(4) 利用多孔型阳极氧化铝的异性腐蚀性形成较高的工艺异构能力,将异质芯片和材料进行封装集成。
较佳地,所述金属间化合物垂直互连线通过交替沉积的高温金属与低熔点钎料的固液互扩散形成。
较佳地,所述金属间化合物包括金属间化合物相和残余的高温金属相;所述高温金属相的熔点高于400℃。
较佳地,所述高温金属为Cu、Ni、Ag、Au、Pd、Ti中的一种或者多种合金,所述低熔点钎料为Sn、In、SnAg、SnIn、SnPb、SnAgCu、InAg中的一种或者多种合金。
较佳地,所述铝通柱介质层通孔的内壁面设置有粘附层,用于提高所述高温金属和通孔内避面粘合强度。
较佳地,所述粘附层的材质为Ni、Ti、TiW、Ta中的任意一种。
较佳地,所述介质层为热固性介质层;所述热固性介质层的材质为环氧树脂或光敏介质。
较佳地,所述介质层包括三层,分别为第一介质层、第二介质层以及第三介质层;所述第一介质层和所述第二介质层依次设置于所述功能化铝基板的设置有埋置芯片的一面,所述第三介质层设置于所述功能化铝基板的另一面。设置多层介质层起到更好的绝缘作用,且提高了铝基板的结构强度;第一介质层和第二介质层用于将薄膜互连线埋置在第一介质层和第二介质层之间,起到绝缘作用;设置在功能化铝基板另一面的第三介质层用于平衡基板双面的结构内应力。
较佳地,所述第一介质层的厚度与所述第二介质层的厚度之和等于所述第三介质层的厚度;所述第一介质层和所述第二介质层的厚度为5μm~20μm;第一介质层与第二介质层厚度之和与第三介质层相同可以确保铝基板两侧内应力的平衡;厚度设置为5μm~20μm可以保证介质层均匀。
本发明还提供一种基于铝基板的三维封装用垂直互连结构的制备方法,其包括以下步骤:
S11:功能化铝基板的制备:提供一双抛铝基板,通过光刻、阳极氧化制备功能化铝基板,所述功能化铝基板包括:铝通柱,铝半通柱,接地铝柱,芯片埋置腔,埋铝接地层以及埋铝互连线;
S12:埋置芯片的贴装:在所述功能化铝基板的被铝半通柱贯通的一面制备芯片埋置腔,将埋置芯片贴装在所述芯片埋置腔内;
S13:薄膜互连线的制备:在所述埋置芯片和所述埋铝互连线之间制备薄膜互连线,用于实现所述埋置芯片和所述埋铝互连线之间的电气连接;
S14:介质层的制备:在所述功能化铝基板的贴装有埋置芯片的一面制备介质层以及铝通柱介质层通孔,所述铝通柱介质层通孔贯通所述介质层的两表面;
S15:金属间化合物的沉积:在介质层的表面沉积金属间化合物,使所述金属间化合物填满所述铝通柱介质层通孔,形成单层封装;
S16:三维堆叠垂直互连:将至少两层所述单层封装进行堆叠,使相邻两层所述单层封装的所述铝通柱介质层通孔对准,在预定的温度下进行介质层的完全固化以及金属间化合物的扩散反应,形成金属间化合物垂直互连线,完成三维封装用垂直互连结构的制备。
较佳地,所述步骤S15具体为:在所述介质层表面交替沉积高温金属和低熔点钎料;所述高温金属和所述低熔点钎料的单层厚度为0.5μm~2μm。
较佳地,所述步骤S11中芯片埋置腔的制备方法为:利用选择性腐蚀工艺在功能化铝基板的表面制备芯片埋置腔;
所述选择性腐蚀工艺所使用的腐蚀液为质量比为6%磷酸和1.8%络酸的混合液。采用铝基湿法腐蚀出的芯片埋置腔的侧壁倾斜角一般大于80°,与芯片形状具有较好的匹配度。
较佳地,所述步骤S14进一步包括:
S141:第一介质层的制备:在功能化铝基板的贴装有埋置芯片的一面旋涂、静置热固性介质,光刻、显影,形成第一介质层;
S142:第二介质层和第三介质层的制备,在功能化铝基板的正反两面旋涂、静置热固性介质,光刻、显影,形成第二介质层和第三介质层;
其中,所述步骤S141位于所述步骤S13之前,所述步骤S142位于所述步骤S13之后。
较佳地,所述步骤S14和步骤S15之间还包括:
S21:粘附层的制备:在所述介质层的表面沉积粘附层,使所述粘附层覆盖所述介质层、所述铝通柱的表面以及所述铝通柱介质层通孔的内壁表面。
较佳地,所述步骤S15和步骤S16之间还包括:
S31:表面平坦化:对单层封装的表面进行平坦化,抛光所述介质层的表面,使得所述铝通柱介质层通孔内的金属间化合物和抛光后的介质层的表面平齐。
相较于现有技术,本发明具有以下优点:
(1)本发明提供的基于铝基板的三维封装用垂直互连结构及其制备方法,采用埋铝布线、芯片埋置、薄膜互连的方式,提高了封装效率和互连密度;
(2)本发明的基于铝基板的三维封装用垂直互连结构及其制备方法,采用铝材料为基板衬底,采用金属间化合物垂直互连结构,为高导热基板的高密度垂直互连提供有效解决方案,金属间化合物可在较低温度下(一般低于250℃)制备,而服役温度可达400℃以上,达到了“低温制备,高温使用”的目的。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
下面结合附图对本发明的实施方式作进一步说明:
图1为本发明的基于铝基板的三维封装垂直互连结构的示意图;
图2为本发明的基于铝基板的三维封装垂直互连结构的局部放大图;
图3为本发明的基于铝基板的三维封装垂直互连结构的制备方法的流程图;
图4a为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S11对应的功能化铝基板的示意图;
图4bI为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S12对应的芯片埋置腔的示意图;
图4bII为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S12对应的埋置芯片后的封装示意图;
图4bIII为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S12对应的埋置芯片后的封装俯视图;
图4bIV为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S12对应的埋置芯片后的封装仰视图;
图4c为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S141对应的形成第一介质层后的封装示意图;
图4d为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S132对应的形成薄膜互连线后的封装示意图;
图4e为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S142对应的形成第二介质层和第三介质层后的封装示意图;
图4f为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S16对应的沉积粘附层后的封装示意图;
图4g为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S15对应的沉积金属间化合物后的封装示意图;
图4h为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S17对应的平面平坦化后的封装示意图;
图4i为本发明的基于铝基板的三维封装垂直互连结构的制备方法的步骤S16对应的三维封装垂直互连结构的示意图;
图5a为实施例3的形成第一介质层后的封装结构示意图;
图5b为实施例3的形成薄膜互连线后的封装结构示意图。
标号说明:1-功能化铝基板,2-埋置芯片,3-薄膜互连线,4-介质层,5-金属间化合物垂直互连线,6-粘附层;
11-铝通柱,12-铝半通柱,13-接地铝柱,14-芯片埋置腔,15-埋铝接地层,16-埋铝互连线,141-芯片埋置腔侧壁;
21-贴片胶;
31-热压焊凸点;
41-第一介质层,42-第二介质层,43-第三介质层;
401-铝通柱介质层通孔;
411-介质孔;
51-金属间化合物相,52-残余高温金属相,53-高温金属,54-低熔点钎料。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例1:
结合图1-图2,本实施例详细描述本发明的基于铝基板的三维封装用垂直互连结构,其包括:功能化铝基板1,埋置芯片2,薄膜互连线3,介质层4以及金属间化合物互连线5,功能化铝板1包括:铝通柱11,铝半通柱12,接地铝柱13,芯片埋置腔14, 埋铝接地层15以及埋铝互连线16,芯片埋置腔14设置在功能化铝基板的上表面,为内凹结构;埋铝接地层15的一面连接芯片埋置腔14的下端,另一面连接接地铝柱13;铝通柱11贯通功能化铝基板1的上下表面,铝半通柱12贯通功能化铝基板1的上表面; 埋铝互连线16的两端分别连接铝通柱11和铝半通柱12;埋置芯片2通过贴片胶21贴装在芯片埋置腔14内,芯片埋置腔14的侧壁141为金属铝,埋置芯片2通过埋铝接地层15与接地铝柱13电连接;薄膜互连线3用于实现埋置芯片2与铝半通柱12之间的电连接;介质层4设置在功能化铝基板1的表面,包括铝通柱介质层通孔41,其贯通介质层4的上下表面;金属间化合物互连线5设置在铝通柱介质层通孔41中,用于电连接相邻两层功能化铝基板1的铝通柱11。
本实施例中,介质层4的铝通柱介质层通孔401的内壁面设置有粘附层6,金属 间化合物互连线5设置在粘附层6。
本实施例中,金属间化合物垂直互连线5的金属间化合物包括金属间化合物相51和残余的高温金属相52,其是通过交替沉积的高温金属53与低熔点钎料54的固液互扩散形成;高温金属相52的熔点高于400℃。不同实施例中,高温金属为Cu、Ni、Ag、Au、Pd、Ti中的一种或者多种合金,低熔点钎料为Sn、In、SnAg、SnIn、SnPb、SnAgCu、InAg中的一种或者多种合金。
本实施例中,介质层5包括三层,分别为第一介质层41、第二介质层42以及第三介质层43,第一介质层41位于功能化铝基板1的上表面,第二介质层42位于第一介质层41的上表面,第三介质层43位于功能化铝基板1的下表面。
较佳实施例中,第一介质层41和第二介质层42的厚度之和和第三介质层43的厚度相同;第一介质层41和第二介质42的厚度为5μm~20μm。
实施例2:
结合图3-图4,本实施例详细描述本发明的基于铝基板的三维封装用垂直互连结构的制备方法,其包括以下步骤:
S101:功能化铝基板的制备:提供一双抛铝基板,通过多次光刻、多次阳极氧化制备功能化铝基板,形成的功能化铝基板包括:铝通柱11,铝半通柱12,接地铝柱13,埋铝接地层15以及埋铝互连线16,铝通柱11贯通功能化铝基板1的上下表面,铝半通柱12贯通功能化铝基板1的上表面,埋铝互连线16连通铝通柱11和铝半通柱12,埋铝接地层15与接地铝柱13相连,接地铝柱13贯通功能化铝基板1的下表面;且预置芯片埋置腔的位置,其以多孔性氧化铝填充,用热固性介质旋涂静置填充功能化铝基板的多孔性氧化铝,固化后双面抛光整平,形成的功能化铝基板的示意图如图4a所示;
S102:埋置芯片2的贴装:利用选择性腐蚀工艺腐蚀多孔性氧化铝,制备芯片埋置腔14,其对应的示意图如图4bI所述;利用表面贴装技术用贴片胶将埋置芯片2贴装在芯片埋置腔14内,使埋置芯片2的上表面与功能化铝基板1的上表面齐平;埋置芯片2通过埋铝接地层15与接地铝柱13电连接,其对应的封装示意图如图4bII所示,其俯视图如图4bIII所示,其仰视图如图4bIV所示;
S103:热压焊凸点31的制备:通过热压焊凸点31将埋置芯片和铝半通柱12垂直引出;
S104:第一介质层41的制备:旋涂、静置热固性介质,光刻,显影,形成第一介质层41以及铝通柱介质层通孔401,软固化热固性介质,用化学机械抛光抛磨第一介质层41,使第一介质层41平坦化并使热压焊凸点露出,其对应的封装示意图如图4c所示;
S105:薄膜互连线3的制备:在功能化铝基板的下表面旋涂光刻胶,固化后形成保护膜,在完全平坦化的第一介质层41的表面溅射种子层,进行图形光刻后电镀Au或Cu金属实现埋置芯片2上的热压焊凸点和铝半通柱12的热压焊凸点的互连,去除种子层,去除保护膜,完成薄膜互连线3的制备,其对应的封装示意图如图4d所示;
S106:第二介质层42和第三介质层43的制备:在功能化铝基板1的上下表面先后旋涂、静置热固性介质,光刻、显影,形成第二介质层42和第三介质层43以及铝通柱介质层通孔401,露出铝通柱;软固化热固性介质,用化学机械抛光抛磨第二介质层42和第三介质层43,使得第二介质层42和第三介质层43的表面平坦化,其对应的封装示意图如图4e所示;
S107:粘附层的制备:在第二介质层42和第三介质层43的表面沉积粘附层6,粘附层覆盖第二介质层42、第三介质层43以及铝通柱介质层通孔41的内壁面,其对应的封装示意图如图4f所示;
S108:金属间化合物的沉积:在沉积了粘附层6的介质层的表面交替沉积高温金属Cu和低熔点钎料Sn,沉积的厚度比例可根据生成的金属化合物的成分确定,使金属间化合物填满铝通柱介质层通孔401,形成单层封装,其对应的封装示意图如图4g所示;
S109:表面平坦化:对交替沉积了高温金属Cu和低熔点钎料Sn的单层封装进行表面平坦化,抛光第二介质42和第三介质43的表面,使铝通柱介质层通孔中的高温金属和低熔点钎料和抛光后的第二介质层42和第三介质层43的表面齐平,其对应的封装示意图如图4h所示;
S110:三维堆叠垂直互连:将两层单层封装进行堆叠,使相邻两层单层封装的铝通柱介质层通孔401对准,在预定的温度下进行介质层的完全固化以及金属间化合物的扩散反应,形成金属间化合物垂直互连线5,完成三维封装用垂直互连结构的制备,其对应的三维封装垂直互连结构的示意图如图4i所示。
本发明的金属间化合物一般在低于250℃的温度下制备,但其高温金属相的熔点高达400℃,达到了“低温制备,高温使用”的目的,增加了三维封装的实用性。
不同实施例中,金属间化合物的沉积方法可以为溅射、电镀或蒸镀等。
不同实施例中,沉积的高温金属可以为Cu、Ni、Ag、Au、Pd、Ti中的一种或者多种合金,沉积的低熔点钎料可以为Sn、In、SnAg、SnIn、SnPb、SnAgCu、InAg中的一种或者多种合金,每层沉积的厚度以及沉积的层数可以根据不同需求来设定。
较佳实施例中,步骤S102中选择性腐蚀工艺所使用的选择性腐蚀液为质量比为6%磷酸和1.8%络酸的混合液腐蚀多孔性氧化铝,采用此混合液腐蚀出的芯片埋置腔的侧壁倾斜角一般大于80°,与芯片形状具有较好的匹配度。
实施例3:
本实施例与实施例2不同的是薄膜互连线的形成方式不同。如图5a、5b所示,其用于连接埋置芯片2和铝半通柱12的薄膜互连线直接通过在第一介质层41上通过光刻、显影形成的介质孔411互连形成。
此处公开的仅为本发明的优选实施例,本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,并不是对本发明的限定。任何本领域技术人员在说明书范围内所做的修改和变化,均应落在本发明所保护的范围内。
Claims (15)
1.一种基于铝基板的三维封装用垂直互连结构,其特征在于,包括:
至少两层功能化铝基板,包括:铝通柱,铝半通柱,接地铝柱,芯片埋置腔,埋铝接地层以及埋铝互连线,其中:
所述芯片埋置腔设置在所述功能化铝基板的一面,为内凹结构;所述埋铝接地层的一面连接所述芯片埋置腔的下端,另一面连接所述接地铝柱;所述铝通柱贯通所述功能化铝基板的两表面,所述铝半通柱贯通所述功能化铝基板的设置有芯片埋置腔的一面;所述埋铝互连线的两端分别连接所述铝通柱和所述铝半通柱;
埋置芯片,埋置于所述功能化铝基板的所述芯片埋置腔内;
薄膜互连线,两端分别连接所述埋置芯片和所述铝半通柱;
介质层,设置于所述功能化铝基板的表面,其包括铝通柱介质层通孔,所述铝通柱介质层通孔贯通所述介质层的两表面;
金属间化合物垂直互连线,位于所述铝通柱介质层通孔内,用于连接相邻两层所述功能化铝基板的所述铝通柱。
2.根据权利要求1所述的垂直互连结构,其特征在于,所述金属间化合物垂直互连线通过交替沉积的高温金属与低熔点钎料的固液互扩散形成。
3.根据权利要求2所述的垂直互连结构,其特征在于,所述金属间化合物包括金属间化合物相和残余的高温金属相;
所述高温金属相的熔点高于400℃。
4.根据权利要求2或3所述的垂直互连结构,其特征在于,所述高温金属为Cu、Ni、Ag、Au、Pd、Ti中的一种金属或者Cu、Ni、Ag、Au、Pd、Ti中的多种组成的合金,所述低熔点钎料为Sn、In、SnAg、SnIn、SnPb、SnAgCu、InAg中的一种合金或者Sn、In、SnAg、SnIn、SnPb、SnAgCu、InAg中的多种组成的合金。
5.根据权利要求1所述的垂直互连结构,其特征在于,所述铝通柱介质层通孔的内壁面设置有粘附层。
6.根据权利要求5所述的垂直互连结构,其特征在于,所述粘附层的材质为Ni、Ti、TiW、Ta中的任意一种。
7.根据权利要求1所述的垂直互连结构,其特征在于,所述介质层为热固性介质层;
所述热固性介质层的材质为环氧树脂或光敏介质。
8.根据权利要求1所述的垂直互连结构,其特征在于,所述介质层包括三层,分别为第一介质层、第二介质层以及第三介质层;
所述第一介质层和所述第二介质层依次设置于所述功能化铝基板的设置有埋置芯片的一面,所述第三介质层设置于所述功能化铝基板的另一面。
9.根据权利要求8所述的垂直互连结构,其特征在于,所述第一介质层的厚度与所述第二介质层的厚度之和等于所述第三介质层的厚度;
所述第一介质层和所述第二介质层的厚度为5μm~20μm。
10.一种基于铝基板的三维封装用垂直互连结构的制备方法,其特征在于,包括以下步骤:
S11:功能化铝基板的制备:提供一双抛铝基板,通过光刻、阳极氧化制备功能化铝基板,所述功能化铝基板包括:铝通柱,铝半通柱,接地铝柱,芯片埋置腔,埋铝接地层以及埋铝互连线;
S12:埋置芯片的贴装:在所述功能化铝基板的被铝半通柱贯通的一面制备芯片埋置腔,将埋置芯片贴装在所述芯片埋置腔内;
S13:薄膜互连线的制备:在所述埋置芯片和所述埋铝互连线之间制备薄膜互连线,用于实现所述埋置芯片和所述埋铝互连线之间的电气连接;
S14:介质层的制备:在所述功能化铝基板的贴装有埋置芯片的一面制备介质层以及铝通柱介质层通孔,所述铝通柱介质层通孔贯通所述介质层的两表面;
S15:金属间化合物的沉积:在介质层的表面沉积金属间化合物,使所述金属间化合物填满所述铝通柱介质层通孔,形成单层封装;
S16:三维堆叠垂直互连:将至少两层所述单层封装进行堆叠,使相邻两层所述单层封装的所述铝通柱介质层通孔对准,在预定的温度下进行介质层的完全固化以及金属间化合物的扩散反应,形成金属间化合物垂直互连线,完成三维封装用垂直互连结构的制备。
11.根据权利要求10所述的制备方法,其特征在于,所述步骤S15具体为:在所述介质层表面交替沉积高温金属和低熔点钎料;
所述高温金属和所述低熔点钎料的单层厚度为0.5μm~2μm。
12.根据权利要求10所述的制备方法,其特征在于,所述步骤S11中芯片埋置腔的制备方法为:利用选择性腐蚀工艺在功能化铝基板的表面制备芯片埋置腔;
所述选择性腐蚀工艺所使用的腐蚀液为质量比为6%磷酸和1.8%络酸的混合液。
13.根据权利要求10所述的制备方法,其特征在于,所述步骤S14进一步包括:
S141:第一介质层的制备:在功能化铝基板的贴装有埋置芯片的一面旋涂、静置热固性介质,光刻、显影,形成第一介质层,露出所述功能化铝基板的所述铝通柱;
S142:第二介质层和第三介质层的制备,在功能化铝基板的正反两面旋涂、静置热固性介质,光刻、显影,形成第二介质层和第三介质层,露出所述功能化化铝基板的所述铝通柱;
其中,所述步骤S141位于所述步骤S13之前,所述步骤S142位于所述步骤S13之后。
14.根据权利要求10所述的制备方法,其特征在于,所述步骤S14和步骤S15之间还包括:
S21:粘附层的制备:在所述介质层的表面沉积粘附层,使所述粘附层覆盖所述介质层、所述铝通柱的表面以及所述铝通柱介质层通孔的内壁表面。
15.根据权利要求10所述的制备方法,其特征在于,所述步骤S15和步骤S16之间还包括:
S31:表面平坦化:对单层封装的表面进行平坦化,抛光所述介质层的表面,使得所述铝通柱介质层通孔内的金属间化合物和抛光后的介质层的表面平齐。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510493827.5A CN105118815B (zh) | 2015-08-13 | 2015-08-13 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
PCT/CN2016/083172 WO2017024854A1 (zh) | 2015-08-13 | 2016-05-24 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510493827.5A CN105118815B (zh) | 2015-08-13 | 2015-08-13 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105118815A CN105118815A (zh) | 2015-12-02 |
CN105118815B true CN105118815B (zh) | 2017-09-29 |
Family
ID=54666766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510493827.5A Active CN105118815B (zh) | 2015-08-13 | 2015-08-13 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105118815B (zh) |
WO (1) | WO2017024854A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118815B (zh) * | 2015-08-13 | 2017-09-29 | 上海航天电子通讯设备研究所 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
CN108793058A (zh) * | 2017-05-03 | 2018-11-13 | 北京万应科技有限公司 | 一种mems传感器系统封装结构及制造方法 |
US10804236B2 (en) | 2018-10-25 | 2020-10-13 | Toyota Motor Engineering & Manufacturing North America, Inc. | Power electronic assemblies with high purity aluminum plated substrates |
CN111293078B (zh) * | 2020-03-17 | 2022-05-27 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
CN112234053B (zh) * | 2020-10-15 | 2022-10-04 | 联合微电子中心有限责任公司 | 晶圆堆叠方法、晶圆堆叠结构和半导体封装 |
CN112331617B (zh) * | 2020-11-05 | 2023-06-09 | 联合微电子中心有限责任公司 | 一种埋入式键合工艺三维集成方法 |
CN112802820B (zh) * | 2021-01-15 | 2022-03-11 | 上海航天电子通讯设备研究所 | 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法 |
CN112802821B (zh) * | 2021-01-15 | 2022-09-20 | 上海航天电子通讯设备研究所 | 一种双面多层布线的铝基转接板及其制备方法 |
CN112802809B (zh) * | 2021-01-15 | 2022-05-27 | 上海航天电子通讯设备研究所 | 一种硅铝合金封装基板及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1971862A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 芯片埋入半导体封装基板结构及其制法 |
JP2008047955A (ja) * | 2006-08-10 | 2008-02-28 | Hitachi Media Electoronics Co Ltd | 立体配線を有する実装構造体 |
CN101170095A (zh) * | 2006-10-27 | 2008-04-30 | 新光电气工业株式会社 | 半导体封装件和叠层式半导体封装件 |
CN104157580A (zh) * | 2014-08-12 | 2014-11-19 | 上海航天电子通讯设备研究所 | 基于铝阳极氧化技术的埋置芯片互连封装方法及结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110241185A1 (en) * | 2010-04-05 | 2011-10-06 | International Business Machines Corporation | Signal shielding through-substrate vias for 3d integration |
JP2013004576A (ja) * | 2011-06-13 | 2013-01-07 | Shinko Electric Ind Co Ltd | 半導体装置 |
CN102569251B (zh) * | 2012-02-22 | 2014-07-02 | 华进半导体封装先导技术研发中心有限公司 | 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法 |
CN102593087B (zh) * | 2012-03-01 | 2014-09-03 | 华进半导体封装先导技术研发中心有限公司 | 一种用于三维集成混合键合结构及其键合方法 |
CN103311214A (zh) * | 2013-05-14 | 2013-09-18 | 中国科学院微电子研究所 | 一种用于叠层封装的基板 |
CN104332413A (zh) * | 2014-05-30 | 2015-02-04 | 中国电子科技集团公司第十研究所 | 一体化集成t/r组件芯片的3d组装方法 |
CN104125710B (zh) * | 2014-08-12 | 2018-07-06 | 上海航天电子通讯设备研究所 | 一种基于铝阳极氧化技术的基板及其制造方法 |
CN105118815B (zh) * | 2015-08-13 | 2017-09-29 | 上海航天电子通讯设备研究所 | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 |
-
2015
- 2015-08-13 CN CN201510493827.5A patent/CN105118815B/zh active Active
-
2016
- 2016-05-24 WO PCT/CN2016/083172 patent/WO2017024854A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1971862A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 芯片埋入半导体封装基板结构及其制法 |
JP2008047955A (ja) * | 2006-08-10 | 2008-02-28 | Hitachi Media Electoronics Co Ltd | 立体配線を有する実装構造体 |
CN101170095A (zh) * | 2006-10-27 | 2008-04-30 | 新光电气工业株式会社 | 半导体封装件和叠层式半导体封装件 |
CN104157580A (zh) * | 2014-08-12 | 2014-11-19 | 上海航天电子通讯设备研究所 | 基于铝阳极氧化技术的埋置芯片互连封装方法及结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105118815A (zh) | 2015-12-02 |
WO2017024854A1 (zh) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105118815B (zh) | 一种基于铝基板的三维封装用垂直互连结构及其制备方法 | |
US9385083B1 (en) | Wafer-level die to package and die to die interconnects suspended over integrated heat sinks | |
CN107644870A (zh) | 半导体组件及封装方法 | |
CN105374693B (zh) | 半导体封装件及其形成方法 | |
JP3096459B2 (ja) | 高集積度チップ・オン・チップ実装 | |
US8637962B2 (en) | Semiconductor dice including at least one blind hole, wafers including such semiconductor dice, and intermediate products made while forming at least one blind hole in a substrate | |
US9130024B2 (en) | Three-dimensional semiconductor device | |
CN110504247A (zh) | 集成电路封装件及其形成方法 | |
CN108987380A (zh) | 半导体封装件中的导电通孔及其形成方法 | |
TWI695432B (zh) | 封裝及其形成方法 | |
TW200836311A (en) | Semiconductor device package with multi-chips and method of the same | |
TW201440186A (zh) | 堆疊式晶圓雙倍資料率封裝 | |
CN100440494C (zh) | 半导体器件及其制造方法 | |
US6534874B1 (en) | Semiconductor device and method of producing the same | |
CN107742778A (zh) | 扇出型天线封装结构及其制备方法 | |
CN107706520A (zh) | 扇出型天线封装结构及其制备方法 | |
TW200411891A (en) | High density multi-chip module structure and manufacturing method thereof | |
CN107452702A (zh) | 半导体芯片的封装结构及封装方法 | |
TWI815521B (zh) | 半導體封裝和其製造方法 | |
CN115881705A (zh) | 封装结构及封装方法 | |
CN209374446U (zh) | 多芯片堆叠封装体 | |
CN109216206A (zh) | 一种晶圆级扇出封装方法以及封装结构 | |
WO2020248902A1 (zh) | 一种扇出封装结构及其制造方法 | |
CN210223949U (zh) | 一种三维系统级集成硅基扇出型封装结构 | |
CN111430310A (zh) | 芯片内系统集成封装结构及其制作方法、立体堆叠器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160415 Address after: 200082 Qigihar Road, Shanghai, No. 76, No. Applicant after: Shanghai Aerospace Electronic Communication Equipment Inst. Address before: 200080 Shanghai city Hongkou District street Xingang Tianbao Road No. 881 Applicant before: Shanghai Aerospace Measurement Control Communication Institute |
|
GR01 | Patent grant | ||
GR01 | Patent grant |