CN105009297B - 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 - Google Patents

用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 Download PDF

Info

Publication number
CN105009297B
CN105009297B CN201480011873.0A CN201480011873A CN105009297B CN 105009297 B CN105009297 B CN 105009297B CN 201480011873 A CN201480011873 A CN 201480011873A CN 105009297 B CN105009297 B CN 105009297B
Authority
CN
China
Prior art keywords
active layer
dielectric layer
layer
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480011873.0A
Other languages
English (en)
Other versions
CN105009297A (zh
Inventor
任东吉
元泰景
S-M·赵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105009297A publication Critical patent/CN105009297A/zh
Application granted granted Critical
Publication of CN105009297B publication Critical patent/CN105009297B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Abstract

本发明通常有关于测量针孔的确认方法。在一方面，提供了在叠层中测量针孔的方法，所述叠层例如是薄膜晶体管叠层。所述方法可包括形成有源层于基板的沉积表面上、形成介电层于有源层之上、传送蚀刻剂于至少所述介电层，以蚀刻介电层与形成于介电层中的任何的针孔两者，以及使用有源层对蚀刻过的介电层的针孔密度进行光学测量。

Description

用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估 方法
背景
领域
本发明的实施例通常有关于一种用于评估薄膜晶体管(TFT)结构中的介电薄膜的针孔的方法。
相关技术描述
近年来，在薄膜晶体管(Thin Film Transistor,TFT)与具有此种薄膜晶体管的装置(例如是平板显示器(flat panel display)、所有种类的集成电路与用于机械开关与继电器(relays)的取代物)的关注已日渐增加。对于装置的稳定度与可重复性而言，许多薄膜晶体管(例如是金属氧化物半导体薄膜晶体管)对于氢气、氧气与水是非常敏感的。
对于装置的稳定度与可重复性而言，金属氧化物半导体薄膜晶体管对于氢气与水是非常敏感的。有源层(亦即金属氧化物半导体层)应通过蚀刻停止层(ES or etch stoplayer)(例如是用于蚀刻停止式薄膜晶体管(etch stop-TFTs))，以及用于背通道蚀刻式薄膜晶体管(back channel etch TFT)(例如是BCE TFT)的钝化层(passivation layer)，在薄膜晶体管的工艺期间及/或工艺之后受到保护。一般相信介电层的针孔是氢气及/或水穿透的主要路径。一般相信介电层中的针孔允许水和氢气穿过蚀刻停止层及/或钝化层而到达有源层(亦即金属氧化物半导体)。
为了侦测钝化层中针孔的形成，在氢氟酸(HF)蚀刻介电层之后已使用扫描式电子显微镜(scanning electron microscope,SEM)在数个点进行研究。扫描式电子显微镜的研究使用集中的高能量电子束来产生多种的信号，以产生物质的表面的高倍率的影像，此物质例如是钝化层。然而，扫描式电子显微镜的研究具有一些不易克服的缺陷。首先，由于扫描式电子显微镜通常应用于高倍率，使用扫描式电子显微镜观察大范围的薄膜较为困难。其次，扫描式电子显微镜无法分辨薄膜中的针孔以及蚀刻后的海绵状多孔薄膜之间的差异。
因此，现今需要用于确定针孔形成的改善的方法。
概要
本发明通常有关于薄膜晶体管(TFT)中介电薄膜的针孔的评估方法。在一个实施例中，一种分析装置的方法可包括形成有源层于基板的沉积表面上；形成介电层于有源层之上；蚀刻至少所述介电层，来去除介电层的至少40％，以产生蚀刻过的介电层；以及使用有源层对蚀刻过的介电层的针孔密度进行光学测量。
在另一实施例中，一种侦测针孔的方法可包括：设置基板于工艺腔室中；传送含卤素的蚀刻剂(halogen-containing etchant)至介电层，以将介电层的厚度蚀刻至约等同于有源层的厚度，其中有源层的多个部分暴露于含卤素的蚀刻剂；蚀刻有源层的所述暴露的部分，创造出一或多个空隙区域；以及检验基板的有源层中的所述空隙区域，所述空隙区域中的每一个对应于介电层中的针孔。基板可包括：有源层；以及介电层，所述介电层具有厚度。
在另一实施例中，一种分析装置的方法可包括：设置基板于工艺腔室中，所述基板具有沉积表面；形成铟镓锌氧化物有源层(IGZO active layer)于沉积表面上，铟镓锌氧化物层被沉积至第一厚度；形成氧化硅层于铟镓锌氧化物有源层之上，所述氧化硅层被沉积至第二厚度；传送包括氢氟酸的蚀刻剂至氧化硅层，蚀刻剂去除氧化硅层的第二厚度的约50％，其中铟镓锌氧化物有源层的多个部分暴露于蚀刻剂；蚀刻铟镓锌氧化物有源层的所述暴露的部分，以产生一或多个空隙区域；以及检验基板的所述空隙区域，所述空隙区域通过在所述铟镓锌氧化物有源层中的蚀刻剂所形成，所述空隙区域中的每一个对应于氧化硅层中的针孔。
附图简述
为了对本发明的上述特征可有更佳的了解，可以参阅实施例对上文概要描述的本发明进行更具体的描述，部分实施例在附图中示出。应注意的是，虽然附图仅绘示本发明的典型的实施例，然并不应被认为是用以限定本发明的范畴，本发明可承认其它相同效果的实施例。
图1绘示根据一实施例的工艺腔室的剖面图。
图2绘示根据一实施例的薄膜晶体管装置的示意图。
图3绘示根据一实施例的用于侦测针孔的方法的框图。
图4A至图4C绘示根据一实施例的使用针孔确认方法处理基板的示意图。
图5绘示根据一实施例的处理一基板的方法。
为了帮助理解，附图中尽可能地使用相同附图标记来表示对于各图而言通用的相同元件。应思及的是，一个实施例中所揭露的元件和特征可能有效地使用于其它实施例中，并不需再特别描述。
详细描述
本文所述的实施例一般有关于薄膜晶体管(TFT)中的介电薄膜的针孔(pinhole)的评估方法。没有针孔的氧化硅层(SiOx layer)对于金属氧化物薄膜晶体管的完整性来说至为关键，且应进行评估。本发明提出使用创新的铟镓锌氧化物/氧化硅(IGZO/SiOx)双层结构的湿蚀刻/光学微结构检查(wet etching/optical microstructural inspection)。
通过使用本文所述的实施例，由于有源层(active layer)的优先蚀刻，介电层中的针孔可以被可视地(visibly)侦测到。介电层中的针孔在湿蚀刻之后变为形状清晰且更大，这是由于薄膜的针孔区域是多孔性的，且薄膜的针孔区域相较于介电薄膜中其它没有针孔的区域并不致密。湿蚀刻(例如是氢氟酸(hydrofluoric acid)蚀刻)可有效地蚀刻大部分的介电薄膜(例如是SiOx薄膜)。在湿蚀刻进行了足够的时间或足够的表面区域去除的情况下，多孔性区域中在沉积的层的厚度方向上与在针孔的侧壁方向上都将被蚀刻，然而对于其它没有针孔的区域将仅有在厚度方向上均匀地进行蚀刻。对介电薄膜的多孔性区域的针孔进行额外的蚀刻，可允许氢氟酸到达例如是金属氧化物层的有源层。有源层相较于介电层通常较易于受到氢氟酸与其它酸类的影响。如此，通过氢氟酸，有源层被蚀刻地更加快速。在氢氟酸湿蚀刻后，有源层中所产生的空隙区域是比介电薄膜的真实的针孔尺寸更宽的区域。蚀刻过的空隙区域易于利用标准的光学装置(例如是光学显微镜)观察到，因此使得对于有缺陷的装置的确认相较于通过目前的扫描式电子显微镜的方法更为实际。关于本发明所述的实施例可参照下列附图来更清楚地理解。
图1是可用于进行本发明所述的操作的工艺腔室的示意性剖面图。此设备包括腔室100，在所述腔室中一或多个膜可以沉积于基板120上。腔室100通常包括壁102、底部104，及喷头(showerhead)106，由所述壁102、底部104，及喷头106界定出处理空间(processvolume)。基板支撑件118配置于所述处理空间之内。处理空间通过长条阀开口(slit valveopening)108与外部相通，使得基板120可传送至腔室100内及传送出腔室100外。基板支撑件118可耦接于致动器116，以升高及降低基板支撑件118。举栓(lift pin)122可移动地设置贯穿基板支撑件118，以移动基板至基板接收表面(substrate receiving surface)且自基板接收表面移动基板。基板支撑件118亦可包括加热及/或冷却元件124，以保持基板支撑件118于所需的温度。基板支撑件118还可包括射频返回带(RF return strap)126，以在基板支撑件118的周围提供射频返回路径(RF return path)。
喷头106可通过固定机构(fastening mechanism)140耦接于背板112。喷头106可通过一或多个固定机构140耦接于背板112，以有助于避免下弯(sag)及/或控制喷头106的平直度(straightness)/曲率(curvature)。
气体源132可以耦接于背板112，以经由喷头106中的气体通道提供工艺气体到工艺区域，所述工艺区域位于喷头106与基板120之间。气体源132可包括含硅的气体供应源、含氧的气体供应源，及含碳的气体供应源等等。可以于一或多个实施例使用的典型的工艺气体包括甲硅烷(SiH4)、乙硅烷(disilane)、一氧化二氮(N2O)、氨气(NH3)、氢气(H2)、氮气(N2)，或上述气体的组合。
真空泵浦110耦接于腔室100，以将处理空间控制于所需的压力。射频源(RFsource)128经由匹配网络(match network)150耦接于背板112及/或耦接于喷头106，以提供射频电流(RF current)至喷头106。射频电流在喷头106及基板支撑件118之间产生电场，使得等离子体可自喷头106及基板支撑件118之间的气体产生。
远程等离子体源130，例如是感应式耦合的远程等离子体源130也可耦接于气体源132与背板112之间。在处理基板与处理基板之间，净化气体可提供到远程等离子体源130，使得产生远程等离子体。来自远程等离子体的自由基(radicals)可提供至腔室100，以清洁腔室100的部件。此净化气体可进一步通过提供至喷头106的射频源128来激发。
喷头106可额外地通过喷头悬架134来耦接于背板112。在一实施例中，喷头悬架134可为可挠性金属衬套(flexible metal skirt)。喷头悬架134可具有唇缘(lip)136，喷头106可置于唇缘136上。背板112可置于凸部(ledge)114的上表面上，凸部114耦接于腔室壁102，以密封腔室100。
图2是根据本发明的一个实施例的薄膜晶体管装置200的示意图。薄膜晶体管装置200包括基板202及金属氧化物薄膜晶体管叠层(MO-TFT stack)250。金属氧化物薄膜晶体管叠层250可包括栅极电极205、栅极介电层206、有源层(active layer)208、源极电极211、漏极电极212，及介电层218。
如图2所示，金属氧化物薄膜晶体管叠层250包括沉积于所述基板202的表面上的栅极电极205。可适用于基板202的材料包括玻璃、塑料，与半导体晶圆，然并非仅限于此。可适用于栅极电极205的材料包括铬(chromium)、钼(molybdenum)、铜(copper)、铝(aluminum)、钨(tungsten)、钛(titanium)，及这些材料的组合，然并非仅限于此。
栅极介电层206接着沉积于基板202与栅极电极205两者之上。栅极介电层206可包括氟氧化硅(SiOF)、氮化硅(SiN)、氧化硅(SiOx)、氮氧化硅(SiON)，及其组合。此外，虽然栅极介电层206显示为单一层，可思及的是，栅极介电层206可包括多层，各个层可包括不同的化学成分。栅极介电层206应以最小量的氢沉积。
有源层208沉积为金属氧化物薄膜晶体管叠层250的半导体层。可适用于有源层208的材料包括铟镓锌氧化物(IGZO)、氮氧化锌，及氧化锌。有源层208可通过适合的沉积方法(例如是物理气相沉积(PVD))来沉积。在一个实施例中，物理气相沉积可包括施加直流偏压(DC bias)于旋转阴极(rotary cathode)。
源极电极211与漏极电极212可形成于有源层208之上。在形成源极电极211与漏极电极212当中，有源层208的一部分暴露于源极电极211与漏极电极212之间。此位于源极电极211与漏极电极212之间的区域被称为有源通道(active channel)216。在另一实施例中，蚀刻停止层(未显示)可形成于有源通道216中并形成于一部分的源极电极211与漏极电极212之下。
介电层218接着沉积于有源通道216、源极电极211，与漏极电极212之上。在一实施例中，接触于有源层208的有源通道216或接触于蚀刻停止层的介电层218是含低量氢的氧化物，例如是氧化硅或氟氧化硅。介电层218可沉积至 至3000埃的厚度。如图所示，介电层218的沉积实质上共形横越过有源通道216、源极电极211，与漏极电极212的表面。
针孔形成于一或多个阻隔层(barrier layer)(例如是介电层218)中，让空气中的气体(例如是氢气)到达有源层208。有一些空气中的气体已知或被认为会影响薄膜晶体管的性能(performance)。于有源层吸附水(H2O)可导致有源层中电子载体的累积。吸附氧气(O2)可造成于有源层中的电子载体的消耗。氢气扩散至有源层中可使得有源层导电。由于有源层的质量是载体密度(carrier density)及缺陷密度(defect density)的函数，栅极介电层/有源层界面、有源层/蚀刻停止层界面，与有源通道/钝化层界面应与空气中的氢气、氧气及水具有最小的接触。
图3绘示根据一个实施例的用于侦测针孔的方法300的方块图。方法300包括，在步骤302，形成有源层于基板的沉积表面上；在步骤304，形成介电层于所述有源层之上；在步骤306，向至少所述介电层传送蚀刻剂，所述介电层通过蚀刻剂被蚀刻，以去除至少40％的介电层；在步骤308，光学测量针孔密度。图4A至图4C是参阅图3所述的方法进行针孔确认的示意图。
方法300通过于要素302中形成有源层404于基板402的沉积表面上而开始。可适用于有源层404的材料包括铟镓锌氧化物、氮氧化锌，与氧化锌。有源层404可通过例如是物理气相沉积的合适的沉积方法进行沉积。在一个实施例中，物理气相沉积可包括施加直流偏压于旋转阴极。
在要素304中，一旦沉积有源层404，介电层406可接着形成于有源层404之上。介电层406形成于有源层404的表面之上。介电层406可沉积为从50埃至3000埃的厚度，例如是由100埃至1000埃的厚度。虽然介电层406被描述为单一层，介电层406的进一步的实施例可包括大于一个的层，且这些层的化学成分可以是不同于任何先前的层。介电层406可包括二氧化硅(SiO2)、氧化铝(Al2O3)、氮化硅、氧化铪(HfOx)、氧化钛(TiOx)、氧化钽(TaOx)、氧化锆(ZrOx)，或前者的组合。
当使用二氧化硅作为介电层406时，二氧化硅可通过微波等离子体辅助化学气相沉积(MW-PECVD)、等离子体辅助化学气相沉积(PECVD)，或物理气相沉积(PVD)的任一个来沉积。使用微波等离子体辅助化学气相沉积可以降低或避免有关于物理气相沉积的等离子体损害(plasma damage)及来自等离子体辅助化学气相沉积的氢气。在一个实施例中，使用微波等离子体辅助化学气相沉积，以沉积二氧化硅介电层。微波等离子体辅助化学气相沉积提供高度共形的沉积结果、对于沉积薄膜的较少的等离子体损害及在沉积的层中氢气浓度的减少。微波等离子体辅助化学气相沉积的氧化硅一般以甲硅烷+氧气或甲硅烷+一氧化二氮作为气体来源进行沉积，其中甲硅烷+氧气较甲硅烷+一氧化二氮提供更好的薄膜质量。
介电层406可具有多个针孔，例如是图中所绘示的三个针孔408a至408c。针孔408a至408c通常显示为直径相同且延伸通过介电层406的厚度的圆柱形。然而，针孔408a至408c可以是各种的形状、长度与尺寸。针孔408a至408c提供空气中的气体到达有源层404的路径，造成如上所述的装置失效。
在要素306中，在沉积了介电层406的情况下，蚀刻剂410被传送至至少所述介电层406。如图4B所示，蚀刻剂410位于介电层406的表面上。蚀刻剂410可以是含卤素的蚀刻剂，例如是氢氟酸(HF)。氢氟酸的浓度可以是介于1：25与1：200之间，例如是1：100的氢氟酸溶液。蚀刻剂的蚀刻特质是一些因子的函数，这些因子例如是暴露时间与蚀刻剂的浓度。介电层406可具有比有源层404的厚度相对更大的厚度。在一个实施例中，介电层406的厚度是有源层404的厚度的2倍。
蚀刻剂410可蚀刻介电层406的厚度的一部分。在一实施例中，将介电层406的厚度蚀刻至约等同于有源层404的厚度。在另一实施例中，将介电层406蚀刻至介于原本的厚度的40％与60％之间，例如是原本的厚度的约50％。如图4C所示，蚀刻剂410已对介电层406的厚度的一部分进行蚀刻，此部分绘示为蚀刻区域414。再者，蚀刻剂410已将针孔408a至408c蚀刻为更宽。蚀刻剂410则可进入(access)有源层404。蚀刻剂410对于有源层404具有比蚀刻介电层406时更高的蚀刻速率。因此，蚀刻剂410产生多个空隙区域，如图中所绘示的空隙区域412a至412c。
在步骤308，一旦已通过蚀刻剂410蚀刻介电层406，可使用蚀刻过的有源层光学测量介电层406的针孔密度。空隙区域412a至412c对应于针孔408a至408c。然而，空隙区域412a至412c相对较大且可使用光学装置(例如是光学显微镜)观察到。
针孔408a至408c不论是在蚀刻前后都不足以大到在不使用高倍率光学装置(例如是扫描式电子显微镜)的情况下观察到。利用介电层406与有源层404之间的差异蚀刻，可使用有源层404以提供针孔408a至408c的位置的标示。本文中，介电层406被蚀刻，使得针孔408a至408c打开以暴露下面的有源层404的部分。有源层404的暴露的部分被蚀刻，以产生更能够观察到的空隙区域412a至412c。可使用基于光(light-based)的装置(例如是光学显微镜)观察到空隙区域412a至412c。
图5绘示根据本文所述的实施例的处理基板的方法500。方法500包括，在502，设置基板于处理腔室中，所述基板包括沉积表面、有源层，与具有长度、宽度与厚度的介电层；在504，传送含卤素的蚀刻剂至介电层，以将介电层的厚度蚀刻至约等同于有源层的厚度，其中有源层的一些部分被暴露于含卤素的蚀刻剂；在506，蚀刻暴露出的有源层，产生一或多个空隙区域；在508，检验基板中有源层的空隙区域，每一个空隙区域对应于一针孔。
方法500始于在要素502通过设置基板于处理腔室中开始。基板可以是参照如图2所述的基板。基板具有沉积表面、有源层，与介电层。有源层可以包括参照于如上列图2与图3所述的材料。在一个实施例中，有源层介于100埃与2000埃之间的厚度，例如是1000埃。
介电层配置于有源层之上。介电层可以是氧化硅层，例如是二氧化硅。介电层具有长度、宽度与厚度。长度与宽度通常描述介电层的二维覆盖，介电层的长度与宽度方向对应于有源层的长度与宽度方向以及基板沉积表面。介电层的厚度可以是介于200埃与4000埃之间，例如是2000埃。
在要素504，一旦基板设置于处理腔室中，可传送含卤素的蚀刻剂至介电层。此含卤素的蚀刻剂可以是氢氟酸，例如是参照图3所述。含卤素的蚀刻剂可将介电层的厚度蚀刻至约等同于有源层的厚度。在一个实施例中，介电层于约1000埃的有源层之上被沉积至2000埃的厚度。接着将介电层由2000埃蚀刻至1000埃。
蚀刻介电层之后，在要素506可蚀刻有源层的暴露部分，以产生一或多个空隙区域。蚀刻介电层可打开预先存在的针孔，可接着暴露出有源层的一些部分于含卤素的蚀刻剂。当针孔由于侧边蚀刻而打开时，有源层的更多部分将会暴露于针孔之下。含卤素的蚀刻剂相较于介电层将优先(preferentially)蚀刻有源层，将形成一或多个空隙区域于针孔所在处之下的有源层中。孔隙区域的尺寸将反映蚀刻时间的量以及在所述位置有源层可得到的蚀刻剂的浓度。
一旦形成空隙区域，在要素508可检验基板的有源层中的空隙区域。各个空隙区域被预期对应于介电层中的开口(例如是针孔)。因此，空隙区域的更大的尺寸使得通过光学装置测量针孔的数量成为可能，光学装置例如是相机或光学显微镜。空隙区域的尺寸与形态可提供更多的信息，这些信息例如是针孔的尺寸以及与介电层中其它针孔的接近程度(proximity)。
本文所述的实施例揭露未使用高倍率的方式的情况下来确认形成于介电层中的针孔的数量的方法，高倍率的方式例如是来自于扫描式电子显微镜。用至少有源层与介电层形成叠层。此叠层可包括其它层(例如是在薄膜晶体管中)。以足够的厚度形成介电层，使得介电层可被蚀刻至原先厚度的约40％与约60％之间。如上所述的介电层接着使用蚀刻剂蚀刻，蚀刻剂相较于介电层将优先蚀刻有源层，以产生一或多个空隙区域。空隙区域可使用标准的光学显微镜或其它的光学装置观察到。
无针孔的介电层(例如是氧化硅层)有益于金属氧化物薄膜晶体管的完整性，并且无针孔的介电层应接受评估。通过使用上述的方法，可以在进行进一步处理之前利用简单且低成本的工艺排除具有劣质形成的层的基板。
虽然上述内容针对的是本发明的实施例，然在不脱离本发明的基本范围内，当可提出本发明的其它的及进一步的实施例，且本发明的保护范围当视后附的权利要求所界定内容为准。

Claims (12)

1.一种分析装置的方法，包括：
形成有源层于基板的沉积表面上；
形成介电层于所述有源层之上；
蚀刻至少所述介电层，来去除所述介电层的至少40％，以产生蚀刻过的介电层，其中蚀刻剂蚀刻所述有源层的速度较蚀刻所述介电层的速度更快；以及
使用所述有源层对所述蚀刻过的介电层的针孔密度进行光学测量。
2.一种分析装置的方法，包括：
形成有源层于基板的沉积表面上，其中所述有源层包括IGZO；
形成介电层于所述有源层之上；
蚀刻至少所述介电层，来去除所述介电层的至少40％，以产生蚀刻过的介电层；以及
使用所述有源层对所述蚀刻过的介电层的针孔密度进行光学测量。
3.一种侦测针孔的方法，依序包括：
设置基板于工艺腔室中，所述基板包括：
有源层；以及
介电层，所述介电层具有厚度；
传送含卤素的蚀刻剂至所述介电层，以将所述介电层的厚度蚀刻至等同于所述有源层的厚度，其中所述有源层的部分因所述含卤素的蚀刻剂而暴露；
蚀刻所述有源层的暴露的部分，以产生一或多个空隙区域；以及
通过光学测量检验所述基板的所述有源层中的所述空隙区域，每一个空隙区域对应于所述介电层中的针孔。
4.如权利要求3所述的方法，其中所述介电层的厚度为所述有源层的厚度的2倍。
5.如权利要求3所述的方法，其中所述含卤素的蚀刻剂是氢氟酸。
6.如权利要求3所述的方法，其中所述蚀刻剂蚀刻所述有源层的速度较蚀刻所述介电层的速度更快。
7.如权利要求3所述的方法，其中所述介电层包括SiO2、Al2O3、氮化硅、氧化铪、氧化钛、氧化钽、氧化锆，或上述的组合。
8.如权利要求3所述的方法，其中所述有源层包括IGZO。
9.一种分析装置的方法，包括：
设置基板于工艺腔室中，所述基板具有沉积表面；
形成IGZO有源层于所述沉积表面上，所述IGZO层被沉积至第一厚度；
形成氧化硅层于所述IGZO有源层之上达第二厚度；
传送包括氢氟酸的蚀刻剂至所述氧化硅层，所述蚀刻剂去除所述氧化硅层的所述第二厚度的50％，其中所述IGZO有源层的部分暴露于所述蚀刻剂；
蚀刻所述IGZO有源层的暴露的部分，以产生一或多个空隙区域；以及
通过光学测量检验所述基板的所述空隙区域，所述空隙区域通过在所述IGZO有源层中的所述蚀刻剂所形成，所述空隙区域中的每一个对应于所述氧化硅层中的针孔。
10.如权利要求9所述的方法，其中所述第一厚度介于100埃与2000埃之间。
11.如权利要求9所述的方法，其中所形成的所述氧化硅层的厚度介于1000埃和4000埃之间。
12.如权利要求9所述的方法，其中所述空隙区域通过使用光学显微镜是可见的。
CN201480011873.0A 2013-03-12 2014-03-06 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法 Expired - Fee Related CN105009297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361778223P 2013-03-12 2013-03-12
US61/778,223 2013-03-12
PCT/US2014/021086 WO2014158955A1 (en) 2013-03-12 2014-03-06 Pinhole evaluation method of dielectric films for metal oxide semiconductor tft

Publications (2)

Publication Number Publication Date
CN105009297A CN105009297A (zh) 2015-10-28
CN105009297B true CN105009297B (zh) 2019-06-14

Family

ID=51528892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011873.0A Expired - Fee Related CN105009297B (zh) 2013-03-12 2014-03-06 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法

Country Status (6)

Country Link
US (1) US9245809B2 (zh)
JP (1) JP2016514372A (zh)
KR (1) KR101757400B1 (zh)
CN (1) CN105009297B (zh)
TW (1) TWI567997B (zh)
WO (1) WO2014158955A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052367B2 (ja) 2018-01-18 2022-04-12 株式会社デンソー 半導体装置の製造方法
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115331A (ja) * 1986-11-04 1988-05-19 Matsushita Electronics Corp ピンホールの検査方法
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH07283282A (ja) * 1994-04-08 1995-10-27 Sony Corp 絶縁膜の欠陥検出方法
JP2004221379A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 絶縁膜の評価方法
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物
CN102110625A (zh) * 2009-12-24 2011-06-29 中芯国际集成电路制造(上海)有限公司 一种针孔类生长缺陷的检测方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057225B2 (ja) * 1980-04-26 1985-12-13 三菱電機株式会社 半導体装置の試験方法
JPS60140729A (ja) * 1983-12-28 1985-07-25 Oki Electric Ind Co Ltd 半導体素子膜の欠陥検査方法
JP2807679B2 (ja) * 1988-07-08 1998-10-08 住友シチックス株式会社 シリコン基板の絶縁膜欠陥検出方法
JPH05226367A (ja) * 1992-02-14 1993-09-03 Fuji Xerox Co Ltd 半導体素子の製造方法
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH0831898A (ja) * 1994-07-18 1996-02-02 Hitachi Ltd 半導体ウエハの酸化膜評価方法
JPH1022283A (ja) * 1996-07-05 1998-01-23 Nippon Steel Corp 半導体装置の製造方法
JP3685678B2 (ja) * 2000-03-21 2005-08-24 沖電気工業株式会社 半導体ウエハの評価方法
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US7524744B2 (en) * 2003-02-19 2009-04-28 Shin-Etsu Handotai Co., Ltd. Method of producing SOI wafer and SOI wafer
US20050029226A1 (en) * 2003-08-07 2005-02-10 Advanced Power Technology, Inc. Plasma etching using dibromomethane addition
US6949481B1 (en) 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
JP5330739B2 (ja) * 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド 有機ｅｌ表示装置およびその製造方法
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
WO2012024114A2 (en) 2010-08-20 2012-02-23 Applied Materials, Inc. Methods for forming a hydrogen free silicon containing dielectric film
TWI553146B (zh) 2010-12-30 2016-10-11 應用材料股份有限公司 使用微波電漿之薄膜沉積

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115331A (ja) * 1986-11-04 1988-05-19 Matsushita Electronics Corp ピンホールの検査方法
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH07283282A (ja) * 1994-04-08 1995-10-27 Sony Corp 絶縁膜の欠陥検出方法
JP2004221379A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 絶縁膜の評価方法
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物
CN102110625A (zh) * 2009-12-24 2011-06-29 中芯国际集成电路制造(上海)有限公司 一种针孔类生长缺陷的检测方法

Also Published As

Publication number Publication date
KR101757400B1 (ko) 2017-07-12
US9245809B2 (en) 2016-01-26
TWI567997B (zh) 2017-01-21
KR20150127144A (ko) 2015-11-16
WO2014158955A1 (en) 2014-10-02
JP2016514372A (ja) 2016-05-19
US20140273312A1 (en) 2014-09-18
TW201507166A (zh) 2015-02-16
CN105009297A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
US9960031B2 (en) Plasma processing apparatus and plasma processing method
KR100405578B1 (ko) 반도체 장치의 제조 방법
US9039909B2 (en) Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
KR20120109389A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US9780037B2 (en) Method of processing target object
JP5750496B2 (ja) プラズマ処理方法
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US9245764B2 (en) Semiconductor device manufacturing method
JP5853087B2 (ja) プラズマ処理方法
US20150050750A1 (en) Plasma processing method and plasma processing apparatus
CN105009297B (zh) 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法
Darnon et al. Synchronous pulsed plasma for silicon etch applications
JP6169666B2 (ja) プラズマ処理方法
JP2010263244A (ja) プラズマ処理方法
US7387743B2 (en) Etching method and apparatus, computer program and computer readable storage medium
JP2007103604A (ja) エッチング方法および処理装置
Posseme et al. New fluorocarbon free chemistry proposed as solution to limit porous SiOCH film modification during etching
US20230025296A1 (en) Methods for preparing void-free coatings for plasma treatment components
US20050106868A1 (en) Etching method
TW201841281A (zh) 用於薄膜之材料性質分析之方法及系統
Klemens et al. HIGH DENSITY PLASMA GATE ETCHING OF 0.12 µm DEVICES WITH SUB 1.5 nm GATE-OXIDES
Schaepkens Inductively coupled fluorocarbon plasma processing
JPH0559578B2 (zh)
Chen et al. In situ monitoring and real-time control of gate hardmask etching in high-volume manufacturing of ICs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190614

CF01 Termination of patent right due to non-payment of annual fee