TWI567997B - 用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估方法 - Google Patents

用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估方法 Download PDF

Info

Publication number
TWI567997B
TWI567997B TW103107323A TW103107323A TWI567997B TW I567997 B TWI567997 B TW I567997B TW 103107323 A TW103107323 A TW 103107323A TW 103107323 A TW103107323 A TW 103107323A TW I567997 B TWI567997 B TW I567997B
Authority
TW
Taiwan
Prior art keywords
active layer
dielectric layer
layer
thickness
oxide
Prior art date
Application number
TW103107323A
Other languages
English (en)
Other versions
TW201507166A (zh
Inventor
任東吉
泰景 元
卓尚美
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201507166A publication Critical patent/TW201507166A/zh
Application granted granted Critical
Publication of TWI567997B publication Critical patent/TWI567997B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估 方法
本發明之實施例通常係有關於一種用於評估薄膜電晶體結構中的介電薄膜的針孔的方法。
近年來，在薄膜電晶體(Thin Film Transistor,TFT)與具有此種薄膜電晶體的裝置(例如是平板顯示器(flat panel display))、所有種類的積體電路與用於機械開關與繼電器(relays)的取代物的關注已日漸增加。對於裝置的穩定度與可重複性而言，許多薄膜電晶體(例如是金屬氧化物半導體薄膜電晶體)對於氫氣、氧氣與水係非常敏感。
對於裝置的穩定度與可重複性而言，金屬氧化物半導體薄膜電晶體對於氫氣與水係非常敏感。主動層(亦即金屬氧化物半導體層)應藉由一蝕刻停止層(ES or etch stop layer)(例如是用於蝕刻停止式薄膜電晶體(etch stop-TFTs))、以及用於背通道蝕刻式薄膜電晶體(back channel etch TFT)(例如是BCE TFT)的保護層(passivation layer)，在薄膜電晶體的製程期間及/或製程之後受到 保護。一般相信介電層的針孔係氫氣及/或水穿透的主要路徑。一般相信介電層中的針孔允許水和氫氣穿過蝕刻停止層及/或保護層而到達主動層(亦即金屬氧化物半導體)。
為了偵測保護層中針孔的形成，在氫氟酸(HF)蝕刻 介電層之後已使用掃描式電子顯微鏡(scanning electron microscope,SEM)在數個點進行研究。掃描式電子顯微鏡的研究係使用高能量電子的一集中光束來產生多種的訊號，以產生一物質之表面的高倍率的影像，此物質例如是一保護層。然而，掃描式電子顯微鏡的研究具有一些不易克服的缺陷。首先，由於掃描式電子顯微鏡通常應用於高倍率，使用掃描式電子顯微鏡觀察大範圍的薄膜係為困難。其次，掃描式電子顯微鏡無法分辨薄膜中的針孔以及蝕刻後的海綿狀多孔薄膜之間的差異。
因此，現今係需要用於確認針孔形成的改善的方法。
本發明通常係有關於薄膜電晶體(TFT)中介電薄膜 的針孔的評估方法。在一實施例中，一種分析一裝置的方法可包括形成一主動層於一基板的一沉積表面上；形成一介電層於主動層之上；運用一蝕刻劑以蝕刻至少該介電層，來移除介電層之至少40%，以產生一蝕刻過的介電層；以及使用主動層對蝕刻過的介電層的一針孔密度進行一光學量測。
在另一實施例中，一種偵測針孔的方法可包括：設 置一基板於一製程腔室中；傳送一含鹵素的蝕刻劑(halogen-containing etchant)至介電層，以將介電層之厚度蝕刻至 約等同於主動層之該厚度，其中主動層之複數個部分係藉由含鹵素的蝕刻劑暴露出；蝕刻主動層之該些暴露的部分，創造出一個或複數個空隙區域；以及檢驗基板的主動層中的該些空隙區域，該些空隙區域中的各個對應於介電層中的一針孔。基板包括：一主動層；以及一介電層，介電層具有一厚度。
在另一實施例中，一種分析一裝置的方法可包括： 設置一基板於一製程腔室中，該基板具有一沉積表面；形成一銦鎵鋅氧化物主動層(IGZO active layer)於沉積表面上，銦鎵鋅氧化物主動層係沉積至一第一厚度；形成一氧化矽層於銦鎵鋅氧化物主動層之上，氧化矽層係沉積至一第二厚度；傳送包括氫氟酸的一蝕刻劑至氧化矽層，蝕刻劑移除氧化矽層的第二厚度的約50%，其中銦鎵鋅氧化物主動層的複數個部分係暴露於蝕刻劑；蝕刻銦鎵鋅氧化物主動層的該些暴露的部分，以產生一個或複數個空隙區域；以及檢驗基板的該些空隙區域，該些空隙區域係藉由在該銦鎵鋅氧化物主動層中的蝕刻劑所形成，該些空隙區域中的各個係對應於氧化矽層中的一針孔。
為了對本發明之上述特徵可有更佳的瞭解，可以參 閱實施例與一些所附圖式以理解本發明之更特定的描述與上述之簡明的摘要。應注意的是，雖然所附圖式僅繪示本發明之典型的實施例，然並非用以限定本發明之範疇，本發明可承認其他相同效果的實施例。
為了幫助理解，圖式中係盡可能地使用相同元件符 號來表示相同元件。應思及的是，一實施例中所揭露的元件可能有效地使用於其他實施例中，並不需再特別描述。
100‧‧‧腔室
102‧‧‧壁
104‧‧‧底部
106‧‧‧噴頭
108‧‧‧長條閥開口
110‧‧‧真空幫浦
112‧‧‧背板
114‧‧‧凸部
128‧‧‧射頻源
116‧‧‧致動器
118‧‧‧基板支撐件
120‧‧‧基板
122‧‧‧舉栓
124‧‧‧加熱及/或冷卻元件
126‧‧‧射頻返回帶
130‧‧‧遠程電漿源
132‧‧‧氣體源
134‧‧‧噴頭懸架
136‧‧‧唇緣
140‧‧‧固定機構
150‧‧‧匹配網路
200、400‧‧‧薄膜電晶體裝置
202、402‧‧‧基板
205‧‧‧閘極電極
206‧‧‧閘極介電層
208、404‧‧‧主動層
211‧‧‧源極電極
212‧‧‧汲極電極
216‧‧‧主動通道
218、406‧‧‧介電層
250‧‧‧金屬氧化物薄膜電晶體堆疊
300、500‧‧‧方法
302、304、306、308、502、504、506、508‧‧‧步驟
408a、408b、408c‧‧‧針孔
410‧‧‧蝕刻劑
412a、412b、412c‧‧‧空隙區域
414‧‧‧蝕刻區域
第1圖繪示根據一實施例之製程腔室的剖面圖。
第2圖繪示根據一實施例之薄膜電晶體裝置的示意圖。
第3圖繪示根據一實施例之用於偵測針孔的方法的框圖。
第4A至4C圖繪示根據一實施例之使用針孔確認方法處理基板的示意圖。
第5圖繪示根據一實施例之處理一基板的方法。
本文所述之實施例一般係有關於薄膜電晶體(TFT)中的介電薄膜的針孔(pinhole)的評估方法。沒有針孔的氧化矽層(SiOx layer)對於金屬氧化物薄膜電晶體的完整性來說係為關鍵，且應進行評估。本發明提出使用創新的銦鎵鋅氧化物/氧化矽(IGZO/SiOx)雙層結構的濕蝕刻/光學微結構檢查(wet etching/optical microstructural inspection)。
藉由使用本文所述之實施例，由於主動層(active layer)的優先蝕刻，介電層中的針孔可以被可視地(visibly)偵測到。介電層中的針孔在濕蝕刻之後變為形狀清晰且更大，這是由於薄膜的針孔區域係多孔性的，且薄膜的針孔區域相較於介電薄膜中其他沒有針孔的區域並不緻密。濕蝕刻(例如是氫氟酸(hydrofluoric acid)蝕刻)可有效地蝕刻大部分的介電薄膜(例如是氧化係薄膜)。使用足夠的時間或足夠的表面區域移動進行濕蝕 刻，多孔性區域中在沉積的層的厚度方向上與在針孔的側壁方向上皆將被蝕刻，然而對於其他沒有針孔的區域將僅有在厚度方向上均勻地進行蝕刻。對介電薄膜之多孔性區域的針孔進行額外的蝕刻，可允許氫氟酸到達例如是金屬氧化物的主動層。主動層相較於介電層通常係較易於受到氫氟酸與其他酸類的影響。如此，藉由氫氟酸，主動層係被蝕刻地更加快速。在氫氟酸濕蝕刻後，主動層中所產生的空隙區域係較介電薄膜的真實的針孔大小係為更寬的區域。蝕刻過的空隙區域係易於利用標準的光學裝置(例如是光學顯微鏡)觀察到，因此本發明之方法使得對於有缺陷的裝置的確認相較於通過目前的掃描式電子顯微鏡的方法更為實際。關於本發明所述之實施例可參照下列所附圖式來更清楚地理解。
第1圖繪示可用於進行本發明所述之操作的製程腔 室的剖面圖。此設備包括其中一個或複數個膜可以配置於基板120上的腔室100。腔室100通常包括複數個壁102、一底部104、及一噴頭(showerhead)106，由該些壁102、底部104、及噴頭106定義出一處理空間(process volume)。一基板支撐件118係配置於處理空間之內。處理空間係藉由一長條閥開口(slit valve opening)108與外部相通，使得基板120可傳送至腔室100內及傳送出腔室100外。基板支撐件118可耦接於一致動器116，以升高及降低基板支撐件118。舉栓(lift pin)122係可移動地設置貫穿基板支撐件118，以移動一基板至基板接收表面(substrate receiving surface)且自基板接收表面移動基板。基板支撐件118亦可包括加熱及/或冷卻元件124，以保持基板支撐件118於一所 需之溫度。基板支撐件118亦可包括射頻返回帶(RF return strap)126，以在基板支撐件118之周圍提供一射頻返回路徑(RF return path)。
噴頭106可藉由一固定機構(fastening mechanism)140耦接於一背板112。噴頭106可藉由一個或複數個固定機構140耦接於背板112，以有助於避免下彎(sag)及/或控制噴頭106之平直度(straightness)/曲率(curvature)。
一氣體源132可以耦接於背板112，以經由噴頭106 中的氣體通道提供製程氣體到一製程區域，製程區域位於噴頭106與基板120之間。氣體源132可包括一含矽的氣體供應源、含氧的氣體供應源、及含碳的氣體供應源等等。可以於一個或複數個實施例使用的典型的製程氣體包括甲矽烷(SiH4)、乙矽烷(disilane)、一氧化二氮(N2O)、氨氣(NH3)、氫氣(H2)、氮氣(N2)、或其組合。
一真空幫浦110耦接於腔室100，以控制處理空間 於一所需之壓力。一射頻源(RF source)128經由一匹配網路(match network)150耦接於背板112及/或耦接於噴頭106，以提供一射頻電流(RF current)至噴頭106。射頻電流在噴頭106及基板支撐件118之間產生一電場，使得一電漿可自噴頭106及基板支撐件118之間的氣體產生。
一遠程電漿源130，例如是感應式耦合之遠程電漿 源130亦可耦接於氣體源132與背板112之間。在處理基板與處理基板之間，一淨化氣體可提供到遠程電漿源130，使得一遠程電漿產生。來自遠程電漿之自由基(radicals)可提供至腔室100， 以清潔腔室100之部件。此淨化氣體可進一步藉由提供至噴頭106之射頻源128來激發。
噴頭106可額外地藉由噴頭懸架134來耦接於背板 112。於一實施例中，噴頭懸架134可為一可撓性金屬襯套(flexible metal skirt)。噴頭懸架134可具有一唇緣(lip)136，噴頭106可置於唇緣136上。背板112可置於一凸部(ledge)114之上表面上，凸部114耦接於壁102，以密封腔室100。
第2圖繪示根據本發明之一實施例之薄膜電晶體裝 置200的示意圖。薄膜電晶體裝置200包括一基板202及一金屬氧化物薄膜電晶體堆疊(MO-TFT stack)250。金屬氧化物薄膜電晶體堆疊250可包括一閘極電極205、一閘極介電層206、一主動層(active layer)208、一源極電極211、一汲極電極212、及一介電層218。
如第2圖所示，金屬氧化物薄膜電晶體堆疊250包 括沉積於該基板202之表面上的閘極電極205。可適用於基板202的材料包括玻璃、塑膠、與半導體晶圓，然並非僅限於此。可適用於閘極電極205的材料包括鉻(chromium)、鉬(molybdenum)、銅(copper)、鋁(aluminum)、鎢(tungsten)、鈦(titanium)、及其組合，然並非僅限於此。
閘極介電層206係接著沉積於基板202與閘極電極 205兩者之上。閘極介電層206可包括氟氧化矽(SiOF)、氮化矽(SiN)、氧化矽(SiOx)、氮氧化矽(SiON)、及其組合。此外，雖然閘極介電層206係顯示為單一層，可思及的是，閘極介電層206可包括多層，各個層可包括不同的化學成分。閘極介電層206應 以最小量的氫沉積。
主動層208係沉積為金屬氧化物薄膜電晶體堆疊 250的半導體層。可適用於主動層208的材料包括銦鎵鋅氧化物(IGZO)、氮氧化鋅、及氧化鋅。主動層208可藉由適合的沉積方法(例如是物理氣相沉積(PVD))來沉積。在一實施例中，物理氣相沉積可包括施加一直流偏壓(DC bias)於一旋轉陰極(rotary cathode)。
源極電極211與汲極電極212可形成於主動層208 之上。在形成源極電極211與汲極電極212當中，主動層208之一部分係暴露於源極電極211與汲極電極212之間。此位於源極電極211與汲極電極212之間的區域係意指為主動通道(active channel)216。在另一實施例中，一蝕刻停止層(未顯示)可形成於主動通道216中並形成於一部分的源極電極211與汲極電極212之下。
介電層218係接著沉積於主動通道216、源極電極 211、與汲極電極212之上。在一實施例中，接觸於主動層208之主動通道216或接觸於蝕刻停止層的介電層218係一含低量氫的氧化物，例如是氧化矽或氟氧化矽。介電層218可沉積至300埃(Å)至3000埃的厚度。如圖所示，介電層218的沉積係實質上共形橫越過主動通道216、源極電極211、與汲極電極212之表面。
針孔形成於一個或複數個阻隔層(barrier layer)(例 如是介電層218)中，讓空氣中的氣體(例如是氫氣)到達主動層208。有一些空氣中的氣體已知或被認為會影響薄膜電晶體的效能(performance)。於主動層吸附水(H2O)可導致主動層中電子載體 的累積。吸附氧氣(O2)可造成於主動層中之電子載體的消耗。氫氣擴散至主動層中可使得主動層導電。由於主動層的品質係載體密度(carrier density)及缺陷密度(defect density)的函數，閘極介電層/主動層介面、主動層/蝕刻停止層介面、與主動通道/保護層介面應與空氣中的氫氣、氧氣及水具有最小的接觸。
第3圖繪示根據一實施例之用於偵測薄膜電晶體裝置400中之針孔的方法300的方塊圖。方法300包括，在步驟302，形成一主動層於基板的一沉積表面上；在步驟304，形成一介電層於一主動層之上；在步驟306，傳送一蝕刻劑於至少該介電層，介電層藉由蝕刻劑被蝕刻，以去除至少40%的介電層；在步驟308，光學量測針孔密度。第4A至4C圖繪示參閱第3圖所述的方法進行針孔確認的示意圖。
方法300藉由於步驟302中形成一主動層404於基板402之一沉積表面上而開始。可適用於主動層404的材料包括銦鎵鋅氧化物、氮氧化鋅、與氧化鋅。主動層404可藉由例如是物理氣相沉積的合適的沉積方法進行沉積。在一實施例中，物理氣相沉積可包括施加一直流偏壓於一旋轉陰極。
在步驟304中，一旦沉積主動層404，介電層406可接著形成於主動層404之上。介電層406係形成於主動層404的表面之上。介電層406可沉積為從50埃至3000埃的厚度，例如是由100埃至1000埃的厚度。雖然介電層406係描述為單一層，介電層406之進一步的實施例可包括大於一個的層，且這些層的化學成分可以是不同於任何先前的層。介電層406可包括二氧化矽(SiO2)、氧化鋁(Al2O3)、氮化矽、氧化鉿(HfOx)、氧化鈦 (TiOx)、氧化鉭(TaOx)、氧化鋯(ZrOx)、或其組合。
當使用二氧化矽作為介電層406，二氧化矽可藉由微波電漿輔助化學氣相沉積(MW-PECVD)、電漿輔助化學氣相沉積(PECVD)、或物理氣相沉積(PVD)之任一者來沉積。使用微波電漿輔助化學氣相沉積可以降低或避免有關於物理氣相沉積的電漿損害(plasma damage)及來自電漿輔助化學氣相沉積的氫氣。在一實施例中，係使用微波電漿輔助化學氣相沉積，以沉積一二氧化矽介電層。微波電漿輔助化學氣相沉積提供高度共形的沉積結果、對於沉積薄膜之較少的電漿損害及在沉積的層中氫氣濃度的減少。微波電漿輔助化學氣相沉積之氧化矽一般係以甲矽烷+氧氣或甲矽烷+一氧化二氮作為氣體來源進行沉積，其中甲矽烷+氧氣係較甲矽烷+一氧化二氮提供更好的薄膜品質。
介電層406可具有複數個針孔，例如是圖中所繪示的針孔408a至408c。針孔408a至408c通常顯示為直徑相同且延伸通過介電層406之厚度的圓柱型。然而，針孔408a至408c可以是各種的形狀、長度與尺寸。針孔408a至408c提供空氣中的氣體到達主動層404的路徑，造成如上所述的裝置失效。
在步驟306中，隨著介電層406的沉積，蝕刻劑410係傳送至至少該介電層406。如第4B圖所示，蝕刻劑410係位於介電層406之表面上。蝕刻劑410可以是一含鹵素的蝕刻劑，例如是氫氟酸(HF)。氫氟酸的濃度可以是介於1：25與1：200之間，例如是1：100的氫氟酸溶液。蝕刻劑的蝕刻特質係一些因子的函數，這些因子例如是蝕刻時間與蝕刻劑的濃度。介電層406可具有比主動層404之厚度相對更大的厚度。在一實施例中，介電 層406的厚度是主動層404的厚度的2倍。
蝕刻劑410可蝕刻介電層406之厚度的一部分。在 一實施例中，係將介電層406的厚度蝕刻至約等同於主動層404的厚度。在另一實施例中，係將介電層406蝕刻至介於原本的厚度的40%與60%之間，例如是原本的厚度的約50%。如第4C圖所示，蝕刻劑410已對介電層406之厚度的一部分進行蝕刻，此部分繪示為蝕刻區域414。再者，蝕刻劑410已將針孔408a至408c蝕刻為更寬。蝕刻劑410可再進入(access)主動層404。蝕刻劑410對於主動層404具有比蝕刻介電層406時更高的蝕刻速率。因此，蝕刻劑410產生複數個空隙區域，如圖中所繪示的空隙區域412a至412c。
在步驟308，一旦已藉由蝕刻劑410蝕刻介電層406，可使用蝕刻過的主動層光學量測介電層406的針孔密度。空隙區域412a至412c對應於針孔408a至408c。然而，空隙區域412a至412c係相對較大且可使用光學裝置(例如是光學顯微鏡)觀察到。
針孔408a至408c不論是在蝕刻前後皆不足夠大到免於使用高倍率光學裝置(例如是掃描式電子顯微鏡)的情況下觀察到。利用介電層406與主動層404之間的差異蝕刻，可使用主動層404以提供針孔408a至408c之定位的標示。本文中，介電層406係被蝕刻，使得針孔408a至408c打開以暴露下面的主動層404的部分。主動層404的暴露的部分係被蝕刻，以產生更能夠觀察到的空隙區域412a至412c。可使用基於光(light-based)的裝置(例如是光學顯微鏡)觀察到空隙區域412a至412c。
第5圖繪示根據本文所述的實施例之處理一基板的 方法500。方法500包括，在步驟502，設置一基板於一處理腔室中，基板包括一沉積表面、一主動層、與具有長度、寬度與厚度的一介電層；在步驟504，傳送一含鹵素的蝕刻劑至介電層，以將介電層的厚度蝕刻至約等同於主動層之厚度，其中藉由含鹵素的蝕刻劑，主動層的一些部分係暴露出；在步驟506，蝕刻暴露出的主動層，產生一個或多個空隙區域；在步驟508，檢驗基板中主動層的空隙區域，各個空隙區域對應於一針孔。
方法500係在步驟502藉由設置一基板於一處理腔 室中開始。基板可以是參照如第2圖所述之基板。基板具有一沉積表面、一主動層、與一介電層。主動層可以包括參照於如上列第2與第3圖所述的一材料。在一實施例中，主動層係藉於100埃與2000埃之間的厚度，例如是1000埃。
介電層係配置於主動層之上。介電層可以是氧化矽 介電層，例如是二氧化矽。介電層具有一長度、寬度與厚度。長度與寬度通常描述介電層的二維覆蓋，介電層的長度與寬度方向對應於主動層的長度與寬度方向以及基板沉積表面。介電層的厚度可以是介於200埃與4000埃之間，例如是2000埃。
在步驟504，一旦基板係設置於處理腔室中，可傳 送一含鹵素的蝕刻劑至介電層。此含鹵素的蝕刻劑可以是氫氟酸，例如是參照第3圖所述。含鹵素的蝕刻劑可將介電層的厚度蝕刻至約等同於主動層的厚度。在一實施例中，係將介電層於約1000埃的主動層之上沉積至2000埃的厚度。接著係將介電層由2000埃蝕刻至1000埃。
蝕刻介電層之後，在步驟506可蝕刻主動層的暴露部分，以產生一個或複數個空隙區域。蝕刻介電層可打開預先存在的針孔，可接著暴露出主動層的一些部分於含鹵素的蝕刻劑。當針孔由於側邊蝕刻而打開時，主動層的更多部分將會暴露於針孔之下。含鹵素的蝕刻劑將更傾向於(preferentially)蝕刻主動層，相較於介電層，將形成一個或複數個空隙區域於針孔所在處之下的主動層中。孔隙區域的尺寸將反應蝕刻時間的量以及能夠在針孔所在處的主動層中的蝕刻劑的濃度。
一旦形成空隙區域，在步驟508可檢驗基板的主動層中的空隙區域。各個空隙區域係被預期對應於介電層中的開口(例如是一針孔)。因此，空隙區域的更大的尺寸使得藉由光學裝置量測針孔的數量成為可能，光學裝置例如是相機或光學顯微鏡。空隙區域的尺寸與形態可提供更多的資訊，這些資訊例如是針孔的尺寸以及與介電層中其他針孔的接近程度(proximity)。
本文所述之實施例揭露未使用高倍率的方式之下來確認形成於主動層中的針孔的數量的方法，高倍率的方式例如是來自於掃描式電子顯微鏡。用至少一主動層與一介電層形成一堆疊。此堆疊可包括其他層(例如是在一薄膜電晶體中)。以足夠的厚度形成介電層，使得介電層可被蝕刻至原先厚度的約40%與約60%之間。如上所述的介電層係接著使用一蝕刻劑蝕刻，蝕刻劑將更傾向於蝕刻主動層，相較於介電層，以產生一個或複數個空隙區域。空隙區域可使用標準的光學顯微鏡或其他的光學裝置觀察到。
無針孔的介電層(例如是氧化矽層)係有益於金屬氧 化物薄膜電晶體的完整性，並且無針孔的介電層應接受評估。藉由使用上述的方法，可以在進行進一步處理之前利用一簡單且低成本的製程排除具有劣質形成之層的基板。
雖然本發明已以較佳實施例揭露如上，然在不脫離本發明之基本範疇內，當可提出本發明之其他的及進一步的實施例，且本發明之保護範圍當視後附之申請專利範圍所界定者為準。
400‧‧‧薄膜電晶體裝置
402‧‧‧基板
404‧‧‧主動層
406‧‧‧介電層
408a、408b、408c‧‧‧針孔
412a、412b、412c‧‧‧空隙區域
414‧‧‧蝕刻區域

Claims (19)

  1. 一種分析一裝置的方法，包括：形成一主動層於一基板的一沉積表面上；形成一介電層於該主動層之上；傳送(deliver)一蝕刻劑以蝕刻至少該介電層，來移除該介電層之至少40%，以產生一蝕刻過的介電層，其中該蝕刻劑蝕刻該主動層的速度係較蝕刻該介電層的速度更快；以及使用該主動層對該蝕刻過的介電層的一針孔密度進行光學量測。
  2. 如申請專利範圍第1項所述之方法，其中該主動層具有一第一厚度，且該介電層具有一第二厚度，該第二厚度約為該第一厚度的2倍。
  3. 如申請專利範圍第1項所述之方法，其中該蝕刻劑係一含鹵素的蝕刻劑。
  4. 如申請專利範圍第3項所述之方法，其中該蝕刻劑係氫氟酸(hydrofluoric acid)。
  5. 如申請專利範圍第1項所述之方法，其中該光學量測係利用一光學顯微鏡進行。
  6. 如申請專利範圍第1項所述之方法，其中該介電層包括二氧化矽(SiO2)、氧化鋁(Al2O3)、氮化矽(silicon nitrides)、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鉭(TaOx)、氧化鋯(ZrOx)、或其組合。
  7. 一種分析一裝置的方法，包括： 形成一主動層於一基板的一沉積表面上，其中該主動層包括銦鎵鋅氧化物(IGZO)；形成一介電層於該主動層之上；傳送(deliver)一蝕刻劑以蝕刻至少該介電層，來移除該介電層之至少40%，以產生一蝕刻過的介電層；以及使用該主動層對該蝕刻過的介電層的一針孔密度進行光學量測。
  8. 一種偵測針孔的方法，依序包括：設置一基板於一製程腔室中，該基板包括：一主動層；以及一介電層，該介電層具有一厚度；傳送一含鹵素的蝕刻劑至該介電層，以將該介電層之厚度蝕刻至約等同於該主動層之該厚度，其中該主動層之複數個部分係藉由該含鹵素的蝕刻劑暴露出；蝕刻主動層之該些暴露的部分，以產生一個或複數個空隙區域；以及檢驗該基板的該主動層中的該些空隙區域，該些空隙區域中的各個對應於該介電層中的一針孔。
  9. 如申請專利範圍第8項所述之方法，其中該介電層的厚度係約為該主動層之厚度的2倍。
  10. 如申請專利範圍第8項所述之方法，其中該含鹵素的蝕刻劑係一氫氟酸。
  11. 如申請專利範圍第8項所述之方法，其中該蝕刻劑蝕刻該主動層的速度係較蝕刻該介電層的速度更快。
  12. 如申請專利範圍第8項所述之方法，其中該檢驗係一光學量測。
  13. 如申請專利範圍第8項所述之方法，其中該介電層包括二氧化矽、氧化鋁、氮化矽、氧化鉿(HfOx)、氧化鈦(TiOx)、氧化鉭(TaOx)、氧化鋯(ZrOx)、或其組合。
  14. 如申請專利範圍第8項所述之方法，其中該主動層包括銦鎵鋅氧化物。
  15. 一種分析一裝置的方法，包括：設置一基板於一製程腔室中，該基板具有一沉積表面；形成一銦鎵鋅氧化物主動層於該沉積表面上，該銦鎵鋅氧化物主動層係沉積至一第一厚度；形成一氧化矽層於該銦鎵鋅氧化物主動層之上，該氧化矽層係沉積至一第二厚度；傳送包括氫氟酸的一蝕刻劑至該氧化矽層，該蝕刻劑移除該氧化矽層的該第二厚度的約50%，其中該銦鎵鋅氧化物主動層的複數個部分係暴露於該蝕刻劑；蝕刻該銦鎵鋅氧化物主動層的該些暴露的部分，以產生一個或複數個空隙區域；以及檢驗該基板的該些空隙區域，該些空隙區域係藉由在該銦鎵鋅氧化物主動層中的該蝕刻劑所形成，該些空隙區域中的各個係對應於該氧化矽層中的一針孔。
  16. 如申請專利範圍第15項所述之方法，其中該第一厚度係介於約500埃(Å)與2000埃之間。
  17. 如申請專利範圍第15項所述之方法，其中該氧化矽層 係介於約1000埃(Å)與4000埃之間。
  18. 如申請專利範圍第15項所述之方法，其中於蝕刻前，該第二厚度係約該第一厚度的2倍。
  19. 如申請專利範圍第15項所述之方法，其中該些空隙區域藉由光學顯微鏡係可見的。
TW103107323A 2013-03-12 2014-03-12 用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估方法 TWI567997B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361778223P 2013-03-12 2013-03-12

Publications (2)

Publication Number Publication Date
TW201507166A TW201507166A (zh) 2015-02-16
TWI567997B true TWI567997B (zh) 2017-01-21

Family

ID=51528892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107323A TWI567997B (zh) 2013-03-12 2014-03-12 用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估方法

Country Status (6)

Country Link
US (1) US9245809B2 (zh)
JP (1) JP2016514372A (zh)
KR (1) KR101757400B1 (zh)
CN (1) CN105009297B (zh)
TW (1) TWI567997B (zh)
WO (1) WO2014158955A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052367B2 (ja) * 2018-01-18 2022-04-12 株式会社デンソー 半導体装置の製造方法
CN111599707A (zh) * 2020-05-27 2020-08-28 广州粤芯半导体技术有限公司 钝化层微裂纹的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599241A (en) * 1983-12-28 1986-07-08 Oki Electric Industry Co., Ltd. Method for inspecting defects of thin material film
US6225137B1 (en) * 2000-03-21 2001-05-01 Oki Electric Industry Co., Ltd. Semiconductor wafer evaluation method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057225B2 (ja) * 1980-04-26 1985-12-13 三菱電機株式会社 半導体装置の試験方法
JPH0810195B2 (ja) * 1986-11-04 1996-01-31 松下電子工業株式会社 ピンホールの検査方法
JP2807679B2 (ja) * 1988-07-08 1998-10-08 住友シチックス株式会社 シリコン基板の絶縁膜欠陥検出方法
JPH05226367A (ja) * 1992-02-14 1993-09-03 Fuji Xerox Co Ltd 半導体素子の製造方法
JPH0677484A (ja) * 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH07283282A (ja) * 1994-04-08 1995-10-27 Sony Corp 絶縁膜の欠陥検出方法
JPH0831898A (ja) * 1994-07-18 1996-02-02 Hitachi Ltd 半導体ウエハの酸化膜評価方法
JPH1022283A (ja) * 1996-07-05 1998-01-23 Nippon Steel Corp 半導体装置の製造方法
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP2004221379A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 絶縁膜の評価方法
KR100947815B1 (ko) * 2003-02-19 2010-03-15 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
US20050029226A1 (en) * 2003-08-07 2005-02-10 Advanced Power Technology, Inc. Plasma etching using dibromomethane addition
US6949481B1 (en) 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP5330739B2 (ja) * 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド 有機ｅｌ表示装置およびその製造方法
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN102110625B (zh) * 2009-12-24 2012-07-25 中芯国际集成电路制造(上海)有限公司 一种针孔类生长缺陷的检测方法
CN103098185B (zh) 2010-08-20 2017-02-08 应用材料公司 形成无氢含硅介电薄膜的方法
KR101563541B1 (ko) 2010-12-30 2015-10-27 어플라이드 머티어리얼스, 인코포레이티드 마이크로파 플라즈마를 이용한 박막 증착

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599241A (en) * 1983-12-28 1986-07-08 Oki Electric Industry Co., Ltd. Method for inspecting defects of thin material film
US6225137B1 (en) * 2000-03-21 2001-05-01 Oki Electric Industry Co., Ltd. Semiconductor wafer evaluation method

Also Published As

Publication number Publication date
KR101757400B1 (ko) 2017-07-12
KR20150127144A (ko) 2015-11-16
US20140273312A1 (en) 2014-09-18
TW201507166A (zh) 2015-02-16
US9245809B2 (en) 2016-01-26
WO2014158955A1 (en) 2014-10-02
JP2016514372A (ja) 2016-05-19
CN105009297B (zh) 2019-06-14
CN105009297A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
US11456212B2 (en) Platform and method of operating for integrated end-to-end fully self-aligned interconnect process
TWI631658B (zh) 基底支撐板和包含上述的薄膜沈積裝置
TWI641150B (zh) 多層的鈍化層或蝕刻停止層薄膜電晶體
US20120241412A1 (en) Plasma processing apparatus and plasma processing method
US7514277B2 (en) Etching method and apparatus
US20150179757A1 (en) Methods to Characterize an Embedded Interface of a CMOS Gate Stack
US9780037B2 (en) Method of processing target object
US20220028716A1 (en) Substrate measurement subsystem
TWI567997B (zh) 用於金屬氧化物半導體薄膜電晶體之介電薄膜的針孔評估方法
US9245764B2 (en) Semiconductor device manufacturing method
US9704762B2 (en) Application of in-line glass edge-inspection and alignment check in display manufacturing
KR20190113548A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US7745236B2 (en) Floating gate process methodology
Kim et al. Investigation of oxide layer removal mechanism using reactive gases
US20150219565A1 (en) Application of in-line thickness metrology and chamber matching in display manufacturing
US20220306460A1 (en) Thin films and methods of fabrication thereof
US6985222B2 (en) Chamber leakage detection by measurement of reflectivity of oxidized thin film
US20080038462A1 (en) Method of forming a carbon layer on a substrate
Gevers et al. Ion-radical synergy in HfO2 etching studied with a XeF2/Ar+ beam setup
JP2005101298A (ja) エッチング装置、基板表面評価装置、及び基板表面評価方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees