CN105006486B - 薄膜晶体管以及显示装置 - Google Patents

薄膜晶体管以及显示装置 Download PDF

Info

Publication number
CN105006486B
CN105006486B CN201510202482.3A CN201510202482A CN105006486B CN 105006486 B CN105006486 B CN 105006486B CN 201510202482 A CN201510202482 A CN 201510202482A CN 105006486 B CN105006486 B CN 105006486B
Authority
CN
China
Prior art keywords
light shield
shield layer
transistor
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510202482.3A
Other languages
English (en)
Other versions
CN105006486A (zh
Inventor
世古畅哉
畠泽良和
关根裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN105006486A publication Critical patent/CN105006486A/zh
Application granted granted Critical
Publication of CN105006486B publication Critical patent/CN105006486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

为了液晶显示装置的改善的高清晰度以及其在明亮场所的使用，背光的亮度正在被增加。因此，当采用遮光层来抑制光生漏电流时，引起晶体管特性的波动，这可能在显示中导致故障。在具有浮置遮光层的双栅薄膜晶体管中，布局被设计成，当设所述遮光层与有源层最外侧处的漏区之间的相对面积为Sd，并且所述遮光层与栅电极之间的相对面积为Sg时，使得绝缘层的膜厚为大于等于200nm且小于等于500nm，并且Sg/Sd为大于等于4.7。

Description

薄膜晶体管以及显示装置
相关申请的交叉引用
本申请基于2014年4月24日提交的日本专利申请No.2014-090724并且要求其优先权，该日本专利申请的全部公开内容通过引用的方式并入本申请中。
技术领域
本发明涉及薄膜晶体管以及包括所述薄膜晶体管的显示装置。更具体地，本发明涉及有源矩阵型液晶显示装置，这种显示装置是使用高亮度光源的显示装置。
背景技术
近年来，关于如液晶显示器(LCD)的平板显示器，对于以例如可穿戴(wearable)、普适(ubiquitous)等词语为代表的各种形式设备提出了更多建议，并且使用环境也更加多样化。因此，对于要装载在移动智能电话和平板终端中的小型高清晰度显示器的需求正在快速增长。为了实现小型高清晰度LCD，形成精细图案是必需的。然而，即使减小像素尺寸，也不能简单地克服诸如最小线宽等的制造工艺中的分辨率限制。因此，为了弥补由开口率减小导致的亮度退化，也增加背光的亮度。
此外，除了上述的直视型显示器以外，也建议将这一点应用于例如平视显示器(HUD)。HUD是这样的应用：其中通过放大光学系统显示的显示内容被窗户玻璃(前窗)或者透明屏幕反射从而与窗外的实际场景一起观看显示信息，且HUD已经在飞机、车辆等中投入实际使用。在这种应用中，由于使用环境的亮度、光在被视觉识别之前所引起的光损失等，与直视型显示器相比，更为极强的光(例如，1,000,000cd/m2或更高)被照射到小型显示面板。
如上所述，高亮度光源的使用正变得广泛，尤其是在液晶显示器中。
与此同时，作为小型高清晰度LCD的像素驱动器件，在很多情况下使用了将多晶硅用于晶体管有源层的低温多晶硅(Poly-Si)TFT(薄膜晶体管)。多晶硅TFT与非晶硅(a-Si)TFT相比具有更高的驱动能力，使得其元件尺寸可以减小。因此，当用于像素时，可提高开口率。此外，驱动电路的一部分可以与其一起形成。因此，可以省略驱动IC芯片，使得有可能减小尺寸并且提高连接部分的可靠性。
多晶硅TFT通常采用LDD(轻掺杂漏极)结构，在这种结构中，在沟道区与源-漏区之间的偏移部分中轻掺杂杂质以抑制关断状态下的漏电流。然而，当与高亮度背光一起使用时，多晶硅TFT直接受到例如1,000,000cd/m2水平的辐射，因此，由于光激发产生的载流子，使得关断状态下的漏电流增加。因此，来自背光的光对多晶硅TFT的影响引起显示故障、动作故障等，例如，对比度恶化以及串扰、闪烁等增加。因此，期望抑制这些问题。
接下来将描述专利文献中记载的相关技术。
为了抑制漏电流导致的这些问题，日本未审专利公开Hei 9-51099(摘要等)(专利文献1)提出了一种技术，其中经由绝缘层在包括沟道区、LDD区和源-漏区的多晶硅有源层中设置遮光层。采用这项技术，导电的遮光层从多晶硅有源层的背面(正常栅电极相对侧的面)，起着底部栅电极的作用，由此改变了晶体管特性。
日本未审专利公开2001-66587(第0016段等)(专利文献2)提出了一种结构，其中遮光层连接到外部电源，来固定遮光层的电势，从而抑制上述晶体管特性变化。然而，这种技术最大的问题是制造工艺中的步骤数增加，使得成本毫无疑问地增加。
作为在遮光层保持在电浮置状态下抑制断态漏电流的技术，有如下利用电容耦合的建议。
WO 2011/027650(第0020、0021段等)(专利文献3)提出了一种技术：在共面型LDD晶体管中采用遮光层的情况下，设定晶体管的端子电压以及遮光层与栅电极之间的电容，使得在关断状态下遮光层的电势变为负(或正)。
在这种技术中，基于等效电路从计算结果获取设计指标。当判断所述特性时，仅仅使用关断状态下的漏电流，并且晶体管的端子电压以及遮光层与栅电极之间的电容是可设定的参数。因此，该技术并未调整与晶体管的几何形状以及电极的布局有关的具体范围。
日本未审专利公开Hei 8-211406(摘要等)(专利文献4)是调整晶体管的几何形状的情况的例子。在该例子中，晶体管是顶栅型的并且具有栅偏移。此外，其遮光层比多晶硅有源层的面积更大。专利文献4提出了一种技术，该技术通过与遮光层从有源层凸出的区域与其它导电层(栅极布线、数据布线和像素电极中的每一者)之间的静态电容有关的相互关系，来抑制断态漏电流。电极之间的静态电容主要根据相对面积来确定，使得其被认为是几何调整。
对于这项技术，设遮光层与栅极布线之间的电容是Cg，并且遮光层与数据布线或像素电极之间的电容是Cd，则优选满足如下关系。
0.6×Cg≦Cd≦5×Cg
该表达式可以变换成如下关系。
0.2≦Cg/Cd≦1.66
然而，根据发明人等的观点和认识，在该表达式所示的范围内，当漏极电压变化时晶体管特性的波动不能落入优选范围内。
作为调整晶体管的几何形状的情况的另一个例子，日本未审专利公开Hei 10-70277(摘要等)(专利文献5)公开了一种技术，该技术在正交错型或反交错型的非晶硅薄膜晶体管中，将遮光层与栅电极之间的电容设定为遮光层与漏电极之间的电容的三倍以上。在该技术中，不仅电容，还提及了将相对面积也设定为三倍以上。
将电容和相对面积设定为三倍以上的依据是这样描述的：遮光层的电势不超过晶体管的阈值电压。然而，尽管在关断的栅极电压下的漏电流极小，但是电压等于或小于阈值电压的亚阈值区中源与漏之间流动的电流是极大的电流。此外，仅通过将上述那些设定为三倍，无法充分抑制由于漏极电压变化导致的晶体管特性的波动。
上文提及的专利文献3、4和5的共同点是：以遮光层的电势满足特定条件的方式来调整遮光层-漏区电容以及遮光层-栅电极电容。
第一个问题是在薄膜晶体管中当在玻璃基板与有源层之间设置遮光层时晶体管特性会发生变化。其原因如下。
为了抑制由于高强度光照射引起的光生漏电流，提供遮光层以便光不直接照射到薄膜晶体管。假设具有多晶硅有源层的共面型薄膜晶体管的情况，将遮光层放置在玻璃基板与多晶硅有源层之间并且将下部绝缘层放置在遮光层与有源层之间。遮光层位于最下层，从而其经历之后执行的所有晶体管制造工艺。因此，需要遮光层耐受那些工艺。当然，需要遮光层具有遮光的特性。作为可用于遮光层的材料，诸如铬(Cr)和钼(Mo)这样的高熔点金属是候选材料。
然而，要成为遮光层的金属材料是导电的，其放置在多晶硅有源层附近并且与漏区重叠，以用来可靠地覆盖沟道区和LDD区域。因此，遮光层由于漏极电压的影响变得具有电势，并且该电势像栅电极一样作用于有源层，由此改变了原始栅电极电势的特性。尤其是当薄膜晶体管用于有源矩阵LCD的像素时，晶体管的源极电势和漏极电势每一刻都在变化，从而就电势而言可能频繁发生源极和漏极的反转。即，取决于根据动作状态而显著变化的漏极电压，晶体管特性会发生变化。
晶体管特性的变化影响设计余量。当设计诸如显示装置的装置时，可能在制造过程中发生的波动的因素、可能在长期使用过程中发生的特性变化的因素、以及狭义动作余量都被加到驱动所需的最小电压以设定驱动电压。当取决于漏极电压的晶体管特性的波动超出动作余量时，会引起动作故障。另一方面，当仅将其设计成扩大动作余量时，就要牺牲器件性能。
在专利文献3、4和5中：关于薄膜晶体管关断时的电流，以遮光层的电势满足特定条件的方式来调整遮光层-漏区电容以及遮光层-栅电极电容。然而，尽管估计了遮光层的电势，但是并未充分考虑遮光层电势作用于有源层的沟道区和LDD区并且影响晶体管特性这一点。例如，当下部绝缘层的膜厚度不同时，即使遮光层具有相同的电势，对有源层的影响，即特性变化的程度，也应当有差异。然而，在上述专利文献中均未提及这一点。
第二个问题是成本有可能增加。通过形成向遮光层提供某种类型的电势的结构来控制遮光层的电势，步骤数量会增加，使得成本毫无疑问地增加。
因此，本发明的一个示例性目的是除了采用经由下部绝缘层提供遮光层的设计之外，不增加任何新的步骤和工艺，并且不采用扩大动作余量的设计而排除上述问题，以便实现即使使用高亮度背光也能够抑制光生漏电流和依赖于漏极电压发生的特性波动的薄膜晶体管，以及实现使用了这种薄膜晶体管的诸如液晶显示器的显示装置。
发明内容
根据本发明示例性方面的薄膜晶体管，其特征为，包括：多晶硅有源层形成的沟道区、和LDD区和漏区；经由栅极绝缘膜至少在沟道区中设置的栅电极；以及电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，所述薄膜晶体管是双栅结构，当设所述遮光层与所述漏区重叠的面积为Sd，并且所述遮光层与所述栅电极重叠的面积为Sg时，所述绝缘层的膜厚为大于等于200nm且小于等于500nm，并且Sg/Sd为大于等于4.7。
附图说明
图1A是表示没有遮光层的薄膜晶体管的俯视图，并且图1B是表示图1A所示的薄膜晶体管的Id-Vg特性的曲线图；
图2A是表示具有遮光层的薄膜晶体管的俯视图，并且图2B是表示图2A所示的薄膜晶体管的Id-Vg特性的曲线图；
图3是表示显示装置的例子的横截面视图；
图4是表示作为显示装置的例子的平视显示器的概念图；
图5是表示液晶面板的基本结构的横截面视图；
图6是表示像素晶体管的基本结构的横截面视图；
图7是表示TFT阵列基板的像素晶体管附近的结构的俯视图；
图8是表示根据第一示例性实施例的薄膜晶体管的基本结构的横截面视图；
图9A是表示根据第一示例性实施例的薄膜晶体管的制造工艺(1)的横截面视图，图9B是表示根据第一示例性实施例的薄膜晶体管的制造工艺(2)的横截面视图，并且图9C是表示根据第一示例性实施例的薄膜晶体管的制造工艺(3)的横截面视图；
图10是表示根据第一示例性实施例的薄膜晶体管的制造工艺(4)的横截面视图；
图11是表示根据第一示例性实施例的薄膜晶体管的制造工艺(5)的横截面视图；
图12是表示根据第一示例性实施例的薄膜晶体管的制造工艺(6)的横截面视图；
图13是表示结晶步骤中引起的硅膜破裂的横截面视图；
图14是表示一个子像素的有源层和栅电极的细节的俯视图；
图15是表示在第一示例性实施例中用于抑制光生漏电流的最小遮光层的位置的俯视图；
图16是表示在第一示例性实施例中测量特性波动dVth相对于遮光层相对面积比(G/D)的情况(双栅)的曲线图；
图17是表示在第一示例性实施例中特性波动dVth相对于遮光层相对面积比(G/D)的关系(双栅)的曲线图；
图18是表示在第一示例性实施例中用于获得常数dVth的下部膜厚度与G/D比之间的关系(双栅)的曲线图；
图19是表示在第一示例性实施例中的遮光层的设计实例(双栅)的俯视图；
图20是表示在第一示例性实施例中的遮光层的设计实例(双栅)的俯视图，在该实例中考虑遮光层基本上具有G/D比的上限；
图21是表示在第二示例性实施例中特性波动dVth相对于遮光层相对面积比(G/D)的关系(单栅)的曲线图；
图22是表示在第二示例性实施例中用于获得常数dVth的下部膜厚度与G/D比之间的关系(双栅)的曲线图；
图23是表示在第二示例性实施例中的遮光层的设计实例(单栅)的俯视图；
图24A是在双栅晶体管中设有公共遮光层的情况的等效电路图，并且图24B是在第三示例性实施例中在双栅晶体管中设有分开的遮光层的情况的等效电路图；
图25A是表示其中设有公共遮光层的双栅晶体管的布局实例的俯视图，图25B是表示在第三示例性实施例中的双栅晶体管的布局实例的俯视图，其中遮光层被分成单独的遮光层；并且图25C的俯视图表示了可以提供与遮光层被分成单独的遮光层的双栅晶体管等效的特性波动抑制效果的布局实例；
图26的曲线图以G/D比与dVth的关系表示在第三示例性实施例中具有分成单独的遮光层的双栅晶体管的特性波动抑制效果；
图27是使用双栅晶体管的像素的等效电路图；
图28是表示在第四示例性实施例中分割遮光层的布局实例(1)的俯视图；
图29是表示在第四示例性实施例中分割遮光层的布局实例(2)的俯视图；并且
图30是表示在第四示例性实施例中分割遮光层的布局实例(3)的俯视图。
具体实施方式
在根据本发明的用于克服上述问题的薄膜晶体管的基本结构中，在玻璃基板上依次层叠由高熔点金属等形成的遮光层、由氧化硅(SiO)和氮化硅(SiN)形成的下部绝缘层、要成为晶体管的有源层的多晶硅(Poly-Si)层、由氧化硅或氮化硅形成的栅极绝缘膜、以及栅电极。此外，在其上部层中，形成层间绝缘膜、漏极布线等。将多晶硅层图案化成岛形。在多晶硅层的中央与栅电极交叉的部分是沟道区，在多晶硅层的两端包含高浓度杂质的部分是源-漏区，并且在沟道区与源-漏区之间的部分是包含低浓度杂质的LDD区。源-漏区经由接触孔欧姆连接到所述上部层的漏极布线。遮光层位于多晶硅层的岛图案下方，并且被加工成至少覆盖沟道区和LDD区并且向着这些区域的外围具有规定数量的凸起的形状。此外，所述遮光层处于浮置状态，其与其它导电层不导通。
此外，当用于驱动诸如液晶显示器的显示装置中的像素时，有效的是采用所谓的多栅晶体管，多栅晶体管是通过将多个具有这种结构的薄膜晶体管串联连接获得的(当两个晶体管串联连接时是双栅晶体管)。
用于这种薄膜晶体管的遮光层是由基于工艺适应性选择的高熔点金属、这些金属的合金或者这些金属的金属间化合物形成的薄膜。在通过溅射沉积的铬(Cr)膜的情况下，所述薄膜的膜厚度需要至少为70nm。所述厚度优选为大于等于100nm，并且更优选为大于等于140nm。对于其它材料，这些值大约也是相同的。注意，可以根据要应用的器件的工作条件选择所述膜厚度。当用于更高的亮度时，优选的是选择足够大的值。
将遮光层的尺寸设定为从有源层的沟道区和LDD区的外围线凸出至少1.5μm，并且更优选地至少2.0μm。这使得能抑制从遮光层的端部进入内侧的光引起的漏电流的影响。
将下部绝缘层的总膜厚设定为至少在大于等于200nm且小于等于500nm的范围内，并且更优选的是，设定为在大于等于300nm且小于等于400nm的范围内。所述下限主要由工艺适应性确定，并且为了工艺的稳定实施，其优选为大于等于300nm。所述上限主要由执行方面的限制和遮光特性来确定。就加工时间、设备负载等而言，所述上限高达500nm，并且为了良好的遮光性能，所述上限优选为小于等于400nm。由于遮光层和下部绝缘层，可以抑制从背光直接发射到作为有源层的光生载流子产生区域的沟道区和LDD区的光。
根据包括遮光层与漏区之间的重叠区域的关系表达式，确定遮光层与栅电极(包括布线部分)之间的重叠区域。在本发明中，将漏极电压引起的晶体管阈值电压变化的比例作为特性波动的指标。在PMOS(P沟道金属氧化物半导体)的情况下，将漏极电压在从–2V到–18V的16V的范围内变化时阈值电压的波动宽度dVth作为特性波动的指标。在以沟道长度(L)＝4μm且沟道宽度(W)＝4μm的晶体管为参照并且L：W定义为1：1的情况下，当漏极电流Id为1×10–7A时，阈值电压可以用栅极电压Vg表示。
下面示出了在双栅晶体管情况下的关系表达式(表达式1)。
(表达式1)
dVth＝α·ln(Sg/Sd)+β
α＝–0.108/tul+0.00929
β＝0.351/tul+0.277
dVth：在Vd＝–2V到–18V的范围内阈值电压Vth的波动宽度(V)
Sg：遮光层与栅极层的相对面积(μm2)
Sd：遮光层与漏区的相对面积(μm2)
tul：下部绝缘层的厚度(μm)
下面示出了在单栅晶体管情况下的关系表达式(表达式2)。
(表达式2)
dVth＝α·ln(Sg/Sd)+β
α＝–0.153/tul+0.103
β＝0.659/tul–0.107
dVth：在Vd＝–2V到–18V的范围内阈值电压Vth的波动宽度(V)
Sg：遮光层与栅极层的相对面积(μm2)
Sd：遮光层与漏区的相对面积(μm2)
tul：下部绝缘层的厚度(μm)
在上文中，Sg不包括遮光层与和薄膜晶体管沟道区重叠的栅极层(包括栅极线在内的栅电极)相对的部分的面积。换而言之，它是栅极层(包括栅极线在内的栅电极)仅经由下部绝缘层和栅极绝缘层而与遮光层相对的部分的面积。
基于上述表达式1，当将双栅晶体管用于液晶显示器的像素时，优选以如下方式设定布局：当下部绝缘层为400nm时，Sg/Sd比为大于等于4.7，并且当下部绝缘层为300nm时Sg/Sd比为大于等于7.3。通过采用这种布局，特性波动满足dVth≦0.75V。因此，即使考虑制造时的波动以及长期使用中的特性变化等，晶体管特性也落入动作余量内，从而可以保证稳定动作和极佳的显示质量。
基于上述表达式2，当使用单栅晶体管时，优选以如下方式设定布局：当下部绝缘层为400nm时，Sg/Sd比为大于等于17，并且当下部绝缘层为300nm时，Sg/Sd比为大于等于27。通过采用这种布局，特性波动变得满足dVth≦0.75V。因此，即使考虑制造时的波动以及长期使用中的特性变化等，晶体管特性也落入动作余量内，从而可以保证稳定动作。
当用于像素晶体管时遮光层在相邻像素之间是分开的，并且当用于其他的晶体管时，其在具有不同功能的相邻晶体管之间是分开的。由此，相邻像素的动作状态或相邻晶体管的动作状态并不经由遮光层影响所述晶体管本身的特性。
在多栅晶体管的情况下，如果就布局而言可能的话，优选为对晶体管中的每一个分割遮光层。在多栅晶体管中，晶体管中的每一个都分担源和漏之间的电压。由此，通过为晶体管中的每一个分割遮光层，由于漏极电压引起的遮光层的电势波动也变得仅限于所分配的电压的影响。由此，可以进一步抑制特性波动。
此外，在使用多栅晶体管形成像素晶体管并且分割遮光层的情况下，设计布局使得最靠近像素那侧的晶体管的Sg/Sd比变大。当这种布局由静态电容比表达时，其可以重写为“设遮光层与漏区之间的静态电容为Cd，并且遮光层与栅极线之间的静态电容为Cg，最靠近像素那侧的晶体管的Cg/Cd变大的布局，”。由此，最靠近像素那侧的晶体管的特性波动更加得到抑制和稳定。
本发明的第一个效果是：通过减轻对比度退化、串扰、闪烁等实现高质量显示，即使在使用高亮度背光的显示装置中也是如此。
其原因在于：由于可以有效防止由高亮度背光的直接照射导致的薄膜晶体管的光生漏电流，像素保持周期中的电压变化可以减轻。此外，由于由动作条件引起的特性波动(即使对于具有遮光层的晶体管)可以被抑制得基本等效于不具有遮光层的晶体管的情况，因此写入动作和漏电流可以变得合适。此外，这是因为薄膜晶体管不会通过遮光层受到相邻像素的影响。
本发明的第二个效果是可将成本增加抑制到最小以及防止显示质量劣化。
其原因在于，为了应对高亮度背光形成遮光层是必需的，而本发明仅仅需要通过对遮光层采用浮置结构来在薄膜晶体管中形成遮光层，因此形成用于控制遮光层的电势的连接结构的步骤变得不再必要。此外，这是因为选择了这样的条件：将由于遮光层的阶梯产生的工艺影响计入考虑，所以可以抑制导致产量低下等缺陷的产生。
在下文中，将参考附图描述本发明的实施方式(下文中称为“示例性实施例”)。在本说明书和附图中，相同的附图标记用于基本相同的结构元件。图中的形状显示为易于被本领域技术人员理解，因此其尺寸和比例不一定与实际尺寸和比例一致。
(第一示例性实施例)
在第一示例性实施例中，为了抑制由于浮置遮光层的存在而导致的薄膜晶体管的特性波动，即，为了抑制阈值电压根据漏极电压变化的现象，调整遮光层的几何布局。具体地，将决定遮光层与有源层之间的距离的下部绝缘层的膜厚度设定在大于等于200nm且小于等于500nm的范围内，更优选设定在大于等于300nm且小于等于400nm的范围内。在该条件下，采用比值Sg/Sd(其中，有源层的漏区与遮光层的相对面积定义为Sd，栅电极与遮光层的相对面积定义为Sg)作为表示为G/D比的指标，G/D比优选设定为大于等于4.7，并且更优选设定为大于等于7.3。在下文中，将讨论薄膜晶体管的特性波动。之后，将描述上述范围是优选的原因，同时说明薄膜晶体管的结构和对于理解第一示例性实施例而言必要的简单制造工艺。
首先，描述当存在遮光层时晶体管特性根据漏极电压(Vd)波动的情况的测量实例。用于所述测量的测试晶体管是图1A所示的平面形状的，并且其为在两侧都具有LDD结构的PMOS-TFT，在该PMOS-TFT中，栅电极4经由膜厚为120nm的氧化硅(SiO)栅极绝缘膜(见图6的附图标记24)设于膜厚为30nm的多晶硅有源层5上。沟道区1的长度(L)为4μm并且宽度(W)为4μm，LDD区2的长度是1.0μm。有源层5的两端中的每一端都是源-漏区3。实际上，也存在层间绝缘膜和布线层。然而，此处省略非晶体管主要部分的说明。
图1B示出了当漏极电压Vd在–2V到–18V的范围内变化时漏极电流Id-栅极电压Vg特性。当Vd＝–10V时，当Id＝1×10–7A时用栅极电压定义的阈值电压(Vth)约为-3.0V，并且根据Vd的变化而产生的Vth的波动宽度(定义为dVth，在下文提供的说明中将用到)小至约0.3V。
对于结构和尺寸与图1A所示的晶体管相同的晶体管，如图2A所示通过使处于浮置状态的遮光层6经由400nm的层叠膜(见图8的附图标记22)面对有源层5的整个表面，将所述遮光层6放置在有源层5下方，在所述层叠膜中氧化硅(SiO)和氮化硅(SiN)层叠为下部绝缘层。图2B示出了图2A所示的薄膜晶体管的测量结果。
在所述具有遮光层6的薄膜晶体管中，当Vd＝–10V时的阈值电压(Vth)约为–2V，即，与不具有遮光层6的薄膜晶体管的情况相比向着正方向偏移了约1V。此外，当Vd在–2V到–18V的范围内变化时，阈值电压的波动宽度(dVth)约为2.3V，即增加到约7倍。
这一结果是在简单地放置遮光层6以防止光入射到有源层5而未加以任何设计的情况下获得的。此外，该结果显示：取决于漏极电压，在Vg＝+2V处，大的漏电流(见图2B)在原来为关断区域的正侧(见图1B)流动。该漏电流不是光生漏电流而是由于晶体管特性波动产生的电流。
在高亮度背光下，首先考虑的是用遮光层抑制由直接光线产生的光生漏电流。于是，期望抑制这种现象：当遮光层具有受到漏极电压影响的电势时晶体管特性变化。即，如果所引起的依赖于Vd的特性波动可以得到抑制，则不仅关断区域的漏电流减小而且动作状态可以整体稳定。因此，同样在用于液晶显示器的情况下，这种薄膜晶体管有可能不仅用于像素晶体管还用于构成电路的晶体管。
此处，将描述根据第一示例性实施例的显示装置。图3是用于描述使用有源矩阵型液晶面板67的显示装置60的结构的横截面视图。显示装置60安装到各种电子设备中，并且根据从所述电子设备接收的图像信号显示图像。也用作支撑整个装置的框架的背光单元63具有安装其上的作为光源的LED、导光板、漫射体等(未示出这些部分)，并且向液晶面板67的显示区域(未示出)产生均匀的光。液晶面板67固定到背光单元63上。
在液晶面板67中，液晶(见图5的附图标记13)封入在用于提供彩色显示的滤色基板62与形成用于控制显示的布线、薄膜晶体管等的TFT阵列基板61之间，并且偏光片64层叠在其两端。连接到薄膜晶体管的像素电极以矩阵布置在TFT阵列基板61的显示区域中，液晶分子由所述薄膜晶体管控制的电压移动以提供显示。对于驱动像素的薄膜晶体管，通过相同工艺形成的栅极驱动电路提供导通/关断信号。
从安装到TFT阵列基板61的周围部分的驱动IC 65提供要显示的图像信号。此外，来自安装有显示装置60的电子设备的图像信号经由连接到TFT阵列基板61的FPC(柔性印刷电路)传送到显示装置60。驱动IC 65和FPC 66均通过ACF(各向异性导电膜)机械固定，并且大量端子电连接到TFT阵列基板61上的端子。
此外，尤其作为使用高亮度背光的情况的例子，将描述第一示例性实施例的另一显示装置。图4是描绘使用有源矩阵型液晶面板77的为平视显示器70的显示装置的概念图。液晶面板77的显示图像被平面镜75、凹面镜76和合成器74反射，被观察者72看到的虚拟图像73就好像位于合成器74的远处。合成器74是透明的，使得观察者72可同时看到前面的景象和液晶面板77上的显示图像。具体应用实例可以是这样的情况：飞机飞行员或车辆驾驶员可以看到与飞行员座椅或驾驶员座椅前面景象重叠的动作和驾驶有关的信息。在某些情况下飞机或车辆的前挡玻璃也可以用作合成器74。
当用于飞机或车辆时，背光单元71必须是强光源以便获得良好的显示可视性，这是因为所述装置用在户外并且在太阳光下、合成器74是透明的(反射光相对弱)等。此外，在所述反射光学系统中存在凹面镜76，其用于扩大液晶面板77的显示。因此，需要使穿过液晶面板77的必要的光的量小于要被视觉识别的尺寸。
像图3所示的显示装置60那样的直视型背光单元63最多具有约10,000到20,000cd/m2的亮度。同时，图4所示的平视显示器70的背光单元71最少具有1,000,000cd/m2的亮度。如下文中将描述的，遮光层对于用于暴露在光照下的液晶面板77中的薄膜晶体管是必要的。
接下来，将描述有源矩阵型液晶面67(图3)的基本结构。图5是示出液晶面板67的放大横截面视图的概念图。图5中的TFT基板11和滤色基板12对应于图3中的TFT阵列基板61和滤色基板62。
液晶面板67具有这样的结构：液晶13填充并且密封在TFT阵列基板11和滤色基板12之间。像素晶体管14和像素电极15以矩阵布置在TFT阵列基板11上，并且液晶13的分子由施加于像素电极5的电压所产生的电场驱动。像素晶体管14的栅电极25连接到上述的栅极驱动电路的输出线，并且漏极布线27连接到驱动IC 65(图3)的输出端子。
在滤色基板12中，对应于光的三原色(R、G、B)的滤色器16形成在与像素电极15相对的位置处。偏振片64(图3)层叠于液晶面板67的两个面，并且每个像素的透射率可以通过驱动液晶13的分子来控制。每个像素控制来自放置于TFT阵列基板11下方的背光单元63(图3)的光，并且滤色器16限制要透射通过的波长以便显示全色彩图像。
接下来，将描述说明第一示例性实施例所必需的像素晶体管的基本结构。
图6是示出TFT阵列基板的像素晶体管部分的放大横截面视图的概念图；为了描述该层叠结构，此处示出了具有单个栅极的单栅结构。下部绝缘层22形成在玻璃基板20上，并且在其上设有像素晶体管14。在像素晶体管14中，从下层层叠多晶硅有源层23、栅极绝缘膜24、栅电极25、第一绝缘膜26、漏极布线27、第二绝缘膜28、以及像素电极29。有源层23被分成栅电极25下方的沟道区23a、连接到源极布线27的源-漏区23c、以及位于沟道区23a和源-漏区23c之间的LDD区23b。
漏极布线27经由在栅极绝缘膜24和第一层间膜26中打开的第一触点31连接到源-漏区23c。像素电极29经由在第二层间膜28中打开的第二触点32连接到漏极布线27，并且其经由漏极布线27连通到源-漏区23c。来自背光单元63(图3)的光不仅由于穿过由诸如第一层间膜26的透明绝缘膜和像素电极29构成的透射区域35而对显示有贡献，还由于被照射到像素晶体管14的背面(玻璃基板20侧)也入射在有源层23的背面上。
图7是TFT阵列基板的像素晶体管部分的放大俯视图。使用相同的附图标记显示与图6的横截面视图中的那些相同的元件。此处，像素晶体管显示为通常用于实际像素的双栅结构。在图7中，像素晶体管14的有源层23弯曲成字母L形状布置，并且两个沟道区23a-1和23a-2串联连接。
栅电极25是栅极线的一部分，并且在沟道区23a-1和23a-2中与有源层23重叠。用作导电层的源-漏区23c存在于有源层23的两端和中间部分，并且LDD区23b分别形成于源-漏区23c与沟道区23a-1、23a-2之间。源-漏区23c之一在第一触点31-1处连接到数据线27-1(漏极布线27)。另一源-漏区23c在第一触点31-2处连接到漏极层27-2，并且经由漏极层27-2在第二触点32处连接到像素电极29。
将描述像素晶体管14的基本动作。当栅极线(栅电极25)被选择时，向所选的栅极线施加用于导通像素晶体管14的电压。当图7中的栅电极25变成导通电压时，两个部分中的沟道区23a-1和23a-2变得导电，并且数据线27-1的电压(图像信号)经由有源层23被充电到像素电极29。当选择周期结束时，向栅极线施加用于关断像素晶体管14的电压，并且像素晶体管14在一个帧期间保持像素电极29的电势，直到该栅极线下一次被选择为止。此时，即使在关断状态下，也有少量漏电流在像素晶体管14中流动。然而，当一个帧周期中由于漏电流引起的电压变化处于对于显示而言可以忽略的范围内时，认为基本没有漏电流的影响。
在上面提供的图6的说明中，描述了来自背光的光也入射到有源层23的背面上。光对半导体的照射引起光生载流子的产生，并且当所述载流子流入源-漏区23c时，产生由所述光引起的漏电流。当光生漏电流引起的像素电压的变化处于对于显示而言可以忽略的范围内时，光生漏电流不是问题。然而，在为了实现高清晰度显示器增加开口率时通过增加背光的亮度来保持显示亮度的情况下、以及在光亮环境下利用玻璃表面的反射的情况(例如平视显示器的情况)下，需要比常规用途亮得更多的背光。因此，在这些情况下，光生漏电流的影响不能再被忽略。
有源层23的产生光生载流子的部分是沟道区23a和LDD区23b。为了减小光生漏电流，采用阻挡光入射到这些部分上的遮光层。如图8所示，遮光层21形成在玻璃基板20上，并且其位置和形状设置成覆盖有源层23的沟道区23a和LDD区23b。
第一示例性实施例是表明有必要提供如下全面设计的建议：所述全面设计不仅考虑遮光层的基本遮光性能，而且考虑与工艺适应性顾虑和TFT特性波动抑制有关的方面。接下来，通过如下的制造流程详细描述与遮光层有关的方面。
将通过参照具有低温多晶硅的LDD结构的共面型PMOS薄膜晶体管来描述基本工艺。然而，所述技术也适用于NMOS。在每个工艺中清洗都是必要的，然而，将省略对沉积之前、应用光刻胶之前等进行的典型清洗的说明。
首先，通过溅射来在玻璃上形成要作为遮光层的金属膜。将无碱玻璃用于所述玻璃基板。如果考虑加热步骤中的收缩，可以选择退火玻璃以减少在所述工艺期间玻璃基板的收缩。作为用于遮光层的材料，适合的是使用诸如铬(Cr)、钼(Mo)、钨(W)、铌(Nb)等的高熔点金属，具有这些金属作为主要成分的合金，具有这些金属作为主要成分的金属间化合物等，这是因为所述材料需要在所述工艺中耐受最高约400到500℃的温度。此外，就制造步骤的设备管理和动作而言，将相同的材料用于之后使用的栅电极的材料是有利的。
可以根据所述材料的透射率(遮光特性)和背光的规格，选择所述遮光层的膜厚。例如，根据实际形成通过溅射而沉积的铬(Cr)膜所取得的结果，用于选择膜厚的准绳是至少70nm，优选大于等于100nm，并且更确定地是140nm。其它高熔点材料的膜厚基本相同。此处，使用厚度为100nm的铬膜。所述膜厚是形成多晶硅的根基的阶梯的根源，因此必须与之后形成的下部绝缘层的膜厚一起考虑所述膜厚。
如图9A所示，通过在之后形成的有源层的沟道区和LDD区的位置处的光刻和蚀刻，而将通过溅射而沉积在玻璃基板20上的铬膜图案化成遮光层21。此时，遮光层21形成为在相邻子像素之间分开的隔离图案。此处使用的蚀刻为湿法蚀刻。
随后，如图9B所示，通过使用等离子体CVD来形成用于调整膜厚的为最下层的下部绝缘层22和用于形成有源层的非晶硅膜33。为了简化比较实验以及分散制造时设备的负载，下部绝缘层22形成为氧化硅膜、氮化硅膜和氧化硅膜的层叠膜。
下部绝缘层22形成为总膜厚为300nm的层叠膜，在该层叠膜中从较下层依次层叠150nm的氧化硅、50nm的氮化硅和100nm的氧化硅。氮化硅膜防止杂质从玻璃基板20扩散到有源层。直接位于非晶硅膜33下方的氧化硅膜改善氮化硅膜与非晶硅膜33之间的粘附力。为了减小光生漏电流，非晶硅膜33的膜厚形成为相对较薄。由光的照射产生的光生载流子的数量由之后要成为沟道区23a和LDD区23b(图6)的部分的体积决定，即由非晶硅膜33的体积决定。因此，考虑到光生漏电流，膜厚度优选是薄的。然而，在结晶化、通过注入离子控制杂质浓度、形成接触结构等的工艺中，在膜厚极薄的情况下难以实现稳定的制造。从这种观点出发，所选择的膜厚是30nm，该膜厚是能够实现稳定制造并且相对较薄的范围。
随后，使非晶硅膜33结晶。使用准分子激光退火(ELA)来进行结晶。准分子激光器对稀有气体和卤素的混合气体脉冲放电以由所产生的辐射光提供震荡。被照射了激光的非晶硅膜33立即融化并且固化从而转变成多晶硅膜。为了设定晶体管的基本阈值电压，通过使用离子注入来控制多晶硅(或者结晶之前的非晶硅膜33)中的杂质浓度。为了将阈值电压变到正侧，可以将硼(B)注入到所述膜的整个表面。为了将阈值电压变到负侧，可以将磷(P)注入到所述膜的整个表面。
此处，将描述ELA时要牢记的要点。当没有遮光层21时，在平坦表面上对非晶硅膜33进行结晶。同时，当像第一示例性实施例中那样存在遮光层21时，在不平坦的表面上对非晶硅膜33进行结晶。所述不平坦表面是由于遮光层21的膜厚所产生的阶梯引起的。利用如上所述的通过ELA进行的结晶化，硅膜立即被熔化成液相。此时的液面通过表面张力收缩。在不具有遮光层21的平坦表面上，表面张力的平衡得以保持。因此，熔化状态的硅中无显著变化。
然而，当存在遮光层21时，熔化的硅在该阶梯的角部的凸出部分处由于表面张力而流出来，使得膜厚变薄。如图13所示，当所述角部是锐角时，硅膜34固化同时具有破裂部分39。如果通过在稍后的步骤中执行的图案化来去除包括所述破裂部分39的区域，则其影响小。然而，在第一示例性实施例中，如下文中将要描述的，期望由遮光层产生的阶梯位于有源层内的源-漏区中。因此，在第一示例性实施例中，需要使用不产生破裂部分39的工艺条件。
遮光层21的膜厚影响遮光性能，并且其为结晶步骤中形成的阶梯的根源。通过等离子体CVD形成直接位于遮光层21上方的下部绝缘层22。等离子体CVD膜针对下层的形状而以相对各项同性的方式沉积，并且沉积成使得遮光层21的端部的角部变圆。随着下部绝缘层22的膜厚增加，该效果变得越来越明显，从而遮光层21产生的阶梯的角部随着下部绝缘层22的厚度增加而变得更柔和。然而，注意到，该阶梯本身并未被克服。
通过实验来检查由ELA进行的结晶中的膜状态。结果发现，对于在70nm到140nm的范围内的遮光层21的膜厚，下部绝缘层22的膜厚需要至少为200nm，并且为了更稳定地执行工艺，大于等于300nm是优选的。然而，如果下部绝缘层22的膜厚太厚，则工艺时间延长并且设备负载增加。因此，对于实际实施而言，约500nm的厚度是上限。
随后，如图9C所示，通过光刻和干法蚀刻将多晶硅膜加工成岛形有源层23。
然后，如图10中所示，通过等离子体CVD沉积120nm的氧化硅作为栅极绝缘膜24。此外，通过溅射沉积200nm的铬，并且通过光刻和湿法蚀刻将所述铬加工成栅电极25(包括栅极线)的形状。对于此处执行的蚀刻，也可以使用干法蚀刻。
随后，将硼43作为杂质注入到有源层23以调整每个区域中的浓度。首先，在通过光刻形成仅成为源-漏区23c的区域开口的抗蚀图案40之后，通过离子注入来注入硼43。此时，调整加速电压使得硼43的深度峰到达有源层23的位置。关于硼43向源-漏区23c中的注入量，不需要太高的精确度。因此，对于该注入过程，可以使用不进行质量分离(massseparation)的离子喷淋。
随后，如图11所示，在剥离了抗蚀图案40的状态下通过离子注入将硼44注入到整个表面。此时，栅电极25是沟道区23a的掩膜。浓度高两个数量级的硼已经注入到源-漏区23c，使得此时注入的杂质量决定了LDD区23b的杂质浓度。LDD区23b与沟道区23a之间的边界以自对准的方式由栅电极25确定。由此，在有源层23中，与栅电极25重叠的部分形成沟道区23a，沟道区23a的两侧是LDD区23b，并且两端是源-漏区23c。
随后，如图12所示，通过等离子体CVD来沉积400nm的要成为第一层间膜26的氧化硅。在多晶硅的结晶之后注入的杂质(硼)并不呆在有源层23的多晶硅膜的晶体的晶格位置中，因而不起晶体中杂质的作用。因此，通过在惰性气氛中进行热处理，注入的杂质扩散到要被激活的晶体的晶格位置。在这种情况下，通过使用氮气氛的炉来实施热处理。除此之外，也存在使用RTA(快速热退火)的方法。
随后，在等离子体CVD设备中在加热的同时对其暴露在氢放电中来进行等离子体处理。由此，氢被扩散从而终止多晶硅的悬挂键。因此，晶体管特性稳定。
之后，通过光刻和干法蚀刻打开第一层间膜26和栅绝缘膜24以形成第一触点31，通过溅射沉积由Ti、Al和Ti构成的层叠膜，并且通过光刻和干法蚀刻图案化漏极布线27。
随后，如图8所示，涂敷有机膜等并且将其固化以形成第二层间膜28，在其上打开第二触点32，通过溅射沉积ITO膜，并且通过光刻和湿法蚀刻将所述ITO膜图案化成像素电极29。由此，完成了TFT阵列基板11。
之后，如图5所示，在TFT阵列基板11和滤色基板12上印刷/固化聚酰亚胺对准层，在其上进行摩擦，将液晶13填充在通过彼此相对地放置TFT阵列基板11和滤色基板12而形成的间隙中，密封这些部件。由此，获得了液晶面板67。
注意，如图8所示，遮光层21的功能是阻挡背光69的光从玻璃基板20的底部入射，从而背光69的光不照射到有源层23的沟道区23a和LDD区23b。因此，像素晶体管14的关断漏电流可以保持在没有光照射的情况下的水平。
对于与阻挡光和光生漏电流有关的工艺适应性，在膜厚方向上主要要控制的参数已经在上文中遵循TFT阵列基板11的制造工艺进行了描述。接下来，将参考俯视图描述与光生漏电流相关的基板在面内方向上的限制。
液晶面板的TFT阵列基板11的结构如图7在俯视图中所示。图14示出了有源层23和从其中取出的栅电极25的一个子像素的片段图。其为两个晶体管串联连接的双栅结构。
如下分离有源层23。与栅电极25重叠的部分是沟道区23a，沟道区23a的两侧是LDD区23b，有源区23的两端是源-漏区23c，并且两个晶体管之间的是杂质浓度与源-漏区23c的杂质浓度相同的中间区域23d。沟道区23a与LDD区23b之间的边界以及电极25的边缘通过LDD的杂质注入过程以自对准的方式形成，因此它们无偏移地对准。
注意，有源层23的两端都称为源-漏区23c。原因在于：两端中的一端是源并且另一端是漏的情况，与两端中的一端反过来是漏并且另一端是源的情况，二者根据动作条件时不时变化。第一示例性实施例示出了PMOS晶体管的情况，因此当栅极电压为负电势时晶体管处于导通状态。因此，在下文的说明中，可能存在这样的情况：有源层23两端的源-漏区23c中的参考电势侧被简单地称为源区，并且负电势侧被简单地称为漏区。
图14中左右两端的点划线是边界线50。这些点划线之间的空间当做一个子像素的横向宽度(节距)。在图14中，一个晶体管的沟道长度(L)是4μm，沟道宽度(W)是4μm，LDD区的长度是1.0μm，并且子像素的节距是29μm。将遮光层放置成在图的左右方向上超过边界线50意味着干扰相邻子像素，并且在上下方向上扩展所述遮光层则欠考虑地使像素开口率劣化。接下来，将详细描述遮光层要放置的范围。
应当被遮光层遮挡的需要遮光的区域是产生光生载流子的沟道区23a和LDD区23b。然而，由于存在通过衍射在遮光层端部周围进入的光，因此优选的是提供比要遮挡的区域更大的遮光层。实际制造了具有各种形状的遮光层的晶体管，并且比较了照射光的情况和未照射光的情况下的关断电流(即，光生漏电流)的差异。结果，发现了当遮光层从与需要遮光的区域相同的外部形状凸出时并且随着遮光层的伸出量增加，光生漏电流减小，并且发现了在特定伸出量或更大的伸出量的情况下光生漏电流变得几乎恒定。从这一结果发现了：作为遮光层从有源层23的需要遮光的区域伸出的量，需要至少1.5μm，并且优选为大于等于2.0μm。此外，为了减小在比所述伸出量的值更小的区域中的光生漏电流的变化，更优选的是将下部绝缘层22(图8)的膜厚设定为小于等于400nm。
图15是示出从需要遮光的区域的伸出量为2.0μm的遮光层21的俯视图。虚线示出了遮光层21应当放置的范围。在光掩模的设计中，根据所应用的工艺考虑了曝光和蚀刻中引起的尺寸变化。图15中示出的遮光层21的布局是基于遮光性能的最小极限范围。对于与中间区域23d相邻的LDD区23b，所采用的策略是遮挡整个中间区域23d。在上述条件下，可以满足遮光层21的伸出量为大于等于2.0μm的条件。在使用这种形状的遮光层的情况下，由背光的直接照射产生的光生漏电流可以得到有效抑制。
在第一示例性实施例的开始处，描述了依赖于Vd的阈值电压波动dVth在具有遮光层的晶体管的情况下比在没有遮光层的晶体管的情况下要大。如果Vd依赖性可以得到抑制，则有可能获得这样的晶体管，该晶体管在通过遮光层抑制光生漏电流的同时呈现出与没有遮光层的情况相同的稳定性。为了研究实现这一点的措施，测量了其中设置各种形状的遮光层的双栅晶体管样品的dVth。
本发明的发明人从结果中精密地检查各种数据来寻找抑制Vd依赖性的指标。结果，考虑到对漏极电压Vd的依赖性而获得了漏区与遮光层的相对面积(Sd)，考虑到对栅极电压Vg的响应是原始特性的事实而获得了栅电极与遮光层的相对面积(Sg)，将它们的比值Sg/Sd作为G/D比，该G/D比为对应于各种形状来表达遮光层的特性的指标，并且发现了作为漏极电压依赖性的指标的dVth对于G/D比呈现特定的规律性。
在图16的曲线图中，针对显示为指标的G/D比，绘制了在双栅晶体管(L＝4μm，W＝4μm，LDD区＝1.0μm，PMOS，遮光层：铬70nm，下部绝缘层：400nm)中有源层形状和遮光层形状变化时Vth的Vd依赖性(当Vd在Vd＝–2到–18V的范围内变化时阈值电压的变化量：dVth)。
类似地，进行包括了下部绝缘层的膜厚设定为300、600和800nm的情况的测量结果的回归分析，结果发现其关系可以用如下表示式表达。图17示出了通过回归方程式得到的图。
(表达式1)
dVth＝α·ln(Sg/Sd)+β
α＝–0.108/tul+0.00929
β＝0.351/tul+0.277
dVth：在Vd＝–2V到–18V的范围内阈值电压Vth的波动宽度(V)
Sg：遮光层与栅极层的相对面积(μm2)
Sd：遮光层与漏区的相对面积(μm2)
tul：下部绝缘层的厚度(μm)
利用这个简单的表达式，可以写出下部绝缘层的膜厚(下部膜厚)和遮光层的布局对晶体管特性的影响。因此，如图18所示，当限定了目标dVth时，也可以获得下部膜厚与G/D比之间的关系。例如，当要在下部绝缘层为400nm的情况下实现dVth＝0.75V的特性波动时，通过读出图18中的dVth＝0.75V这条线与400nm的下部膜厚交叉的点，可以发现可将约为大于等于5的G/D比用于布局。
接下来，将给予图15中的形状，使用遮光层的各种类型的布局来估计dVth的抑制程度。
在图15的布局中，遮光层21与源-漏区23c之一之间的重叠面积是Sd＝8μm2。此外，遮光层21与栅电极25之间的重叠面积是Sg＝32μm2。此时，通过Sg/Sd比获得的指标G/D是4.0。
从图17中显而易见的是，当G/D＝4.0时，在下部绝缘层的膜厚为400nm的情况下dVth约为0.8，在下部绝缘层的膜厚为300nm时，dVth约为1.0V。同时，没有遮光层的双栅晶体管中的dVth为0.28V(图1B)。因此，与没有遮光层的双栅晶体管的dVth的波动相比，具有图15所示的遮光层的双栅晶体管的dVth存在大约三倍的波动。
接下来，将研究用于抑制特性波动的方法。如图19中所示，遮光层21a与栅电极25之间的重叠面积增加而不影响开口率，同时保持最小遮光范围。没必要担心在遮光层21a与栅电极25的重叠部分中遮光，因此将其设定为伸出0.5μm。同时，遮光层21a与数据线侧和像素侧的源-漏区23c之间的重叠部分不变。在该状态下，当Sg增加到68μm2,时，G/D比变为8.5。当下部绝缘层的膜厚设定为400nm时，dVth可以减小到约0.6V，这从图17中显而易见。当下部绝缘层的膜厚设定为300nm时，dVth可以减小到约0.7V，这从图17中显而易见。
此外，Sg增加到极限。在图19中，遮光层21a与栅电极25(包括栅极线)可以重叠的部分是直到用左右两端的边界线50(点划线)示出的子像素的边界的部分、以及像素侧的晶体管栅电极25的凸出端部。
然而，考虑到任意图像信号、反相驱动等，相邻子像素与目标子像素处于不同的动作状态。连接处于完全不同的动作状态的遮光层意味着接收了相邻像素的状态的影响。即，这可能是显示器中产生串扰的原因。因此，优选在子像素单元中遮光层是分离的，并且至少需要在制造工艺中能够切割的最小分离宽度。
在图20所示的遮光层21b中，提供总共3.5μm的宽度作为分离宽度，其中最小曝光分辨率设定为3μm并且底切为0.5μm。在这种情况下，在栅极线的左端提供分离区。然而，无论在哪里提供分离区，dVth的影响都是相同的。在图20的布局中，Sg增加达到110μm2，因此G/D比变为13.8。此时，当下部绝缘层的膜厚设定为400nm时，dVth变得小于0.5V，如从图17中显而易见。当下部绝缘层的膜厚设定为300nm时，dVth可为约0.5V，如从图17中显而易见。
如上所述，在实际的像素布局中，即使当下部绝缘层的膜厚为300nm或400nm时，也能够发现依赖于Vd的特性波动与没有遮光层的情况的dVth＝0.28相比可以抑制为两倍或更小。
为了设计诸如液晶显示器的装置，自然需要考虑依赖于Vd的特性波动。将通过将阈值电压Vth作为指标，与其它波动因素一起综合讨论薄膜晶体管的特性波动。
为了安全地向像素写入对应于图像信号的电势并且保持该电势，必须通过考虑各种阈值电压波动来向像素晶体管的驱动电压提供余量。然而，作为阈值电压波动的主要因素，除了制造步骤中的差异以及由于动作引起的元件劣化，还存在各种因素。必须将所有这些波动都纳入考虑，来设定驱动电压余量。同时，当驱动电压余量太大时，耗电量增加。因此，当使用液晶显示器时需要在每种用途下适当地设定所述余量。
例如，在期望十年或以上的长期使用的工业用途的情况下，驱动电压余量需要分配到由于装置退化导致的阈值电压变化。因此，当排除了制造步骤中的差异时，剩余余量约为0.5V。因此，由遮光层电势导致的阈值电压波动需要落入该余量内。与此同时，在并不期望长期使用的情况下(例如在移动设备的情况下)，剩余余量可以设定为约2V，使得由遮光层电势导致的阈值电压波动的可允许范围被扩大。作为期望中间使用周期的情况，合理的是将排除了制造步骤中的差异和由于动作导致的装置退化的剩余余量取为约1V。因此，由遮光层电势导致的阈值电压波动需要落入该余量内。
在不需要遮光层的液晶显示器中，由于漏极电压波动导致的特性变化dVth为0.28V，这可以在1V的余量中充分承受。在设有用于应对高亮度背光的遮光层的装置中，优选的是将依赖于Vd的特性波动dVth设定为0.75V，以便落入1V的余量内。
其原因在于当dVth超过1V时，所述波动很难被所述余量承受。此外，即使dVth不超过1V但是接近1V，也不能确保设计方面的安心。因此，显然需要采用dVth不超过1V的设计。此外，如上所述，考虑到液晶显示器的像素，实践中难以设置dVth小于0.5V。考虑到这种情形，合理地取大约数值为其中间点作为设计指导方针。
从以上表达式1看出，dVth＝0.75时的G/D比在下部绝缘层的膜厚为400nm的情况下为4.7，在下部绝缘层的膜厚为300nm的情况下为7.3。相同地，在下部绝缘层的膜厚为300nm并且G/D比为4.7的情况下，dVth＝0.9V，略低于1V。
此处，将利用电容比表示上面获得的相对面积的比即G/D比。通过将漏区与遮光层的重叠部分的静态电容定义为Cd，并且将栅电极与遮光层的静态电容定义为Cg，来获得电容比Cg/Cd。为了计算这些静态电容，像第一示例性实施例中描述的那些材料和膜厚那样设定构成装置的材料和膜厚，并且使用以下简单平行平板模型，其中氧化硅膜的相对介电常数为3.9并且氮化硅膜的相对介电常数为7.5。
在上述条件下，dVth＝0.75时的电容比Cg/Cd在下部绝缘层的膜厚为400nm的情况下为3.6，在下部绝缘层的膜厚为300nm的情况下为5.1。相同地，在下部绝缘层的膜厚为300nm的情况下，dVth＝0.9V时的Cg/Cd为3.3。
如所描述的，即使当设定了相同的dVth时，电容比Cg/Cd也依赖于下部绝缘层的膜厚变化。原因是专利文献3、4和5中的技术仅仅获得了将遮光层的电势确定为固定值的情况下的条件，而第一示例性实施例的模型还包括这样的事实：遮光层的电势影响有源层并且影响晶体管的特性。
已经在上文中通过参考用于液晶显示器的像素的双栅薄膜晶体管的情况，描述了在设有用于阻挡从高亮度背光照射的光的遮光层的情况下、与用于抑制特性波动的设计相关的思考方式。当将这些组合在一起时，几何布局的指导方针变得清楚。
鉴于遮光特性，遮光层的膜厚至少需要70nm。其优选为大于等于100nm，并且为了更确定，其为140nm。鉴于工艺适应性，下部绝缘层的膜厚优选落入总共至少200-500nm的范围内。此外，当考虑到工艺稳定性和遮光特性时，其优选为在大于等于300nm且小于等于400nm的范围内。鉴于遮光特性，遮光层从有源层的需要遮光的区域的伸出量至少需要为1.5μm。所述伸出量优选为大于等于2.0μm。此外，优选将Sg/Sd比(G/D比)设定为大于等于4.7，并且更优选将其设定为大于等于7.3。
因此，有可能在抑制光生漏电流的同时抑制由于漏极电压变化导致的薄膜晶体管的特性波动。此外，通过使用这种薄膜晶体管来构造诸如液晶显示器的显示装置，有可能期望在诸如高对比度、低串扰和低闪烁的极佳显示质量下的高度可靠稳定的动作。
上述的TFT阵列基板的制造工艺仅仅是一个例子，并不意图针对没有特定说明的那些部分为第一示例性实施例设定限制。可以使用其它方法、条件和材料实现第一示例性实施例的效果。此外，尽管以大大简化的方式描述了制造TFT阵列基板之后的工艺，但是可以将任何通常使用的工艺用于第一示例性实施例。
作为根据本发明的一个示例性优点，本发明通过将绝缘层的膜厚设定为落入适当范围、并且将遮光层与漏区重叠的面积与遮光层与栅电极重叠的面积之比设定为落入适当范围，来使得可以抑制通过遮光层带来的漏极电压对晶体管的不利影响。
(第二示例性实施例)
在第一示例性实施例中，描述了用于抑制双栅薄膜晶体管的特性波动的有关遮光层的布局的方法。作为第二示例性实施例，将描述通过将相同的思想应用于单栅薄膜晶体管获得的结果。
对于单栅晶体管，设Sg是遮光层与栅极层的重叠面积，并且Sd是遮光层与漏极层的重叠面积，则晶体管的阈值电压Vth的变化宽度dVth由比例G/D＝Sg/Sd确定。通过改变具有如图1A所示的基本布局的晶体管中的遮光层的形状来测量特性波动，并且对所获得的数据进行回归分析。图21示出了结果。回归方程式可以如下写出。
(表达式2)
dVth＝α·ln(Sg/Sd)+β
α＝–0.153/tul+0.103
β＝0.659/tul–0.107
dVth：在Vd＝–2V到–18V的范围内阈值电压Vth的波动宽度(V)
Sg：遮光层与栅极层的相对面积(μm2)
Sd：遮光层与漏区的相对面积(μm2)
tul：下部绝缘层的厚度(μm)
表达式2的形式与双栅型的相同，而系数不同于双栅型的系数。图22是轴采取了不同方式的曲线图，其示出了当dVth被限定时下部绝缘层的膜厚与G/D之间的关系。这使得有可能在浮置遮光层放置在单栅晶体管中时估计特性波动。
在用非晶硅形成有源层的情况下，薄膜晶体管主要用作像素晶体管或保护元件。然而，在用多晶硅形成有源层的情况下，薄膜晶体管可以构成诸如多路复用器的电路的一部分，其将栅极驱动器和IC芯片的数据驱动器的输出分支。在不仅像素晶体管而且构成外围电路的晶体管暴露于背光的情况下，基于上述关系通过调整遮光层的布局而可以将特性的影响抑制到必要范围。
在图22中，为了在例如下部绝缘层的膜厚为400nm的情况下实现特性波动宽度dVth≦0.75，能够发现可以采用G/D比略微超过不到20的布局。在单栅型的情况下，不具有遮光层的晶体管的dVth为0.3V。
图23为L/W＝4/4μm且两侧LDD＝1.0μm的晶体管的情况，其处于这样的布局：用于有源层的需要遮光的区域的遮光层21c的伸出量为2.0μm，并且用于栅电极25的需要遮光的区域的遮光层21c的伸出量为0.5μm。有源层23两端的源-漏区23c的线宽形成得厚以经由接触孔连接到漏电极层。此外，遮光层21是在相邻子像素之间分开的隔离图案。
当遮光层21c放置到虚线范围时的相对面积对于漏区是8μm2，并且对于栅极层是136μm2，并且G/D为17.0。从图21显而易见的是，设下部绝缘层的膜厚为400nm，则晶体管的特性波动可以估计为dVth≈0.75V。
如图23所示，通过充分利用使用栅极层的布线路由部分，可以确保与栅极层的重叠部分。因此，有可能通过阻挡晶体管免受背光照射来抑制光生漏电流并且也抑制特性波动。
类似地，从图21显而易见的是，设下部绝缘层的膜厚为300nm，则当G/D比为27时晶体管的特性波动可以估计为dVth≈0.75V。如果不能通过任何手段在所述布局上确保这种G/D比，则通过让步到刚刚在动作余量以下的dVth＝0.9V，G/D比在下部绝缘层的膜厚为400nm的情况下可以为10，并且在下部绝缘层的膜厚为300nm的情况下可以为18.5。下部绝缘层的优选膜厚范围与第一示例性实施例的一样。
此处，利用电容的比表示上面获得的相对面积的比即G/D比。计算方法与第一示例性实施例中的一样。在上述条件下，dVth＝0.75V时的电容比Cg/Cd在下部绝缘层的膜厚为400nm的情况下为12.9，当下部绝缘层的膜厚为300nm时为18.8。此外，dVth＝0.9V时的电容比Cg/Cd在下部绝缘层的膜厚为400nm的情况下为7.6，在下部绝缘层的膜厚为300nm的情况下为12.9。
第二示例性实施例的其它结构、动作和效果都与第一示例性实施例的那些相同。
(第三示例性实施例)
已经提及了：作为由浮置遮光层导致的特性波动，阈值电压Vth依赖于Vd而变化。现在，将讨论以源极电压Vs作为参考而施加漏极电压Vd的双栅晶体管的模型。图24A是在双栅晶体管中设有公共遮光层时的等效电路。Vg、Vd、Vs和Vm示出了图中所示的点处的电势。
第一和第二示例性实施例的模型是基于该模型通过调整相对面积的比值来将Vd的影响抑制到规定范围，其中使用Vd通过在漏区与遮光层之间的相对面Cd对遮光层电势的影响与栅极电压Vg通过在栅极层与遮光层之间的相对面Cg对遮光层电势的影响之间的平衡，来确定遮光层的电势，并且影响有源层(沟道区和LDD区)。第三实施例采用减小包括双栅晶体管在内的多栅薄膜晶体管中Vd本身的影响的方法。
在双栅晶体管中，对于两个晶体管TR1和TR2中的每一个，全部施加的漏极电压Vd-Vs被分成将近一半。即，如下表达式适用。
Vm–Vs≈Vd–Vm≈1/2·(Vd–Vs)
在如图24A所示为两个晶体管提供公共的遮光层的情况下，施加到整个双栅晶体管的漏极电压Vd-Vs通过遮光层影响TR1和TR2。
同时，图24B是在双栅晶体管的每一个晶体管中设有单独的遮光层时的等效电路。在如图24B所示为TR1和TR2分割遮光层的情况下，分别地，在TR1中影响遮光层的漏极电压是Vm-Vs，在TR2中影响遮光层的漏极电压是Vd-Vm，因此电压值减小到将近一半。例如，当仅关注TR1时，受到达到Vd-Vm(超过TR1本身的漏极电压)的电势差的图24A的结构中的电势差，几乎为受到TR1本身的漏极电压Vm-Vs的影响的图24B的结构的电势差的两倍。显然，影响的大小是不同的。
图25A到图25C是其中有源层23弯曲成字母U形的双栅晶体管的平面形状的实例。图25A所示的双栅晶体管是其中等效电路对应于图24A的布局，并且G/D＝0.58。遮光层21d放置成与漏区23c具有相对大的重叠部分。
作为比较目标，图25B中所示的双栅晶体管是这样的例子：其中，在双栅的中间部分，遮光层被分成遮光层21e、21f，从而为单独的晶体管分别提供遮光层21e、21f，这是等效电路对应于图24B的布局，并且G/D＝0.29。遮光层21e、21f与漏区23c之间的重叠面积以及遮光层21e、21f与栅电极25(包括栅极线)之间的重叠面积与图25A的情况相同。然而，遮光层被分成遮光层21e、21f，因此遮光层21e、21f与栅电极25之间的重叠面积被当做一侧的重叠面积用于计算。图26示出了这些特性的比较。
图26示出了在图25A-25C的情况下，G/D比的值与dVth之间的关系。图25A的布局对应于图26的[I]，并且图25B的布局对应于图26的[II]。如图26的[II]所示，通过为双栅结构中的每个晶体管分割遮光层，可以大大抑制依赖于Vd的特性变化。图26的[III]是如图25C所示的情况的数据，其中通过减小遮光层21g与漏区23c的重叠部分并且增加遮光层21g与栅电极25的重叠部分而将G/D设定为7.6。在图26中，可以看出[II]和[III]示出了几乎等效的Vd依赖性。
如所描述的，在诸如双栅型的多栅TFT的情况下，通过为每个晶体管分割要布置的遮光层，可以大大抑制依赖于漏极电压的晶体管的特性波动。该思想不仅适用于双栅型也适用于诸如三栅和四栅型的所有多栅晶体管，在三栅型中三个晶体管串联连接，在四栅型中四个晶体管串联连接。在具有四个或更多晶体管的情况下，不必为每一个晶体管分割所述遮光层。例如，在具有四个串联连接的晶体管的情况下，通过以每两个晶体管分割遮光层可以获得相同的效果。
此外，关于多个晶体管的平面布局，图25B示出了其中有源层23弯曲180度的字母U型布局。然而，显而易见的是，不仅该布局而且如图15所示的有源层23弯曲90度的字母L型布局以及有源层以直线布置的字母I型布局也可以提供相同的效果。
然而，为了像在第三示例性实施例中那样分割遮光层，在为了分割遮光层而执行的工艺中最小加工尺寸存在限制。因此，在一些情况下占据晶体管的整体的面积可能变得太大。当所述晶体管用于像素的开关时，所述晶体管占据面积的增加可能导致开口率降低。因此，可以根据综合考虑来与有源层形状的选择一起决定是否分割遮光层。
第三示例性实施例的其它结构、动作和效果都与第一和第二示例性实施例的那些相同。
(第四示例性实施例)
图27是使用双栅晶体管的有源矩阵型液晶显示器的一个像素的等效电路。将简短描述其动作。两个晶体管TR1、TR2被施加于栅极线55的扫描信号导通，从而为像素54和辅助电容53充电对应于数据线57的图像信号的电势，然后将栅极线55的扫描信号转变为关断电平从而关断TR1、TR2，并且被充电到像素54和辅助电容53的电荷得以保持。重复该动作。尽管在图27中未示出遮光层，但是在后面描述的图28到图30中示出了根据第四示例性实施例的遮光层。
在第三示例性实施例中，描述了这样的情况：其中，为多栅晶体管中的每个晶体管分割具有遮光层的薄膜晶体管的遮光层。与此同时，第四示例性实施例采用这样一种方法：通过分割遮光层并且聚焦在晶体管之一上来抑制特性波动。
看看处于保持状态的晶体管的每个电极的电势，像素侧是被充电到像素54和辅助电容53的电势。在数据线57侧，向被另一栅极线驱动的像素提供图像信号。因此，其时不时改变。相应地，多栅晶体管的两端之间的电势差时不时改变。中间区域56的电势几乎是像素54侧和数据线57侧的中间电势。因此，在TR1和TR2每一个中源-漏之间的电压没有大的差别。
当将遮光层与源-漏区之间的重叠面积设定为相同并且在TR1和TR2中分割遮光层时，在TR1和TR2每一个中漏极电压对特性波动的影响几乎相同。根据上述的基于G/D比的模型，特性波动的程度取决于每一个遮光层与栅电极之间的重叠面积。即，对于遮光层与栅电极之间的重叠部分较大的晶体管，由于漏极电压引起的特性波动可以被抑制为较小。
为了保持写入到像素中的电荷，必要的是停止或抑制TR2中电荷的流出。图28是示出了液晶显示器的像素晶体管的遮光层21h、21i、有源层23和栅电极25的位置关系的图。遮光层21h和21i被分割，在数据线侧TR1，G/D比为2，在像素侧TR2，G/D比为12.7，其中像素侧的G/D比设定为较大。通过将TR2的G/D比设定为较大，对于源和漏之间的电压波动，TR2侧晶体管的特性波动可以被抑制地更小。
图29示出了以字母U形布置有源层23的实例。此处采用的也是其中G/D比在像素侧的TR2中变得较大的布局。通过使像素侧的TR2中的遮光层21j、21k与栅电极25之间的大的重叠面积落入这个有限范围内，针对保持写入的电荷可以实现更佳的特性。因此，有望提高显示质量。
图30示出了以字母I形直线形式布置有源层23的实例。此处采用的是其中G/D比在像素侧的TR2中变得较大的布局。通过如所述的采用像素侧的TR2中的遮光层21l、21m与栅电极25之间的大的重叠面积落，像素侧的TR2中的特性波动被有利地稳定。
这可以表示为如下数字表达式，设数据线侧的TR1的遮光层与漏区之间的相对面积是Sd1，遮光层与栅电极之间的相对面积是Sg1，并且在像素侧的TR2中指标1也变成2，从而分别为Sd2、Sg2。
(Sg1/Sd1)<(Sg2/Sd2)
此处TR1和TR2中G/D比的值的关系以第一和第二示例性实施例中使用的电容比Cg/Cd的关系来表示。通过使用与相对面积相同的命名方案，数据线侧TR1中遮光层与漏区的静态电容定义为Cd1，并且遮光层与栅电极的静态电容定义为Cg1。在像素侧TR2中，指标1变成2从而分别定义那些电容为Cd2和Cg2。将利用这些研究Cg1/Cd1与Cg2/Cd2之间的关系。对于TR1和TR2，构成膜的材料、膜厚、漏区的位置以及栅极线的位置是相同的。因此，相对面积是确定静态电容差异的唯一因素。因此，不难理解当Sg1/Sd1＝Sg2/Sd2时满足Cg1/Cd1＝Cg2/Cd2。
现在，相对面积是确定静态电容差异的唯一因素。相对面积和静态电容成比例关系，并且比例系数是正的。因此，当相对面积从该状态变成Sg1/Sd1<Sg2/Sd2时，电容比的关系变成Cg1/Cd2<Cg2/Cd2。因此，通过使用电容比，第四示例性实施例的布局条件可以表达为Cg1/Cd1<Cg2/Cd2。
尽管此处参考双栅晶体管的情况描述了当分割遮光层时将像素侧的G/D比设定为较大的方法，但是通过将最靠近像素的较外侧晶体管的G/D比设定为较大，对于作为整体的一般的多栅晶体管也能够取得相同的效果。
第四示例性实施例的其它结构、动作和效果都与第一到第三示例性实施例的那些相同。
(示例性实施例的补充)
在包括双栅型的多栅结构的薄膜晶体管中，构成多个栅极的每一个晶体管都被称为“单独的晶体管”。即，作为栅电极与有源层之间的交叉部分的一组沟道区以及在沟道区两侧的LDD区是“单独的晶体管”，并且在多栅结构中其可以表达为多个所述“单独的晶体管”串联排成一条线。
此外，在第三示例性实施例中，可以表达为“单独的晶体管”的遮光层被分割，并且所述“单独的晶体管”中的至少一个与遮光层重叠。此外，在第四实施例中，可以换一种说法表达为：多个所述“单独的晶体管”在有源层中串联排成一条线，并且上述的面积比与电容比之间的关系适于提供到所述线的两端处的所述“单独的晶体管”的遮光层。
尽管参考了共面型薄膜晶体管的情况描述了示例性实施例，但是本发明也可以以相同的方式应用于正交错型薄膜晶体管和反交错型薄膜晶体管。
尽管参照了每一个所述示例性实施例的结构和动作描述了本发明，但是本发明不仅仅限于上述示例性实施例中的每一个。应当注意，本发明包括在不脱离本发明的范围的情况下本领域技术人员能够想到的各种变化和修改。此外，本发明包括相互并且适当地组合上述示例性实施例中每一个的结构的一部分或整个部分而获得的结构。
尽管上述实施例的一部分或整个部分可以总结为下文的补充说明，但是本发明不仅仅限于如下结构。
(补充说明1)
一种薄膜晶体管，其包括：
用多晶硅有源层形成的沟道区、LDD区和漏区；
经由栅极绝缘膜至少在沟道区中设置的栅电极；以及
电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，
所述薄膜晶体管是双栅结构，
所述绝缘层的膜厚为大于等于200nm且小于等于500nm，并且
Sg/Sd为大于等于4.7，当设所述遮光层与所述漏区重叠的面积为Sd，并且所述遮光层与所述栅电极重叠的面积为Sg时，Sg/Sd为大于等于4.7。
(补充说明2)
一种薄膜晶体管，其包括：
用多晶硅有源层形成的沟道区、LDD区和漏区；
经由栅极绝缘膜至少在沟道区中设置的栅电极；以及
电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，
所述薄膜晶体管是单栅结构，
所述绝缘层的膜厚为大于等于200nm且小于等于500nm，并且
Sg/Sd为大于等于17，当设所述遮光层与所述漏区重叠的面积为Sd，并且所述遮光层与所述栅电极重叠的面积为Sg时，Sg/Sd为大于等于17。
(补充说明3)
一种薄膜晶体管，其包括
用多晶硅有源层形成的沟道区、LDD区和漏区；
经由栅极绝缘膜至少在沟道区中设置的栅电极；以及
电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，
所述薄膜晶体管是多栅结构，并且
所述遮光层被分割成彼此处于电浮置状态的多个遮光层。
(补充说明4)
如补充说明3中所描述的薄膜晶体管，其中，
关于所述多个遮光层中的与所述多晶硅有源层的最外侧对应的一个遮光层和另一个遮光层，当设所述遮光层与所述漏区重叠的面积为Sd，并且所述遮光层与所述栅电极重叠的面积为Sg时，则所述一个遮光层的Sg/Sd大于所述另一个遮光层的Sg/Sd。
(补充说明5)
如补充说明3中所描述的薄膜晶体管，其中，
关于所述多个遮光层中的与所述多晶硅有源层的最外侧对应的一个遮光层和另一个遮光层，当设所述遮光层与所述漏区重叠的部分的静态电容为Cd，并且所述遮光层与所述栅电极重叠的部分的静态电容为Cg时，则所述一个遮光层的Cg/Cd大于所述另一个遮光层的Cg/Cd。
(补充说明6)
一种显示装置，其包括补充说明1中所描述的薄膜晶体管作为像素晶体管。
(补充说明7)
一种显示装置，其包括补充说明2中所描述的薄膜晶体管作为像素晶体管或者作为像素晶体管以及外围电路的晶体管。
(补充说明8)
一种显示装置，其包括补充说明3中所描述的薄膜晶体管作为像素晶体管。
(补充说明9)
一种显示装置，其包括补充说明4中所描述的薄膜晶体管作为像素晶体管。
(补充说明10)
一种显示装置，其包括补充说明5中所描述的薄膜晶体管作为像素晶体管。
(补充说明11)
如补充说明6-10中任一者中描述的显示装置，其中
在相邻像素之间分割所述遮光层。
(补充说明12)
如补充说明9中所描述的显示装置，其中，
所述一个遮光层位于最靠近所述多晶硅有源层的像素一侧。
(补充说明13)
如补充说明10中所描述的显示装置，其中，
所述一个遮光层位于最靠近所述多晶硅有源层的像素的一侧。

Claims (8)

1.一种薄膜晶体管，包括：
用多晶硅有源层形成的沟道区、LDD区和漏区；
经由栅极绝缘膜至少在沟道区中设置的栅电极；以及
电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，
所述薄膜晶体管是多栅结构，
所述遮光层被分割成彼此处于电浮置状态的多个遮光层，
关于所述多个遮光层中的与所述多晶硅有源层的最外侧对应的一个遮光层和另一个遮光层，当设所述遮光层与所述漏区重叠的面积为Sd，并且所述遮光层与所述栅电极重叠的面积为Sg时，则所述一个遮光层的Sg/Sd大于所述另一个遮光层的Sg/Sd。
2.一种薄膜晶体管，包括：
用多晶硅有源层形成的沟道区、LDD区和漏区；
经由栅极绝缘膜至少在沟道区中设置的栅电极；以及
电浮置遮光层，其经由绝缘层至少与所述沟道区和所述LDD区重叠，其中，
所述薄膜晶体管是多栅结构，
所述遮光层被分割成彼此处于电浮置状态的多个遮光层，
关于所述多个遮光层中的与所述多晶硅有源层的最外侧对应的一个遮光层和另一个遮光层，当设所述遮光层与所述漏区重叠的部分的静态电容为Cd，并且所述遮光层与所述栅电极重叠的部分的静态电容为Cg时，则所述一个遮光层的Cg/Cd大于所述另一个遮光层的Cg/Cd。
3.一种显示装置，包括权利要求1中所述的薄膜晶体管作为像素晶体管。
4.如权利要求3所述的显示装置，其中，
在相邻像素之间分割所述遮光层。
5.如权利要求3所述的显示装置，其中，
所述一个遮光层位于最靠近所述多晶硅有源层的像素的一侧。
6.一种显示装置，包括权利要求2中所述的薄膜晶体管作为像素晶体管。
7.如权利要求6所述的显示装置，其中，
在相邻像素之间分割所述遮光层。
8.如权利要求6所述的显示装置，其中，
所述一个遮光层位于最靠近所述多晶硅有源层的像素的一侧。
CN201510202482.3A 2014-04-24 2015-04-24 薄膜晶体管以及显示装置 Active CN105006486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014090724A JP6350984B2 (ja) 2014-04-24 2014-04-24 薄膜トランジスタ及び表示装置
JP2014-090724 2014-04-24

Publications (2)

Publication Number Publication Date
CN105006486A CN105006486A (zh) 2015-10-28
CN105006486B true CN105006486B (zh) 2019-07-30

Family

ID=54335554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510202482.3A Active CN105006486B (zh) 2014-04-24 2015-04-24 薄膜晶体管以及显示装置

Country Status (3)

Country Link
US (1) US10263116B2 (zh)
JP (1) JP6350984B2 (zh)
CN (1) CN105006486B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157073A (ja) * 2015-02-26 2016-09-01 株式会社ジャパンディスプレイ 表示装置
KR20180061860A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
CN108155208B (zh) * 2016-12-06 2020-09-01 郑百乔 显示设备
JP6822114B2 (ja) * 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
CN106653695B (zh) * 2016-12-27 2018-07-06 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN106711157B (zh) * 2017-01-23 2019-07-02 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN106855674B (zh) * 2017-03-23 2020-01-07 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN106950772B (zh) * 2017-04-01 2019-12-20 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
JP6862258B2 (ja) * 2017-04-20 2021-04-21 株式会社ジャパンディスプレイ 表示装置
US10411047B2 (en) 2017-04-28 2019-09-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof and display device
CN106898624B (zh) * 2017-04-28 2019-08-02 深圳市华星光电技术有限公司 一种阵列基板及制备方法、显示装置
CN107479270A (zh) * 2017-08-25 2017-12-15 上海天马微电子有限公司 一种显示面板和显示装置
CN107452809A (zh) * 2017-09-04 2017-12-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及amoled驱动电路
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
JP2019087601A (ja) * 2017-11-06 2019-06-06 シャープ株式会社 トランジスタおよびシフトレジスタ
EP3791840B1 (en) 2017-12-21 2023-09-06 Gdm S.P.A. Method for manufacturing an absorbent article
EP3868346A1 (en) 2017-12-21 2021-08-25 Gdm S.P.A. Method for manufacturing the absorbent article
EP3799846A1 (en) 2017-12-21 2021-04-07 Gdm S.P.A. Method for manufacturing an absorbent article
JP7045185B2 (ja) * 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
KR102652033B1 (ko) * 2019-08-07 2024-03-26 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2022020172A (ja) * 2020-07-20 2022-02-01 株式会社ジャパンディスプレイ 表示装置
CN112928127B (zh) * 2021-01-12 2022-11-04 武汉华星光电技术有限公司 阵列基板
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置
CN115373188A (zh) * 2021-05-20 2022-11-22 京东方科技集团股份有限公司 一种阵列基板、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714547A (en) * 1995-08-04 1998-02-03 Inteplast Corporation Polymer blend composition for forming transparent polyethylene film
CN101009333A (zh) * 2006-01-25 2007-08-01 爱普生映象元器件有限公司 半导体装置
CN101228637A (zh) * 2005-07-25 2008-07-23 皇家飞利浦电子股份有限公司 具有包括遮光部分的晶体管的薄膜电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230138T2 (de) * 1991-11-29 2000-04-27 Seiko Epson Corp Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JPH08211406A (ja) * 1995-02-02 1996-08-20 A G Technol Kk アクティブマトリクス表示素子
JPH0951099A (ja) 1995-08-04 1997-02-18 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法、表示装置及び表示装置の製造方法
JP3145931B2 (ja) * 1996-08-26 2001-03-12 日本電気株式会社 薄膜トランジスタ
JP2988399B2 (ja) * 1996-11-28 1999-12-13 日本電気株式会社 アクティブマトリクス基板
JP4021014B2 (ja) * 1997-09-11 2007-12-12 セイコーエプソン株式会社 液晶表示パネル及び薄膜トランジスタアレイ基板
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP4666710B2 (ja) * 1999-01-21 2011-04-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4481391B2 (ja) * 1999-07-16 2010-06-16 東芝モバイルディスプレイ株式会社 液晶表示装置
JP3503685B2 (ja) 1999-08-30 2004-03-08 日本電気株式会社 液晶表示装置及びその製造方法
JP2001066636A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 液晶表示装置
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
US7952100B2 (en) * 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011024911A1 (ja) * 2009-08-28 2011-03-03 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
EP2455974A1 (en) 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714547A (en) * 1995-08-04 1998-02-03 Inteplast Corporation Polymer blend composition for forming transparent polyethylene film
CN101228637A (zh) * 2005-07-25 2008-07-23 皇家飞利浦电子股份有限公司 具有包括遮光部分的晶体管的薄膜电路
CN101009333A (zh) * 2006-01-25 2007-08-01 爱普生映象元器件有限公司 半导体装置

Also Published As

Publication number Publication date
US20150311351A1 (en) 2015-10-29
US10263116B2 (en) 2019-04-16
CN105006486A (zh) 2015-10-28
JP2015211089A (ja) 2015-11-24
JP6350984B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
CN105006486B (zh) 薄膜晶体管以及显示装置
KR101972763B1 (ko) 액정표시장치
JP6139043B1 (ja) Ｔｆｔ基板、それを用いた走査アンテナ、およびｔｆｔ基板の製造方法
US6812912B2 (en) Active matrix display device with storage capacitor for each pixel
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
JP2022068209A (ja) 表示装置
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
US9991296B2 (en) Liquid crystal display with pixel transistors having different channel widths
CN104952404B (zh) 液晶显示单元
US10775677B2 (en) Transparent display panel comprising a trigger component connected to a chromic material to enable reversible change between a transparent state and a colored state of the chromic material and transparent display device having the same
TW201104871A (en) Semiconductor device and method for manufacturing the same
US9897883B2 (en) Liquid crystal display
TWI575291B (zh) 液晶面板及其所使用之主動矩陣基板
TWI656386B (zh) 顯示裝置及其形成方法
US7045398B2 (en) Manufacturing method for electro-optical device, electro-optical device, manufacturing method for semiconductor device, semiconductor device, projection-type display apparatus, and electronic apparatus
CN110312962A (zh) 有源矩阵基板和液晶显示装置
KR20180031898A (ko) 공통 전압 배선을 포함하는 표시 장치
JP7315572B2 (ja) 表示装置および電子機器
JP2002296619A (ja) アクティブマトリクス型表示装置
KR101838297B1 (ko) 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널
KR20080098882A (ko) 액정 표시 장치
JP2002297059A (ja) ドライバ内蔵型アクティブマトリクス表示装置
KR101842715B1 (ko) 박막트랜지스터 및 이를 구비한 액정표시장치
JP2008226949A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Kawasaki City, Kanagawa Prefecture, Japan

Patentee after: Tianma Japan, Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Patentee before: NLT TECHNOLOGIES, Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191225

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Patentee before: Tianma Japan, Ltd.