CN104992909A - 晶圆级封装结构的制造方法 - Google Patents

晶圆级封装结构的制造方法 Download PDF

Info

Publication number
CN104992909A
CN104992909A CN201510261334.9A CN201510261334A CN104992909A CN 104992909 A CN104992909 A CN 104992909A CN 201510261334 A CN201510261334 A CN 201510261334A CN 104992909 A CN104992909 A CN 104992909A
Authority
CN
China
Prior art keywords
protective layer
manufacture method
layer
exposed
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510261334.9A
Other languages
English (en)
Inventor
高国华
郭飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510261334.9A priority Critical patent/CN104992909A/zh
Publication of CN104992909A publication Critical patent/CN104992909A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种晶圆级封装结构的制造方法，在晶圆表面涂第一保护层，使设置于晶圆上的导电金属垫露出；用曝光治具遮挡第一保护层上表面，再对第一保护层进行曝光，使第一保护层上表面形成具有凸起部和凹陷部的面；在第一保护层的上表面上涂第二保护层，使导电金属垫露出；用曝光治具遮挡第二保护层上，对第二保护层进行曝光，使第二保护层上表面形成具有凸起部和凹陷部的不平整面；曝光治具：由多组不同色的薄膜组成的透光区。第一保护层和第二保护层上通过曝光治具形成的面，增大了表面积，增加了各层之间的结合力，有利于整体结构的稳定，解决了整体结构分层的问题，同时提高了产品可靠性。

Description

晶圆级封装结构的制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种晶圆级封装结构的制造方法。
背景技术
随着晶圆级封装芯片尺寸面积缩小，前道圆片表面结构简化，表面再布线结构复杂化、面积增加，需要多层有机物保护圆片，增强平坦化。传统多层有机物结构易产生分层等异常，导致可靠性不足。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种晶圆级封装结构的制造方法，其特征在于，包括：在晶圆表面涂布第一保护层，并且使设置于所述晶圆上的导电金属垫露出；使用曝光治具遮挡于所述第一保护层上表面，再对所述第一保护层进行曝光，使所述第一保护层上表面形成具有凸起部和凹陷部的不平整面；在所述第一保护层的上表面面上涂布第二保护层，使所述导电金属垫露出；使用曝光治具遮挡于所述第二保护层上，再对所述第二保护层进行曝光，使所述第二保护层上表面形成具有凸起部和凹陷部的不平整面；其中，所述曝光治具包括：由多组颜色不同的薄膜组成的透光区。
相比于现有技术，第一保护层和第二保护层上通过曝光治具形成的具有凸起部和凹陷部的面，增大了表面积，增加了各层之间的结合力，有利于整体结构的稳定，解决了整体结构分层的问题，同时提高了产品可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为本发明晶圆级封装结构的制造方法的一种实施方式的流程框图；
图1B为本发明晶圆级封装结构的制造方法的另一种实施方式的流程框图；
图2-图8为对应本发明每个步骤而成的结构示意图。
附图标记：101-芯片结构；102-导电金属垫；103-第一保护层；201-第二保护层；301-再布线层；401-第三保护层；501-凸点结构。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
参见图1A和图1B，示出了本发明制造方法的流程框图，包括步骤10，如图2所示，在晶圆表面涂布第一保护层，并且使设置于晶圆上的导电金属垫露出；
步骤20，如图3所示，使用曝光治具遮挡于第一保护层上表面，再对第一保护层进行曝光，使第一保护层上表面形成具有凸起部和凹陷部的不平整面(参见图4)；
步骤30，在所述第一保护层的上表面上涂布第二保护层，使所述导电金属垫露出；
步骤40，使用曝光治具遮挡于所述第二保护层上，再对所述第二保护层进行曝光(曝光的治具可以与图3所示的一样，原理等也与上述相同)，使第二保护层上表面形成具有凸起部和凹陷部的不平整面(如图5)。
其中，曝光治具包括：由多组颜色不同的薄膜组成的透光区。即可以立即为曝光治具的透光区颜色不同，因此曝光时，光源透过不同颜色区域，使透出的光线的波长改变，波长不同的光线的能量不同，对第一保护层、第二保护层的蚀刻能力也就不同。能量较大光线，蚀刻的深度较深，能量较小的光线，蚀刻的深度较浅，从而使第一保护层和第二保护层的上表面形成具有凸起部和凹陷部的面。下面会在说明通过该制造方法制造的结构时，具体说明这些凸起部和凹陷部的形式。
凸起部和凹陷部可以彼此间隔设置，或者，也可以是凸起部和所述凹陷部形成波浪面。
例如，以第一波长的光线对其曝光，形成凸起部的顶部(以下称为顶部)，用第二波长的光线对其曝光，形成凹陷部的底部(以下称为底部)，而采用在第一和第二波长之间波长的管线对其曝光，形成顶部与底部之间的斜面部分。这里波长的不同，都是通过曝光治具形成的。
这样，第一保护层103和第二保护层201的上表面都为非平面，这样能够增加表面积，提高两层的结合能力。需要理解，上述的凸起部和凹陷部可以是多种结构，以他们形成波浪面为例，波浪面可以是多种结构，以截面为参考，凸起部可以为三角形，也可以为梯形、弧形，或者其它形状也可以，只要形成有凸起部，以及相邻的凸起部之间具有凹陷部，就能够起到增加两层结合列的功能。
在一种可选的实施方式中，还包括步骤50，在第二保护层上的上表面形成再布线层(如图6所示)，再布线层覆盖所述导电金属垫。再步骤50之后，还具有涂布第三保护层的步骤。下面，说明再布线层的两种设置方式，相应于这两种布置方式，涂布第三保护层的方法也有所区别，下面说明再布线层的设置方式以及相应的涂布第三保护层的方法。
上述再布线层可以有以下两种设置方式，相应的也有两种涂布三保护层的方式：
方式一，
再布线层完全覆盖于所述第二保护层的上表面。
根据上述再布线层的设置方式，涂布第三保护层步骤601为，在再布线层上涂布第三保护层，在第三保护层上形成植入凸点结构的开口，所述开口使所述再布线层露出，并且在水平方向上，所述开口与所述导电金属垫错开；在所述开口内植入凸点结构。步骤601是针对再布线层完全覆盖于所述第二保护层的上表面这种情形的。
方式二，
再布线层部分覆盖于所述第二保护层的上表面，图6所示的也就是这种方式。
根据上述再布线层的设置方式，如图7所示，涂布第三保护层步骤602为，在所述再布线层、未被所述再布线层覆盖的第二保护层上涂布第三保护层，在第三保护层上形成植入凸点结构的开口，所述开口使所述再布线层露出，并且在水平方向上，所述开口与所述导电金属垫错开设置；如图8所示，再在所述开口内植入凸点结构。
在上述的方式二中，由于再布线层没有完全的涂覆与第二保护层上，可以使第三保护层与第二保护层的上表面，形成更好的结合，从而能够更有效的保护再布线层。
可选的，上述涂布第一保护层、第二保护层和第三保护层时，采用旋转甩胶涂布的方式。
在上述步骤20中，对所述第一保护层进行曝光后，还具有步骤201，对第一保护层显影蚀刻，再至少通过固化工艺和离子轰击工艺，使第一保护层固化；
在步骤40中，对所述第二保护层进行曝光后，也具有步骤401，对所述第一保护层显影蚀刻，再至少通过固化工艺和离子轰击工艺，使第二保护层固化。
还可以在晶圆级封装结构的四周，涂覆保护胶。
根据上述的制造方法，制造而成的晶圆级芯片封装结构如下，如图8所示：
包括芯片结构101，在芯片结构上具有导电金属垫102，该具有导电金属垫的芯片结构即为上述的晶圆，在芯片结构上还形成有第一保护层103，第一保护层103上具有开口，该开口使导电金属垫露出，在第一保护层103的上表面形成第二保护层201，第二保护层201同样具有开口供导电金属垫露出；在第二保护层201的上表面形成再布线层301，且该再布线层301还覆盖于导电金属垫上。这里提及的第一保护层103的上表面，以及第二保护层201的上表面都具有凸起部和凹陷部。即，第一保护层103和第二保护层201的上表面都为非平面，这样能够增加表面积，提高两层的结合能力。
可选的，凸起部和凹陷部彼此间隔设置。即一个凸起部然后一个凹陷部依次循环，相邻的凸起部和凹陷部可以连接在一起的，也可以是彼此相离的，应该理解，只要能够增加表面积，提高结合能力，都可以用于本发明。
可选的，凸起部和凹陷部可以形成波浪面。需要理解，这里波浪面可以是多种结构，以截面为例，凸起部可以为三角形，也可以为梯形、弧形，或者其它形状也可以，只要形成有凸起部，以及相邻的凸起部之间具有凹陷部，就能够起到增加两层结合列的功能。
在具有多个凸起部和凹陷部时，每个凸起部的结构、形状等特征都可以不同，每个凹陷部也可以不同。
在一种可选的实施方式中，上述的凸起部和凹陷部的形成，是通过不同波长的光线对保护层曝光形成的。例如在形成第一保护层103后，对第一保护层103的上表面用不同波长的光线曝光，以第一波长的光线对其曝光，形成凸起部的顶部(以下称为顶部)，用第二波长的光线对其曝光，形成凹陷部的底部(以下称为底部)，而采用在第一和第二波长之间波长的管线对其曝光，形成顶部与底部之间的斜面部分。当然，在没有曝光时就保持原来的高度。
可选的，在再布线层301上形成有第三保护层401；第三保护层401上形成有开口，露出所述再布线层301；在露出的所述再布线层301上形成凸点结构501。
在一种可选的实施方式中，第二保护层201完全覆盖于第一保护层的上表面；再布线层301覆盖于第二保护层201上表面的部分区域；第三保护层401形成于所述再布线层301的上表面，以及形成于从所述再布线层301露出的第二保护层的上表面上。这样，可以保证第三保护层401的牢靠性，其通过与第二保护层的波浪面结合，从而更不以分层。
可选的，凸点结构501与所述导电金属垫在水平方向上彼此位置错开。
在一种可选的实施方式中，第一保护层、第二保护层和第三保护层401为为聚酰亚胺保护层。在芯片结构、第一保护层、第二保护层、第三保护层和所述凸点结构外周，包裹有树脂保护层，并且凸点结构的顶部从所述树脂保护层露出。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (9)

1.一种晶圆级封装结构的制造方法，其特征在于，包括：
在晶圆表面涂布第一保护层，并且使设置于所述晶圆上的导电金属垫露出；
使用曝光治具遮挡于所述第一保护层上表面，再对所述第一保护层进行曝光，使所述第一保护层上表面形成具有凸起部和凹陷部的不平整面；
在所述第一保护层的上表面面上涂布第二保护层，使所述导电金属垫露出；
使用曝光治具遮挡于所述第二保护层上，再对所述第二保护层进行曝光，使所述第二保护层上表面形成具有凸起部和凹陷部的不平整面；其中，
所述曝光治具包括：由多组颜色不同的薄膜组成的透光区。
2.根据权利要求1所述的制造方法，其特征在于，
在所述第二保护层上的上表面形成再布线层，所述再布线层覆盖所述导电金属垫。
3.根据权利要求2所述的制造方法，其特征在于，
所述再布线层完全覆盖于所述第二保护层的上表面。
4.根据权利要求3所述的制造方法，其特征在于，
在所述再布线层上涂布第三保护层，在第三保护层上形成植入凸点结构的开口，所述开口使所述再布线层露出，并且在水平方向上，所述开口与所述导电金属垫错开设置；
在所述开口内植入凸点结构。
5.根据权利要求2所述的制造方法，其特征在于，
所述再布线层部分覆盖于所述第二保护层的上表面。
6.根据权利要求5所述的制造方法，其特征在于，
在所述再布线层、未被所述再布线层覆盖的第二保护层上涂布第三保护层，在第三保护层上形成植入凸点结构的开口，所述开口使所述再布线层露出，并且在水平方向上，所述开口与所述导电金属垫错开设置；
在所述开口内植入凸点结构。
7.根据权利要求4或6所述的制造方法，其特征在于，
采用旋转甩胶涂布的方式，涂布第一保护层、第二保护层和第三保护层。
8.根据权利要求1-6任一项所述的制造方法，其特征在于，
对所述第一保护层进行曝光后，对所述第一保护层显影蚀刻，再至少通过固化工艺和离子轰击工艺，使第一保护层固化；
对所述第二保护层进行曝光后，对所述第一保护层显影蚀刻，再至少通过固化工艺和离子轰击工艺，使第二保护层固化。
9.根据权利要求4或6所述的制造方法，其特征在于，
所述芯片结构、所述第一保护层、所述第二保护层、所述第三保护层和所述凸点结构外周，包裹有树脂保护层，并且所述凸点结构的顶部从所述树脂保护层露出。
CN201510261334.9A 2015-05-20 2015-05-20 晶圆级封装结构的制造方法 Pending CN104992909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510261334.9A CN104992909A (zh) 2015-05-20 2015-05-20 晶圆级封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510261334.9A CN104992909A (zh) 2015-05-20 2015-05-20 晶圆级封装结构的制造方法

Publications (1)

Publication Number Publication Date
CN104992909A true CN104992909A (zh) 2015-10-21

Family

ID=54304700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510261334.9A Pending CN104992909A (zh) 2015-05-20 2015-05-20 晶圆级封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN104992909A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088378A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017301A (zh) * 2007-03-09 2007-08-15 友达光电股份有限公司 制造显示基板的方法
CN101183653A (zh) * 2007-11-14 2008-05-21 日月光半导体制造股份有限公司 晶圆结构及其形成方法
CN101425493A (zh) * 2007-11-01 2009-05-06 台湾积体电路制造股份有限公司 无铝垫的后端集成电路的晶圆级封装结构
CN101924083A (zh) * 2009-06-09 2010-12-22 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN202502990U (zh) * 2011-12-19 2012-10-24 南通富士通微电子股份有限公司 高可靠芯片级封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017301A (zh) * 2007-03-09 2007-08-15 友达光电股份有限公司 制造显示基板的方法
CN101425493A (zh) * 2007-11-01 2009-05-06 台湾积体电路制造股份有限公司 无铝垫的后端集成电路的晶圆级封装结构
CN101183653A (zh) * 2007-11-14 2008-05-21 日月光半导体制造股份有限公司 晶圆结构及其形成方法
CN101924083A (zh) * 2009-06-09 2010-12-22 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN202502990U (zh) * 2011-12-19 2012-10-24 南通富士通微电子股份有限公司 高可靠芯片级封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021088378A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构及其制备方法
US11894226B2 (en) 2019-11-07 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor device and method making the same

Similar Documents

Publication Publication Date Title
US20210202572A1 (en) Micro device integration into system substrate
JP6761351B2 (ja) 表示装置
US8987884B2 (en) Package assembly and methods for forming the same
CN101587886B (zh) 电子元件封装体及其制造方法
CN110444549B (zh) 柔性显示面板及其制造方法
CN105990272A (zh) 通过形成沟槽消除锯切引起的剥离
TWI476097B (zh) 透鏡組及其形成方法
CN103918354A (zh) 配线基板及其制造方法
US10847571B2 (en) Micro device integration into system substrate
CN112349762A (zh) 基板及其制备方法、显示面板
KR102033788B1 (ko) 칩 내장형 패키지 및 그 제조방법
CN104992909A (zh) 晶圆级封装结构的制造方法
JP6595788B2 (ja) 固体撮像装置の製造方法及び固体撮像装置ならびにカメラ
CA2880718A1 (en) Selective transfer of semiconductor device to a system substrate
JP6168915B2 (ja) 半導体装置の製造方法
CN104900608A (zh) 晶圆级封装结构
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构
US10879426B2 (en) Carrier for a component, component and method for producing a carrier or a component
JP6081875B2 (ja) 配線基板の製造方法
CN107340933A (zh) 触控面板及其制造方法
JP6433208B2 (ja) 固体撮像装置の製造方法
US10572070B2 (en) Optical devices and fabrication method thereof
TWI692651B (zh) 光學元件及其製造方法
CN106356392B (zh) 显示基板及制作方法和显示设备
CN104867906A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20151021

RJ01 Rejection of invention patent application after publication