WO2021088378A1 - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
WO2021088378A1
WO2021088378A1 PCT/CN2020/097084 CN2020097084W WO2021088378A1 WO 2021088378 A1 WO2021088378 A1 WO 2021088378A1 CN 2020097084 W CN2020097084 W CN 2020097084W WO 2021088378 A1 WO2021088378 A1 WO 2021088378A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective layer
area
exposure
substrate
layer
Prior art date
Application number
PCT/CN2020/097084
Other languages
English (en)
French (fr)
Inventor
吴秉桓
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to US17/432,478 priority Critical patent/US11894226B2/en
Publication of WO2021088378A1 publication Critical patent/WO2021088378A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Abstract

本发明涉及一种半导体结构及其制备方法；包括如下步骤：提供基底，基底划分为若干个芯片区域；于基底上形成保护层，保护层覆盖切割道及芯片区域；对保护层进行曝光显影，以于保护层覆盖芯片区域的区域内形成若干个凹槽，凹槽的深度小于保护层的厚度。上述半导体结构的制备方法通过在保护层覆盖芯片区域内形成若干个凹槽，可以增加保护层的表面粗糙程度及表面积，从而提高后段封装时保护层与塑封层的接着性。

Description

半导体结构及其制备方法 技术领域
本申请涉及半导体器件制造技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
半导体晶圆制造时会涂布保护层(譬如，Polyimide，聚酰亚胺)于晶圆的表面，作为保护晶圆内形成的芯片的保护层，同时，保护层也可以作为后段封装时与塑封层(Molding compound)的临接材料。然而，现有的保护层由于采用旋涂工艺形成，保护层的上表面近乎为平整的表面，除了测试焊盘(bond pad)的开口之外，绝大部分区域的保护层的表面皆为平坦面。而表面为近乎平整的保护层在后段封装时与塑封层的接着性能较差，容易导致保护层与塑封层之间发生分层剥离，从而影响器件的性能。
发明内容
基于此，有必要针对现有技术中的半导体结构中晶圆表面的保护层的表面为近乎平整的表面而导致的保护层与塑封层的接着性能较差，从而导致保护层与塑封层之间容易发生分层剥离，进而影响器件的性能的问题，提供一种半导体结构及其制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括如下步骤：
提供基底，所述基底划分为若干个芯片区域；
于所述基底上形成保护层，所述保护层覆盖所述切割道及所述芯片区域；
对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个凹槽，所述凹槽的深度小于所述保护层的厚度。
上述半导体结构的制备方法通过在保护层覆盖芯片区域内形成若干个凹槽，可以增加保护层的表面粗糙程度及表面积，从而提高后段封装时保护层与塑封层的接着性。
在其中一个实施例中，对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个所述凹槽包括如下步骤：
将第一光罩置于所述保护层的上方，所述第一光罩对应于所述芯片区域的区域内形成有若干个第一透光区域；
基于所述第一光罩于第一曝光剂量或第一曝光能量下对所述保护层进行第一次曝光；
对曝光后的所述保护层进行显影；显影后所述第一次曝光的曝光区域内的所述保护层被去除的厚度小于所述保护层的厚度。
在其中一个实施例中，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内形成有测试焊盘，所述保护层覆盖所述测试焊盘；进行第一次曝光之后且进行显影之前还包括如下步骤：
去除所述第一光罩；将第二光罩至于所述保护层的上方，所述第二光罩对应于所述测试焊盘的区域内形成有第二透光区域；
基于所述第二光罩于第二曝光剂量或第二曝光能量下对所述保护层进行第二次曝光；所述第二曝光剂量为第二次曝光的曝光区域内的保护层经后续显影后被完全去除的最小曝光剂量，所述第二曝光能量为第二次曝光的曝光区域内的保护层经后续显影后被完全去除的最小曝光能量；所述第二曝光剂量大于所 述第一曝光剂量，所述第二曝光能量大于所述第一曝光能量。
在其中一个实施例中，对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个所述凹槽包括如下步骤：
将光罩置于所述保护层的上方，所述光罩对应于所述芯片区域的区域内形成有若干个透光图形，各所述透光图形内均包括若干个第一透光区域；
基于所述光罩对所述保护层进行曝光；
对曝光后的所述保护层进行显影；显影后所述第一透光区域对应的曝光区域内的所述保护层被去除的厚度小于所述保护层的厚度。
在其中一个实施例中，若干个所述第一透光区域呈条状间隔排布、网格状排布或无规则排布。
在其中一个实施例中，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内形成有测试焊盘，所述保护层覆盖所述测试焊盘；所述光罩对应于所述测试焊盘的区域内还形成有第二透光区域；显影后所述第二透光区域对应的曝光区域内的所述保护层被完全去除。
在其中一个实施例中，于所述基底上形成所述保护层之前还包括于所述基底的上表面形成钝化层的步骤；所述保护层形成于所述钝化层的上表面；曝光之后还包括如下步骤：将所述保护层固化；刻蚀去除对应于所述测试焊盘的区域内的所述钝化层及部分所述基底，以暴露出所述测试焊盘。
在其中一个实施例中，于所述保护层覆盖所述芯片区域的区域内形成若干个所述凹槽之后还包括于所述保护层的上表面形成塑封层的步骤；所述塑封层的厚度大于所述凹槽的深度。
本发明还提供一种半导体结构，包括：
基底，所述基底划分为若干个芯片区域；
保护层，位于所述基底上，覆盖所述芯片区域；所述保护层覆盖所述芯片区域的区域内形成有若干个凹槽，所述凹槽的深度小于所述保护层的厚度。
上述半导体结构中的保护层覆盖芯片区域内形成若干个凹槽，可以增加保护层的表面粗糙程度及表面积，从而提高后段封装时保护层与塑封层的接着性
在其中一个实施例中，若干个所述凹槽呈条状间隔排布、网格状排布或无规则排布。
在其中一个实施例中，所述保护层包括聚酰亚胺层或聚苯并恶唑层。
在其中一个实施例中，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内还形成有测试焊盘，所述保护层内形成有开口，所述开口暴露出所述测试焊盘。
在其中一个实施例中，所述半导体结构还包括钝化层，所述钝化层位于所述基底的上表面；所述保护层位于所述钝化层的上表面。
在其中一个实施例中，所述半导体结构还包括塑封层，所述塑封层覆盖所述保护层的上表面，且所述塑封层的厚度大于所述凹槽的深度。
在其中一个实施例中，所述凹槽的深度为所述保护层的厚度的1/3～3/4。
附图说明
图1为本发明一个实施例中半导体结构的制备方法的流程图；
图2为本发明一个实施例中半导体结构的制备方法中提供基底后所得结构的俯视结构示意图；
图3为沿图2中AA方向的截面结构示意图；
图4为本发明一个实施例中半导体结构的制备方法中在基底的上表面形成钝化层后所得结构的截面结构示意图；
图5为本发明一个实施例中半导体结构的制备方法中在钝化层的上表面形成保护层后所得结构的截面结构示意图；
图6为本发明一个实施例中半导体结构的制备方法中使用的第一光罩的俯视结构示意图；
图7为本发明一个实施例中半导体结构的制备方法中提供的第二光罩的俯视结构示意图；
图8为本发明一个实施例中半导体结构的制备方法中使用第一光罩及第二光罩两次曝光并显影后所得结构的俯视结构示意图；
图9为沿图8中AA方向的截面结构示意图；
图10为本发明一个实施例中半导体结构的制备方法中于曝光后的保护层的上表面形成塑封层后所得结构的截面结构示意图；
图11为本发明另一个实施例中半导体结构的制备方法中使用的光罩的俯视结构示意图；
图12为本发明另一个实施例中半导体结构的制备方法中使用如图11所示的光罩曝光后所得结构的俯视结构示意图。
附图标记说明：
10        基底
101       切割道
102       芯片区域
111       测试焊盘
112       金属线层
12        保护层
121       凹槽
13         第一光罩
131、151   第一透光区域
14         第二光罩
141、152   第二透光区域
15         光罩
16         钝化层
17         塑封层
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1所示，本发明一种半导体结构的制备方法，包括以下步骤：
S11：提供基底，基底划分为若干个芯片区域；
S12：于基底上形成保护层，保护层及芯片区域；
S13：对保护层进行曝光显影，以于保护层覆盖芯片区域的区域内形成若干个凹槽，凹槽的深度小于保护层的厚度。
在一个示例中，如图2及图3所示，步骤S11中提供的基底10可以包括但不仅限于硅基底。基底10内还形成有切割道101，切割道101将基底10划分为若干个芯片区域102；基底内切割道101的数量及切割道101隔离出芯片区域102的数量可以根据实际需要进行设定，此处不做限定。
在一个示例中，芯片区域102内可以形成有芯片(未示出，图2及图3中仅示意出芯片内的金属线112)；切割道101内可以形成有测试结构(未示出)及测试焊盘111，测试焊盘111与测试结构电连接，用于将测试结构电学引出。
在一个示例中，步骤S11之后还包括如下步骤：于所述基底10的上表面形成钝化层16，如图4所示。钝化层16覆盖及芯片区域102。钝化层16可以包括单层结构，也可以为包括多层材料层的叠层结构。钝化层16可以包括但不仅限于氧化硅层、氮化硅层及氮氧化硅层中的至少一者。
在一个示例中，如图5所示，可以采用但不仅限于旋涂工艺于所述钝化层16的上表面形成保护层12。
在一个示例中，保护层12可以包括任意一种可以进行曝光显影去除的集成电路保护层，譬如，光敏材料层；具体的，保护层12可以包括但不仅限于聚酰亚胺(Polyimide)层或聚苯并恶唑(Polybenzox，PBO)层。
在一个可选的示例中，步骤S13可以包括如下步骤：
S131：将第一光罩13置于保护层12的上方，第一光罩13对应于芯片区域102的区域内形成有若干个第一透光区域131；第一光罩13如图6所示；第一光罩13置于保护层12上之后，光罩13在保护层12的上表面的正投影可以完全覆盖光罩13的上表面；
S132：基于第一光罩13于第一曝光剂量或第一曝光能量下对保护层12进行第一次曝光；
S133：对曝光后的保护层12进行显影；显影后第一次曝光的曝光区域内的保护层12被去除的厚度小于保护层12的厚度。
在一个示例中，当切割道101内形成有测试焊盘111时，步骤S132于步骤S133之间还包括如下步骤：
去除第一光罩13；将第二光罩14至于保护层12的上方，第二光罩14对应于测试焊盘111的区域内形成有第二透光区域141；第二光罩14如图7所示；第二光罩14置于保护层12的上方之后，第二光罩14在保护层12的上表面的正投影可以完全覆盖保护层12的上表面；
基于第二光罩14于第二曝光剂量或第二曝光能量下对保护层12进行第二次曝光；第二曝光剂量为第二次曝光的曝光区域内的保护层12经后续显影后被完全去除的最小曝光剂量，第二曝光能量为第二次曝光的曝光区域内的保护层12经后续显影后被完全去除的最小曝光能量；第二曝光剂量大于第一曝光剂量，第二曝光能量大于第一曝光能量。
基于第一光罩13于第一曝光剂量或第一曝光能量下进行第一次曝光，由于第一曝光剂量或第一曝光能量较小，第一透光区域131的曝光深度小于保护层12的厚度，即第一次曝光后的曝光区域在显影时只有部分深度的保护层12被去除；亦即，显影后保护层12覆盖芯片区域102的区域内形成有若干个与第一曝光区域131一一对应的凹槽121，如图8及图9所示；基于第二光罩14于第二曝光剂量或第二曝光能量下进行第二次曝光，由于第二曝光剂量或第二曝光能量较大，第二次曝光后的曝光区域的保护层12在显影的过程中可以被完全去除，即显影后对应于测试焊盘111需要形成开口的区域的保护层12被完全去除。
在一个示例中，凹槽121的深度可以根据实际需要进行设定，但凹槽121的深度不能太深，也不能太浅；优选地，本实施例中，凹槽121的深度可以为保护层12的厚度的1/3～3/4；若凹槽121的深度小于保护层12的厚度的1/3，将起不到增强结合的作用，若凹槽121的深度大于保护层12的厚度的3/4，则有可能对器件自身的结构稳定性造成损伤。
在一个示例中，若干个第一透光区域131可以成条状间隔排布、十字状排布或无规则分布；具体的，若干个第一透光区域131无规则排布可以为第一透光区域131的形状相同，但若干个第一透光区域131杂乱无章排布；也可以为第一透光区域131的形状不同，且若干个第一透光区域131杂乱无章排布等等。
在一个示例中，步骤S13之后还包括如下步骤：
S14：将保护层12进行固化；具体的，可以采用但不仅限于烘烤技术对保护层12进行固化；
S15：刻蚀去除对应于测试焊盘111的区域内的钝化层16及部分基底10，以暴露出测试焊盘111，即刻蚀后暴露出测试焊盘111的上表面；具体的，可以采用但不仅限于刻蚀工艺刻蚀去除对应于测试焊盘111的区域内的钝化层16及部分基底10。
在一个示例中，步骤S15之后还可以包括如下步骤：于保护层12的上表面形成塑封层17的步骤；塑封层17的厚度大于凹槽121的深度，如图10所示。
在另一个可选的示例中，如图11所示，步骤S13还可以包括如下步骤：
S131：将光罩15置于保护层16的上方，光罩15对应于芯片区域102的区域内形成有若干个第一透光区域151；光罩15如图11所示；光罩15置于保护层12的上方之后，光罩15在保护层12的上表面的正投影可以完全覆盖保护层12的上表面；
S132：基于光罩15对保护层12进行曝光；
S133：对曝光后的保护层12进行显影；显影后第一透光区域151对应的曝光区域内的保护层12被去除的厚度小于保护层12的厚度。
在一个示例中，切割道101内形成有测试焊盘111时，光罩15对应于测试焊盘111的区域内还形成有第二透光区域152；显影后第二透光区域152对应的曝光区域内的保护层12被完全去除。
由于第一透光区域151的尺寸非常小，在曝光的过程中，由于曝光光线的衍射等影响，第一透光区域151曝光的保护层12的深度小于保护层12自身的深度，在显影的过程中，第一透光区域151的曝光区域内的保护层12只被去除部分深度，亦即，显影后，保护层12对应于第一透光区域151的部分内形成有若干个与第一透光区域151一一对应的凹槽121，如图12所示。
上述半导体结构的制备方法通过在保护层12覆盖芯片区域102内形成若干个凹槽121，可以增加保护层12的表面粗糙程度及表面积，从而在保护层12的上表面形成塑封层17之后可以增加保护层12与塑封层17的接着性。
在另一个实施例中，请继续参阅8至图10及图12，本发明还提供一种半导体结构，半导体结构包括：基底10，基底10划分为若干个芯片区域102；保护层12，保护层12位于基底10上，覆盖芯片区域102；保护层12覆盖芯片区域102的区域内形成有若干个凹槽121，凹槽121的深度小于保护层12的厚度。
在一个示例中，基底10可以包括但不仅限于硅基底。基底10内还形成有切割道101，切割道101将基底10划分为若干个芯片区域102；基底10内切割道101的数量及切割道101隔离出芯片区域102的数量可以根据实际需要进行设定，此处不做限定。
在一个示例中，芯片区域102内可以形成有芯片(未示出，图8及图10中 仅示意出芯片内的金属线112)；切割道101内可以形成有测试结构(未示出)及测试焊盘111，测试焊盘111与测试结构电连接，用于将测试结构电学引出。
在一个示例中，保护层12可以包括任意一种可以进行曝光显影去除的集成电路保护层，譬如，光敏材料层；具体的，保护层12可以包括但不仅限于聚酰亚胺(Polyimide)层或聚苯并恶唑(Polybenzox，PBO)层。
在一个示例中，若干个凹槽121可以成条状间隔排布、相互连接成网格状分布或无规则分布。
在一个示例中，凹槽121的深度可以根据实际需要进行设定，但凹槽121的深度不能太深，也不能太浅；优选地，本实施例中，凹槽121的深度可以为保护层12的厚度的1/3～3/4；若凹槽121的深度小于保护层12的厚度的1/3，将起不到增强结合的作用，若凹槽121的深度大于保护层12的厚度的3/4，则有可能对器件自身的结构稳定性造成损伤。
在一个示例中，半导体结构还包括钝化层16，钝化层16位于基底10的上表面，保护层12位于钝化层16的上表面；钝化层16覆盖切割道101及芯片区域102。钝化层16可以包括单层结构，也可以为包括多层材料层的叠层结构。钝化层16可以包括但不仅限于氧化硅层、氮化硅层及氮氧化硅层中的至少一者。
在一个示例中，当切割道101内形成有测试焊盘111时，保护层12内还形成有开口(未示出)，开口贯穿保护层12、钝化层16且延伸至基底10内以暴露出测试焊盘111。
在一个示例中，半导体结构还包括塑封层17，塑封层17覆盖保护层12的上表面，且塑封层17的厚度大于凹槽121的深度。
上述半导体结构中的保护层12覆盖芯片区域102内形成若干个凹槽121，可以增加保护层12的表面粗糙程度及表面积，从而在保护层12的上表面形成 塑封层17之后可以增加保护层12与塑封层17的接着性。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

  1. 一种半导体结构的制备方法，其特征在于，包括如下步骤：
    提供基底，所述基底划分为若干个芯片区域；
    于所述基底上形成保护层，所述保护层覆盖所述芯片区域；
    对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个凹槽，所述凹槽的深度小于所述保护层的厚度。
  2. 根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个所述凹槽包括如下步骤：
    将第一光罩置于所述保护层的上方，所述第一光罩对应于所述芯片区域的区域内形成有若干个第一透光区域；
    基于所述第一光罩于第一曝光剂量或第一曝光能量下对所述保护层进行第一次曝光；
    对曝光后的所述保护层进行显影；显影后所述第一次曝光的曝光区域内的所述保护层被去除的厚度小于所述保护层的厚度。
  3. 根据权利要求2所述的半导体结构的制备方法，其特征在于，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内形成有测试焊盘，所述保护层覆盖所述测试焊盘；进行第一次曝光之后且进行显影之前还包括如下步骤：
    去除所述第一光罩；将第二光罩至于所述保护层的上方，所述第二光罩对应于所述测试焊盘的区域内形成有第二透光区域；
    基于所述第二光罩于第二曝光剂量或第二曝光能量下对所述保护层进行第二次曝光；所述第二曝光剂量为第二次曝光的曝光区域内的所述保护层经后续显影后被完全去除的最小曝光剂量，所述第二曝光能量为第二次曝光的曝光区 域内的所述保护层经后续显影后被完全去除的最小曝光能量；所述第二曝光剂量大于所述第一曝光剂量，所述第二曝光能量大于所述第一曝光能量。
  4. 根据权利要求1所述的半导体结构的制备方法，其特征在于，对所述保护层进行曝光显影，以于所述保护层覆盖所述芯片区域的区域内形成若干个所述凹槽包括如下步骤：
    将光罩置于所述保护层的上方，所述光罩对应于所述芯片区域的区域内形成有若干个透光图形，各所述透光图形内均包括若干个第一透光区域；
    基于所述光罩对所述保护层进行曝光；
    对曝光后的所述保护层进行显影；显影后所述第一透光区域对应的曝光区域内的所述保护层被去除的厚度小于所述保护层的厚度。
  5. 根据权利要求2或4所述的半导体结构的制备方法，其特征在于，若干个所述第一透光区域呈条状间隔排布、网格状排布或无规则排布。
  6. 根据权利要求4所述的半导体结构的制备方法，其特征在于，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内形成有测试焊盘，所述保护层覆盖所述测试焊盘；所述光罩对应于所述测试焊盘的区域内还形成有第二透光区域；显影后所述第二透光区域对应的曝光区域内的所述保护层被完全去除。
  7. 根据权利要求3或6所述的半导体结构的制备方法，其特征在于，于所述基底上形成所述保护层之前还包括于所述基底的上表面形成钝化层的步骤；所述保护层形成于所述钝化层的上表面；曝光之后还包括如下步骤：将所述保护层固化；刻蚀去除对应于所述测试焊盘的区域内的所述钝化层及部分所述基底，以暴露出所述测试焊盘。
  8. 根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述保护层 覆盖所述芯片区域的区域内形成若干个所述凹槽之后还包括于所述保护层的上表面形成塑封层的步骤；所述塑封层的厚度大于所述凹槽的深度。
  9. 一种半导体结构，其特征在于，包括：
    基底，所述基底划分为若干个芯片区域；
    保护层，位于所述基底上，覆盖所述芯片区域；所述保护层覆盖所述芯片区域的区域内形成有若干个凹槽，所述凹槽的深度小于所述保护层的厚度。
  10. 根据权利要求9所述的半导体结构，其特征在于，若干个所述凹槽呈条状间隔排布、网格状排布或无规则排布。
  11. 根据权利要求9所述的半导体结构，其特征在于，所述保护层包括聚酰亚胺层或聚苯并恶唑层。
  12. 根据权利要求9所述的半导体结构，其特征在于，所述基底内还形成有切割道，所述切割道将所述基底划分为若干个所述芯片区域；所述切割道内还形成有测试焊盘，所述保护层内形成有开口，所述开口暴露出所述测试焊盘。
  13. 根据权利要求9所述的半导体结构，其特征在于，还包括钝化层，所述钝化层位于所述基底的上表面；所述保护层位于所述钝化层的上表面。
  14. 根据权利要求9所述的半导体结构，其特征在于，还包括塑封层，所述塑封层覆盖所述保护层的上表面，且所述塑封层的厚度大于所述凹槽的深度。
  15. 根据权利要求9至14中任一项所述的半导体结构，其特征在于，所述凹槽的深度为所述保护层的厚度的1/3～3/4。
PCT/CN2020/097084 2019-11-07 2020-06-19 半导体结构及其制备方法 WO2021088378A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/432,478 US11894226B2 (en) 2019-11-07 2020-06-19 Semiconductor device and method making the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911080521.1 2019-11-07
CN201911080521.1A CN112786435A (zh) 2019-11-07 2019-11-07 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
WO2021088378A1 true WO2021088378A1 (zh) 2021-05-14

Family

ID=75747736

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/097084 WO2021088378A1 (zh) 2019-11-07 2020-06-19 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US11894226B2 (zh)
CN (1) CN112786435A (zh)
WO (1) WO2021088378A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894226B2 (en) 2019-11-07 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor device and method making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130073A (zh) * 2010-11-11 2011-07-20 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
US20150279728A1 (en) * 2014-04-01 2015-10-01 Roden R. Topacio Interconnect etch with polymer layer edge protection
CN104992909A (zh) * 2015-05-20 2015-10-21 南通富士通微电子股份有限公司 晶圆级封装结构的制造方法
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法
CN210575895U (zh) * 2019-11-07 2020-05-19 长鑫存储技术有限公司 半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
CN112786435A (zh) 2019-11-07 2021-05-11 长鑫存储技术有限公司 半导体结构及其制备方法
US11854888B2 (en) * 2020-06-22 2023-12-26 Applied Materials, Inc. Laser scribing trench opening control in wafer dicing using hybrid laser scribing and plasma etch approach

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130073A (zh) * 2010-11-11 2011-07-20 日月光半导体制造股份有限公司 先进四方扁平无引脚封装结构及其制造方法
US20150279728A1 (en) * 2014-04-01 2015-10-01 Roden R. Topacio Interconnect etch with polymer layer edge protection
CN104992909A (zh) * 2015-05-20 2015-10-21 南通富士通微电子股份有限公司 晶圆级封装结构的制造方法
CN108615706A (zh) * 2018-07-04 2018-10-02 南通沃特光电科技有限公司 一种晶圆单片化方法
CN210575895U (zh) * 2019-11-07 2020-05-19 长鑫存储技术有限公司 半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894226B2 (en) 2019-11-07 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor device and method making the same

Also Published As

Publication number Publication date
US20220139700A1 (en) 2022-05-05
US11894226B2 (en) 2024-02-06
CN112786435A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
TWI303870B (en) Structure and mtehod for packaging a chip
TWI668815B (zh) 晶片封裝結構及其製造方法
TW201946166A (zh) 形成半導體元件的方法
US9418907B2 (en) Method for manufacturing semiconductor device
TW201642403A (zh) 扇出晶圓級封裝及其製作方法
JP4376884B2 (ja) 半導体装置及び、半導体装置の製造方法
TW201917863A (zh) 半導體裝置封裝
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN109860065B (zh) 一种扇出型封装方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
KR20210009762A (ko) 팬-아웃 웨이퍼 레벨 패키지 제조 방법
WO2021088378A1 (zh) 半导体结构及其制备方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP2010140949A (ja) 半導体装置の製造方法
JP2006339189A (ja) 半導体ウェハおよびそれにより形成した半導体装置
CN210575895U (zh) 半导体结构
TW201911477A (zh) 半導體製程及半導體結構
US11791225B2 (en) Semiconductor structure and fabrication method thereof
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
CN210575904U (zh) 半导体结构
CN109920765B (zh) 一种扇出型封装器件
CN109360860B (zh) 一种晶圆封装结构及其制备方法
JP2022155336A (ja) 検出装置及び検出装置の製造方法
JP2005191485A (ja) 半導体装置
US7705432B2 (en) Three dimensional six surface conformal die coating

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20885306

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20885306

Country of ref document: EP

Kind code of ref document: A1