CN210575904U - 半导体结构 - Google Patents

Abstract

本实用新型涉及一种半导体结构；包括如下步骤：提供晶圆，晶圆内具有切割道，切割道内具有测试焊盘、第一测试结构及第二测试结构；第二测试结构位于第一测试结构的下方，第二测试结构与第一测试结构之间的横向间距至少为测试焊盘的宽度；于晶圆上形成保护层，保护层至少覆盖切割道；对保护层进行曝光显影，以使得第一测试结构上方保留的保护层的厚度大于第二测试结构上方保留的保护层的厚度。上述半导体结构的制备方法将第二测试结构上方的保护层去除减薄，可以减少切割道内保护层的量，在使用锯刀进行晶圆切割时，可以避免保护层沾粘锯刀，从而提高产能并节约制造成本。

Description

半导体结构

技术领域

本申请涉及半导体器件制造技术领域，特别是涉及一种半导体结构。

背景技术

在半导体晶圆制造时会涉及切割道将晶圆内的各芯片分开，而在完成晶圆级前段制程与晶圆减薄后常以锯刀进行晶圆切割(blade sawing)；此时，若切割道内有大量的保护层(譬如，Polyimide，聚酰亚胺)留存，则很容易在晶圆切割时发生保护层沾粘在锯刀上的问题，需要额外增加锯刀保养清洁的频率，从而导致产能的降低及制造成本的增加。

实用新型内容

基于此，有必要针对半导体结构现有技术中切割道内有大量的保护层留存，在晶圆切割时保护层会沾粘在锯刀上，需要额外增加锯刀保养清洁的频率，从而导致产能的降低及制造成本的增加的问题，提供一种半导体结构。

为了实现上述目的，一方面，本实用新型提供了一种半导体结构，包括：

晶圆，晶圆具有切割道，切割道内具有测试焊盘；

第一测试结构，第一测试结构位于切割道内；

第二测试结构，第二测试结构位于切割道内，且位于第一测试结构的下方；第二测试结构与第一测试结构之间的横向间距至少为测试焊盘的宽度；

保护层，位于第一测试结构和第二测试结构上方，且第一测试结构上方的保护层的厚度大于第二测试结构上方的保护层的厚度。

上述半导体结构中切割道内的第二测试结构上方的保护层的厚度小于第一测试结构上方的保护层的厚度，可以减少切割道内保护层的量，在使用锯刀进行晶圆切割时，可以避免保护层沾粘锯刀，从而提高产能并节约制造成本。

在其中一个实施例中，保护层包括聚酰亚胺层或聚苯并恶唑层。

在其中一个实施例中，半导体结构还包括钝化层，钝化层位于晶圆的上表面；保护层位于钝化层的上表面。

在其中一个实施例中，钝化层包括氧化硅层、氮化硅层或氮氧化硅层。

在其中一个实施例中，切割道将所述晶圆划分出若干个芯片区域，保护层还覆盖芯片区域。

在其中一个实施例中，第一测试结构上方的所述保护层的厚度与覆盖芯片区域的保护层的厚度相同。

在其中一个实施例中，第一测试结构包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构；第二测试结构包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构，

在其中一个实施例中，保护层内形成有开口，开口暴露出测试焊盘。

在其中一个实施例中，开口的宽度小于测试焊盘的宽度。

在其中一个实施例中，第一测试结构上方的保护层的厚度为第二测试结构上方的保护层的厚度的1.5倍～4倍。

在上述示例中，通过在切割道内的第一测试结构上方的保护层未被减薄去除，可以确保覆盖第一测试结构的保护层的厚度可以满足测试的需要，以避免测试品质不良的风险。

附图说明

图1为本实用新型一个实施例中半导体封装结构的制备方法的流程图；

图2为本实用新型一个实施例中半导体封装结构的制备方法中提供晶圆后所得结构的俯视结构示意图；

图3为沿图2中AA方向的截面结构示意图；

图4为本实用新型一个实施例中半导体封装结构的制备方法中在晶圆的上表面形成钝化层后所得结构的截面结构示意图；

图5为本实用新型一个实施例中半导体封装结构的制备方法中在钝化层的上表面形成保护层后所得结构的俯视结构示意图；

图6为沿图5中AA方向的截面结构示意图；

图7为本实用新型一个实施例中半导体封装结构的制备方法中使用的第一光罩的俯视结构示意图；

图8为本实用新型一个实施例中半导体封装结构的制备方法中提供的第二光罩的俯视结构示意图；

图9为本实用新型一个实施例中半导体封装结构的制备方法中使用第一光罩及第二光罩两次曝光并显影后所得结构的俯视结构示意图；

图10为沿图8中AA方向的截面结构示意图；

图11为本实用新型一个实施例中半导体封装结构的制备方法中刻蚀形成开口161后所得结构的截面结构示意图；

图12为本实用新型另一个实施例中半导体封装结构的制备方法中使用的光罩的俯视结构示意图。

附图标记说明：

10 晶圆

101 切割道

102 芯片区域

111 测试焊盘

112 第一测试结构

113 第二测试结构

12 保护层

121 减薄区域

122 留厚区域

123 开口区域

13 第一光罩

131、151 第一透光区域

14 第二光罩

141、152 第二透光区域

15 光罩

16 钝化层

161 开口

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在一个实施例中，如图1所示，本实用新型一种半导体结构的制备方法，包括以下步骤：

S11：提供晶圆，所述晶圆内形成有切割道，切割道内具有测试焊盘、第一测试结构及第二测试结构；第二测试结构位于第一测试结构的下方，第二测试结构与第一测试结构之间的横向间距至少为焊盘的宽度；

S12：于所述晶圆上形成保护层，所述保护层覆盖所述切割道；

S13：对所述保护层进行曝光显影，使得第一测试结构上方保留的保护层的厚度大于第二测试结构上方保留的保护层的厚度。

上述半导体结构的制备方法将切割道101内第二测试结构113上方的保护层12去除减薄，可以减少切割道101内保护层12的量，在使用锯刀进行晶圆切割时，可以避免保护层12沾粘锯刀，从而提高产能并节约制造成本。

在一个示例中，如图2及图3所示，步骤S11中提供的晶圆10可以包括但不仅限于硅晶圆。切割道101将晶圆10划分为若干个芯片区域102；晶圆内切割道101的数量及切割道101隔离出芯片区域102的数量可以根据实际需要进行设定，此处不做限定。

在一个示例中，芯片区域102内可以形成有芯片(未示出)；第一测试结构112可以用于部分电性测试(譬如，WAT，wafer acceptance test，晶圆允收测试)及品质测试(譬如，EM，Electro-Migration，电迁移测试或SM，Stress-Migration，应力迁移测试等)；即第一测试结构112可以包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构。第二测试结构113可以用于部分电性测试(譬如，WAT，wafer acceptance test，晶圆允收测试)及品质测试(譬如，EM，Electro-Migration，电迁移测试或SM，Stress-Migration，应力迁移测试等)；即第二测试结构113可以包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构。

在一个示例中，步骤S11之后还包括如下步骤：于所述晶圆10的上表面形成钝化层16，如图4所示。钝化层16覆盖切割道101及芯片区域102。钝化层16可以包括单层结构，也可以为包括多层材料层的叠层结构。钝化层16可以包括但不仅限于氧化硅层、氮化硅层及氮氧化硅层中的至少一者。

在一个示例中，如图5及图6所示，可以采用但不仅限于旋涂工艺于所述钝化层16的上表面形成保护层12。

在一个示例中，保护层12可以包括任意一种可以进行曝光显影去除的集成电路保护层，譬如，光敏材料层；具体的，保护层12可以包括但不仅限于聚酰亚胺(Polyimide)层或聚苯并恶唑(Polybenzox，PBO)层。

在一个示例中，保护层12可以包括减薄区域121、留厚区域122及开口区域123，留厚区域122为保护层12对应于第一测试结构112的区域，减薄区域121至少为保护层12对应于第二测试结构113的区域，开口区域123为保护层12对应于测试焊盘111及减薄区域121与切割道101边缘之间的区域。

在一个可选的示例中，步骤S13可以包括如下步骤：

S131：将第一光罩13置于保护层12的上方，第一光罩13对应于切割道101内第一测试结构112之外的区域内形成有第一透光区域131，即第一光罩13至少对应于减薄区域121的区域内形成有第一透光区域131；第一光罩13如图7所示；第一光罩13置于保护层12上之后，光罩13在保护层12的上表面的正投影可以完全覆盖光罩13的上表面；

S132：基于第一光罩13于第一曝光剂量或第一曝光能量下对保护层12进行第一次曝光；

S133：去除第一光罩13；将第二光罩14至于保护层12的上方，第二光罩14至少对应于测试焊盘111的区域内形成有第二透光区域141，即第二光罩14对应于开口区域123的区域内形成有第二透光区域141；第二光罩14如图8所示；第二光罩14置于保护层12的上方之后，第二光罩14在保护层12的上表面的正投影可以完全覆盖保护层12的上表面；

S134：基于第二光罩14于第二曝光剂量或第二曝光能量下对保护层12进行第二次曝光；第二曝光剂量为第二次曝光的曝光区域内的保护层12经后续显影后被完全去除的最小曝光剂量，第二曝光能量为第二次曝光的曝光区域内的保护层12经后续显影后被完全去除的最小曝光能量；第二曝光剂量大于第一曝光剂量，第二曝光能量大于第一曝光能量；

S135：对曝光后的保护层12进行显影；显影后减薄区域121内保留的保护层12的厚度小于保护层12的厚度。

基于第一光罩13于第一曝光剂量或第一曝光能量下进行第一次曝光，由于第一曝光剂量或第一曝光能量较小，第一透光区域131的曝光深度小于保护层12的厚度，即第一次曝光后的曝光区域在显影时只有部分深度的保护层12被去除；基于第二光罩14于第二曝光剂量或第二曝光能量下进行第二次曝光，由于第二曝光剂量或第二曝光能量较大，第二次曝光后的曝光区域的保护层12在显影的过程中可以被完全去除，即显影后开口区域123内的保护层12可以被完全去除。又由于在两次曝光过程中留厚区域122内的保护层12均被遮挡没有进行曝光，故在显影后留厚区域122内的保护层12的厚度与曝光显影前没有发生任何变化。

在上述示例中，通过在切割道101内的保护层12设置留厚区域122及开口区域123，在光刻显影的过程中，留厚区域122的保护层12不会被减薄去除，即第一测试结构112上方的保护层12不会被减薄去除，可以确保覆盖第一测试结构112的保护层12的厚度可以满足测试的需要，以避免测试品质不良的风险。

需要说明的是，第一透光区域131除了对应于减薄区域121之外还对应于开口区域123。

在一个示例中，显影后所得结构的俯视结构示意图如图9所示，局部截面结构示意图如图10所示。

在一个示例中，第一测试结构112上方保留的保护层12的厚度为第二测试结构113上方保留的保护层12的厚度的1.5倍～4倍，即留厚区域122内的保护层12的厚度与覆盖芯片区域102的保护层12的厚度相同，且为减薄区域121内的保护层12的厚度的1.5倍～4倍。

在一个示例中，步骤S13之后还包括如下步骤：

S14：将保护层12进行固化；具体的，可以采用但不仅限于烘烤技术对保护层12进行固化；

S15：刻蚀去除对应于测试焊盘111的区域内的钝化层16及部分晶圆10，以形成暴露出测试焊盘111的开口161，如图11所示；具体的，可以采用但不仅限于刻蚀工艺刻蚀去除对应于测试焊盘111的区域内的钝化层16及部分晶圆10。

在一个示例中，开口161的宽度可以小于测试焊盘111的宽度。

在另一个可选的示例中，如图12所示，步骤S13还可以包括如下步骤：

S131：将光罩15置于保护层12的上方，光罩15对应于切割道101内第一测试结构112之外的区域内形成有若干个第一透光区域151，且光罩15至少对应于测试焊盘111的区域内形成有第二透光区域152，即光罩15对应于减薄区域121的区域内形成有若干个第一透光区域151，光罩15内对应于所述开口区域123的区域内还形成有第二透光区域152；光罩15置于保护层12的上方之后，光罩15在保护层12的上表面的正投影可以完全覆盖保护层12的上表面；

S132：基于光罩15对保护层12进行曝光；

S133：对曝光后的保护层12进行显影；显影后第一测试结构112上方保留的保护层12的厚度大于第二测试结构113上方保留的保护层12的厚度，即减薄区域121内保留的保护层12的厚度小于保护层12的厚度。

由于第一透光区域151的尺寸非常小，在曝光的过程中，由于曝光光线的衍射等影响，第一透光区域151曝光的保护层12的深度小于保护层12自身的深度，在显影的过程中，第一透光区域151的曝光区域内的保护层12只被去除部分深度。

在一个示例中，若干个第一透光区域131可以成条状间隔排布、十字状分布或无规则分布；具体的，若干个第一透光区域131无规则排布可以为第一透光区域131的形状相同，但若干个第一透光区域131杂乱无章排布；也可以为第一透光区域131的形状不同，且若干个第一透光区域131杂乱无章排布等等。

在另一个可选的实施例中，请继续参阅图2至图12，本实用新型还提供一种半导体结构，半导体结构包括：晶圆10，晶圆10内具有切割道101，切割道101内具有测试焊盘111；第一测试结构112，第一测试结构112位于切割道101内；第二测试结构113，第二测试结构113位于切割道101内，且位于第一测试结构112的下方，第二测试结构113与第一测试结构112之间的横向间距至少为测试焊盘111的宽度；保护层12，保护层12位于第一测试结构112及第二测试结构113上，第一测试结构112上方的保护层12的厚度大于第二测试结构113上方的保护层12的厚度。

上述半导体结构中切割道101内第二测试结构113上方的保护层12去除减薄，可以减少切割道101内保护层12的量，在使用锯刀进行晶圆切割时，可以避免保护层沾粘锯刀，从而提高产能并节约制造成本。

在一个示例中，如图2及图3所示，步骤S11中提供的晶圆10可以包括但不仅限于硅晶圆。切割道101将晶圆10划分为若干个芯片区域102；晶圆内切割道101的数量及切割道101隔离出芯片区域102的数量可以根据实际需要进行设定，此处不做限定。

在一个示例中，芯片区域102内可以形成有芯片(未示出)；所述第一测试结构112可以用于部分电性测试(譬如，WAT，wafer acceptance test，晶圆允收测试)及品质测试(譬如，EM，Electro-Migration，电迁移测试或SM，Stress-Migration，应力迁移测试等)。

在一个示例中，保护层12可以包括任意一种可以进行曝光显影去除的集成电路保护层，譬如，光敏材料层；具体的，保护层12可以包括但不仅限于聚酰亚胺(Polyimide)层或聚苯并恶唑(Polybenzox，PBO)层。

在一个示例中，保护层12可以包括减薄区域121、留厚区域122及开口区域123，留厚区域122为保护层12对应于第一测试结构112的区域，减薄区域121至少为保护层12对应于第二测试结构113的区域，开口区域123为保护层12对应于测试焊盘111及减薄区域121与切割道101边缘之间的区域。

在一个示例中，半导体结构还包括钝化层16，钝化层16位于晶圆10的上表面；保护层12位于钝化层16的上表面。钝化层16覆盖切割道101及芯片区域102。钝化层16可以包括单层结构，也可以为包括多层材料层的叠层结构。钝化层16可以包括但不仅限于氧化硅层、氮化硅层及氮氧化硅层中的至少一者。

在一个示例中，保护层12内还形成有开口161；开口161贯穿保护层12、钝化层16且延伸至晶圆10内以暴露出测试焊盘111。

在一个示例中，保护层12还覆盖芯片区域102；第一测试结构112上方的保护层12的厚度为第二测试结构113上方的保护层12的厚度的1.5倍～4倍，即留厚区域122内的保护层12的厚度与覆盖芯片区域102的保护层12的厚度相同，且为减薄区域121内的保护层12的厚度的1.5倍～4倍。

在上述示例中，第一测试结构112上方的保护层12的厚度与芯片区域102的保护层12的厚度相同，即留厚区域122的保护层12与覆盖芯片区域102的保护层12的厚度相同，可以确保覆盖第一测试结构112上方的保护层12的厚度可以满足测试的需要，以避免测试品质不良的风险。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构，其特征在于，包括：

晶圆，所述晶圆具有切割道，所述切割道内具有测试焊盘；

第一测试结构，所述第一测试结构位于所述切割道内；

第二测试结构，所述第二测试结构位于所述切割道内，且位于所述第一测试结构的下方；所述第二测试结构与所述第一测试结构之间的横向间距至少为所述测试焊盘的宽度；

保护层，位于所述第一测试结构和所述第二测试结构上方，且所述第一测试结构上方的所述保护层的厚度大于所述第二测试结构上方的所述保护层的厚度。

2.根据权利要求1所述的半导体结构，其特征在于，所述保护层包括聚酰亚胺层或聚苯并恶唑层。

3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括钝化层，所述钝化层位于所述晶圆的上表面；所述保护层位于所述钝化层的上表面。

4.根据权利要求3所述的半导体结构，其特征在于，所述钝化层包括氧化硅层、氮化硅层或氮氧化硅层。

5.根据权利要求1所述的半导体结构，其特征在于，所述切割道将所述晶圆划分出若干个芯片区域，所述保护层还覆盖所述芯片区域。

6.根据权利要求5所述的半导体结构，其特征在于，所述第一测试结构上方的所述保护层的厚度与覆盖所述芯片区域的所述保护层的厚度相同。

7.根据权利要求1所述的半导体结构，其特征在于，所述第一测试结构包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构；所述第二测试结构包括晶圆允收测试结构、电迁移测试结构或应力迁移测试结构。

8.根据权利要求1至7中任一项所述的半导体结构，其特征在于，所述保护层内形成有开口，所述开口暴露出所述测试焊盘。

9.根据权利要求8所述的半导体结构，其特征在于，所述开口的宽度小于所述测试焊盘的宽度。

10.根据权利要求8所述的半导体结构，其特征在于，所述第一测试结构上方的所述保护层的厚度为所述第二测试结构上方的所述保护层的厚度的1.5倍～4倍。

Images