CN104980016B - 具有线性过温保护电路的dc‑dc转换器 - Google Patents
具有线性过温保护电路的dc‑dc转换器 Download PDFInfo
- Publication number
- CN104980016B CN104980016B CN201510346315.6A CN201510346315A CN104980016B CN 104980016 B CN104980016 B CN 104980016B CN 201510346315 A CN201510346315 A CN 201510346315A CN 104980016 B CN104980016 B CN 104980016B
- Authority
- CN
- China
- Prior art keywords
- electrode
- pmos transistor
- nmos transistor
- signal
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 39
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 39
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 18
- 230000033228 biological regulation Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 230000003245 working effect Effects 0.000 abstract 1
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 description 11
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种具有线性过温保护电路的DC‑DC转换器，包括温度三极管，用于根据所采集的DC‑DC转换器的温度生成结电压信号；线性过温保护电路，用于根据结电压信号与第一基准电压信号形成误差放大信号；钳位电路，用于限制误差放大信号的最大值与最小值以使该误差放大信号保持在固定电压范围，并形成温度调整信号；PWM信号产生电路，用于根据温度调整信号与斜坡信号形成PWM脉冲信号；驱动电路，用于根据PWM脉冲信号生成驱动信号控制DC‑DC升压电路部分的输出功率。本发明实施例可以线性调整DC‑DC转换器的输出功率以保持内部温度恒定，可以避免温度过高对转换器以及内部芯片的影响，以及现有技术中频繁开关芯片带来的噪声，使DC‑DC转换器平稳工作。
Description
技术领域
本发明涉及电子电路技术领域，尤其涉及一种具有线性过温保护电路的DC-DC转换器。
背景技术
图1示出了一种同步升压型DC-DC(Direct Current，直流电源)转换器结构，输入信号VIN通过电感L连接至SW端，低端NMOS晶体管连接SW端与公共端GND之间；当该低端NMOS晶体管导通时，对电感L进行充电。高端PMOS晶体管连接SW端与输出端VOUT之间；当该高端PMOS晶体管导通时，对电感L进行放电。通过控制低端NMOS晶体管与高端PMOS晶体管的开关动作完成对电感L进行充放电，从而输出一个稳定的直流电压信号。当出现环境温度过高、电源短路、内部短路等异常情况时，这些高压功率输出电路的功耗急剧增大，导致管芯温度过高，使芯片快速老化甚至永久性损坏。因此，在DC-DC转换器中需要过温保护电路，对芯片进行保护。
图2示出了现有技术中一种过温保护电路。该电路利用三极管结电压VBE的负温度特性来检测芯片内部的温度变化。当芯片内部温度超过设定值时，该过温保护电路工作，关断部分模块防止DC-DC转换器损坏。由于电流源I1和电流源I2为正温度系统的PTAT电流源，电阻R3和电阻R4为零温电阻，通过比较负温度系数结电压VBE和正温度系数电流产生的正温电压VA，输出具有施密特触发特性的OTP(Over Temperature Protect,过温保护)信号，再通过逻辑电路，控制功率管的导通或关断，从而达到保护芯片的目的。但是，关断部分器件时，有可能使DC-DC转换器停止工作，另外频繁关断器件带来的噪声会影响DC-DC转换器正常工作。
发明内容
本发明的其中一个目的在于提供一种具有线性过温保护电路的DC-DC转换器，以解决现有过温保护电路关断器件导致DC-DC转换器工作不正常或带来的噪声影响DC-DC转换器工作的技术问题。
为此目的，本发明提供了一种具有线性过温保护电路的DC-DC转换器，包括DC-DC升压电路部分与反馈电路部分，其中，所述反馈电路部分包括：线性过温保护电路、钳位电路、PWM信号产生电路、驱动电路和温度三极管；
所述温度三极管，用于根据所采集的DC-DC转换器的温度生成结电压信号；
所述线性过温保护电路，用于根据所述结电压信号与第一基准电压信号形成误差放大信号；
所述钳位电路，用于限制所述误差放大信号的最大值与最小值以使该误差放大信号保持在固定电压范围，并形成温度调整信号；
所述PWM信号产生电路，用于根据所述温度调整信号与斜坡信号形成PWM脉冲信号；
所述驱动电路，用于根据所述PWM脉冲信号生成驱动信号控制所述DC-DC升压电路部分的输出功率。
可选地，所述线性过温保护电路包括：线性跨导放大子电路、基准电压产生子电路与误差放大子电路；其中，
所述线性跨导放大子电路的正相输入端连接所述结电压信号，反相输入端连接第一基准电压信号，输出信号端连接所述基准电压产生子电路的正相输入端，用于根据所述结电压信号与所述第一基准电压信号形成与温度保持线性关系的温度偏差信号；
所述基准电压产生子电路的反相输入端连接至输出信号端，并且该输出信号端连接至所述误差放大器正相输入端，用于使所述温度偏差信号与该基准电压产生子电路的第二基准电压信号保持相等；
所述误差放大子电路的反相输入端连接分压反馈信号，正相输入端连接所述基准电压产生子电路的输出信号端，输出信号端连接所述钳位电路的信号输入端，用于根据所述分压反馈信号与所述基准电压产生子电路的输出信号端传输的第二基准电压信号生成误差放大信号。
可选地，所述线性跨导放大子电路包括：第一PMOS晶体管～第七PMOS晶体管、第一NMOS晶体管～第四NMOS晶体管、第一电阻～第四电阻、第一电容和第一电流源；其中，
第一PMOS晶体管栅极和漏极与第二PMOS晶体管栅极连接，源极连接电源，漏极连接第一电流源；
第二PMOS晶体管源极连接电源，漏极与第五PMOS晶体管源极连接；
第五PMOS晶体管栅极连接第一基准电压信号，漏极与第一NMOS晶体管的栅极和漏极连接；并且第五PMOS晶体管与第六PMOS晶体管共用衬底电压信号；
第一NMOS晶体管栅极和漏极与第二NMOS晶体管栅极连接，源极连接公共端电压；
第三PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第六PMOS晶体管源极连接；
第六PMOS晶体管栅极连接所述结电压信号，漏极分别与第二NMOS晶体管的漏极、第三NMOS晶体管漏极和栅极连接；
第二NMOS晶体管的源极连接公共端电压；
第三NMOS晶体管栅极和漏极连接第四NMOS晶体管栅极，源极连接公共端电压；
第四PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第七PMOS晶体管源极和衬底连接；
第七PMOS晶体管栅极连接第一基准电压信号，漏极连接公共端电压
第二电阻、第三电阻和第四电阻依次串联，并且第二电阻的一端连接第三基准电压信号，第四电阻的一端连接公共端电压；
第四NMOS晶体管漏极连接至第二电阻与第三电阻的公共点，源极连接公共端电压；
在第四电阻的两端并联所述第一电容；
第一电阻分别连接第二PMOS晶体管源极与第五PMOS晶体管漏极的公共点、第三PMOS晶体管源极与第六PMOS晶体管漏极的公共点。
可选地，所述基准电压产生子电路包括：第八PMOS晶体管～第十五PMOS晶体管、第五NMOS晶体管～第八NMOS晶体管、第一三极管～第二三级管、第二电容和第二电流源；其中，
第八PMOS晶体管栅极和漏极分别与第九PMOS晶体管栅极连接，源极与电源连接，漏极与第二电流源连接；
第九PMOS晶体管源极与电源连接，漏极分别与第十二PMOS晶体管、第十三PMOS晶体管的源极连接；
第十二PMOS晶体管栅极连接温度偏差信号，漏极与第五NMOS晶体管漏极和栅极连接，并且衬底与第十三PMOS晶体管的衬底相连；
第十三PMOS晶体管栅极连接第二基准信号，漏极与第六NMOS晶体管漏极连接；
第五NMOS晶体管栅极和漏极与第六NMOS晶体管栅极连接，并且第五NMOS晶体管、第六NMOS晶体管的源极连接公共端电压；
第十PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极连接电源，漏极与第一三极管基极和集电极连接；
第十四PMOS晶体管源极与第一三极管发射极连接，并且衬底与第一三极管基极相连接，漏极连接公共端电压；
第二三极管集电极连接电源，基极与第一三极管基极连接，发射极与第十五PMOS晶体管源极连接；
第十五PMOS晶体管栅极和漏极分别与第七NMOS晶体管漏极连接，并形成第二基准电压信号，衬底与第二三极管的基极连接；
第七NMOS晶体管栅极与第八NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第十一PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极与电源连接，漏极与第八NMOS晶体管的漏极和栅极连接；
第八NMOS晶体管栅极与第七NMOS晶体管栅极连接，源极连接公共端电压；
第二电容一端连接公共端电压，另一端与第六NMOS晶体管的漏极连接。
可选地，所述误差放大子电路包括：第十六PMOS晶体管～第二十一PMOS晶体管、第九NMOS晶体管～第十七NMOS晶体管、第三电容～第四电容、第五电阻和第三电流源；其中，
第十六PMOS晶体管源极连接电源，栅极与漏极分别连接第十七PMOS晶体管栅极，漏极连接第十二NMOS晶体管漏极；
第十二NMOS晶体管栅极与第十一NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第九NMOS晶体管栅极和漏极同时连接第三电流源；源极连接第十一NMOS晶体管漏极和栅极；
第十一NMOS晶体管源极连接公共端电压；
第十八PMOS晶体管源极连接电源，栅极与漏极同时连接第十NMOS晶体管漏极；
第十NMOS晶体管栅极与第九NMOS晶体管栅极连接，源极与第十三NMOS晶体管的漏极连接；
第十三NMOS晶体管栅极与第十四NMOS晶体管栅极和漏极连接，源极与公共端电压连接；
第十七PMOS晶体管源极连接电源，栅极连接第十六PMOS晶体管栅极，漏极分别与第二十PMOS晶体管、第二十一PMOS晶体管源极连接；
第二十PMOS晶体管栅极连接分压反馈信号，漏极分别连接第十四NMOS晶体管的栅极与漏极；
第十四NMOS晶体管的栅极与第十三NMOS晶体管栅极连接，源极连接公共端电压；
第二十一PMOS晶体管栅极连接第二基准电压信号，漏极与第十五NMOS晶体管栅极和漏极连接；
第十五NMOS晶体管栅极和漏极与第十六NMOS晶体管栅极连接，源极连接公共端电压；
第十九PMOS晶体管源极连接电源，栅极与第十八PMOS晶体管栅极连接，漏极分别与第十七NMOS晶体管漏极和栅极连接；
第十七NMOS晶体管的源极与第十六NMOS晶体管漏极连接，并且形成误差放大信号；
第三电容的一端与第十七NMOS晶体管源极连接，另一端与第十七NMOS晶体管漏极连接；
第十六NMOS晶体管源极连接公共端电压；
第五电阻一端与第十七NMOS晶体管源极连接，另一端经第四电容连接公共端电压。
本发明实施例通过设置线性过温保护电路可使DC-DC转换器在内部温度达到设定值时通过调整DC-DC转换器输出功率，保证该DC-DC转换器内部温度的恒定，可以避免温度过高对转换器以及内部芯片的影响。另外，本发明实施例提供的DC-DC转换器，可以避免现有技术中温度过高直接关断部分芯片引起的转换器不正常工作以及频繁开关芯片带来的噪声，使DC-DC转换器平稳工作。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了传统DC-DC转换器电路；
图2示出了现有技术中一种过温保护电路；
图3示出了本发明实施例提供的一种DC-DC转换器；
图4示出了图3中GMI线性跨导放大子电路的原理图；
图5示出了图3中基准电压产生子电路的原理图；
图6示出了图3中误差放大器子电路的原理图。
具体实施方式
下面结合附图以及实施例对本发明的技术方案作详细的说明。
实施例一
如图3所示，本发明提供了一种具有线性过温保护电路的DC-DC转换器包括DC-DC升压电路部分与反馈电路部分，其中，所述反馈电路部分包括：线性过温保护电路100、钳位电路200、PWM信号产生电路300、驱动电路400和温度三极管(图中未示出)；
温度三极管，用于根据所采集的DC-DC转换器的温度生成结电压信号；
线性过温保护电路100，用于根据结电压信号与第一基准电压信号形成误差放大信号；
钳位电路200，用于限制所述误差放大信号的最大值与最小值以使该误差放大信号保持在固定电压范围，并形成温度调整信号。
PWM信号产生电路300，用于根据所述温度调整信号与斜坡信号形成PWM脉冲信号；
驱动电路400，用于根据PWM脉冲信号生成驱动信号控制所述DC-DC升压电路部分的输出功率。
如图3所示，本发明提供的DC-DC转换器中，DC-DC升压电路部分包括：低端NMOS管M1、高端PMOS管M2、电感L、电容CL、电阻RL、分压电阻RF1、RF2。其中，输入信号VIN经过节点SW与低端NMOS管M1的漏极相连接；该低端NMOS管M1栅极与驱动子电路的输出信号端连接。高端PMOS管M2栅极与驱动子电路的另一输出信号端连接，漏极连接至节点SW，源极分别连接至电容CL、电阻RL和分压电阻RF1的一端。电容的另一端连接至公共端。电阻RL的另一端连接至公共端。分压电阻RF1另一端经过分压电阻RF2后连接至公共端。在分压电阻RF1与分压电阻RF2的公共点处引出分压反馈信号FB。
温度三极管(图3中未示出)实时检测DC-DC转换器内部温度，并且形成负温度系数的结电压信号VBE传输至线性过温保护电路100的正相输入端。
线性过温保护电路100的反相输入端连接第一基准电压信号BG1，该第一基准电压信号BG1为所设定温度对应的电压信号。线性过温保护电路100将结电压信号VBE与第一基准电压信号BG1进行比较，生成误差放大信号VC。
钳位电路200，对所述误差放大信号VC的最大值与最小值进行限制，以使该误差放大信号保持在固定电压范围，并形成温度调整信号VCBUF。
PWM信号产生电路300，根据温度调整信号VCBUF与斜坡信号Ramp进行比较，从而生成PWM控制信号。
驱动模块400，将PWM控制信号进行放大后控制低端NMOS管M1和高端PMOS管M2的通断。
当温度过高时，使低端NMOS管M1关断，高端PMOS管M2导通，对电感L进行放电。通过减小上述低端NMOS管M1的占空比，使DC-DC转换器的平均电感电流减小，从而减小功率，使转换器内芯片温度降低。当温度降低到一定值时，芯片开始恢复正常工作。如果温度持续升高且超过预设值，则反馈电路部分会将过温保护信号跳变为高电平，判断芯片内部分模块，达到保护器件的目的。
本发明实施例通过设置线性过温保护电路可使DC-DC转换器在内部温度达到设定值时通过调整DC-DC转换器输出功率，保证该DC-DC转换器内部温度的恒定，可以避免温度过高对转换器以及内部芯片的影响。另外，本发明实施例提供的DC-DC转换器，可以避免现有技术中温度过高直接关断部分芯片引起的转换器不正常工作以及频繁开关芯片带来的噪声，使DC-DC转换器平稳工作。
实施例二
如图3～图6所示，本发明实施例提供了一种线性过温保护电路。该线性保护电路包括：线性跨导放大子电路、基准电压产生子电路与误差放大子电路；其中，
线性跨导放大子电路的正相输入端连接结电压信号，反相输入端连接第一基准电压信号，输出信号端连接基准电压产生子电路的正相输入端，用于根据结电压信号与第一基准电压信号形成与温度保持线性关系的温度偏差信号；
基准电压产生子电路的反相输入端连接至输出信号端，并且该输出信号端连接至误差放大器正相输入端，用于使温度偏差信号与该基准电压产生子电路的第二基准电压信号保持相等；
误差放大子电路的反相输入端连接分压反馈信号，正相输入端连接基准电压产生子电路的输出信号端，输出信号端连接钳位电路的信号输入端，用于根据分压反馈信号与基准电压产生子电路的输出信号端传输的第二基准电压信号生成误差放大信号；
下面对线性过温保护电路的各个子电路进行详细说明。
图4示出了本发明实施例图3中线性跨导放大子电路的原理图。如图4所示，该线性跨导放大子电路101包括第一PMOS晶体管MP1～第七PMOS晶体管、第一NMOS晶体管～第四NMOS晶体管、第一电阻～第四电阻、第一电容和第一电流源；其中，
第一PMOS晶体管MP1栅极和漏极与第二PMOS晶体管MP2栅极连接，源极连接电源VBAT，漏极连接第一电流源I1；
第二PMOS晶体管MP2源极连接电源VBAT，漏极与第五PMOS晶体管MP5源极连接；
第五PMOS晶体管MP5栅极连接第一基准电压信号BG1，漏极与第一NMOS晶体管MN1的栅极和漏极连接；并且第五PMOS晶体管MP5与第六PMOS晶体管MP6共用衬底电压信号BODY；
第一NMOS晶体管MN1栅极和漏极与第二NMOS晶体管MN1栅极连接，源极连接公共端电压GND；
第三PMOS晶体管MP3栅极与第一PMOS晶体管MP1栅极连接，源极连接电源VBAT，漏极与第六PMOS晶体管MP6源极连接；
第六PMOS晶体管MP6栅极连接所述结电压信号，漏极分别与第二NMOS晶体管MN1的漏极、第三NMOS晶体管漏极和栅极连接；
第二NMOS晶体管MN1的源极连接公共端电压GND；
第三NMOS晶体管栅极和漏极连接第四NMOS晶体管栅极，源极连接公共端电压GND；
第四PMOS晶体管MP4栅极与第一PMOS晶体管MP1栅极连接，源极连接电源VBAT，漏极与第七PMOS晶体管MP7源极和衬底连接；
第七PMOS晶体管MP7栅极连接第一基准电压信号BG1，漏极连接公共端电压GND
第二电阻R2、第三电阻R3和第四电阻R4依次串联，并且第二电阻R2的一端连接第三基准电压信号BG2，第四电阻R4的一端连接公共端电压GND；
第四NMOS晶体管漏极连接至第二电阻R2与第三电阻R3的公共点，源极连接公共端电压GND；
在第四电阻R4的两端并联所述第一电容；
第一电阻R1分别连接第二PMOS晶体管MP2源极与第五PMOS晶体管MP5漏极的公共点、第三PMOS晶体管MP3源极与第六PMOS晶体管MP6漏极的公共点。
线性跨导放大子电路101中，第五PMOS晶体管MP5与第六PMOS晶体管MP6构成差分对结构，将第一基准电压信号BG1与负温度系数的温度三极管结电压信号VBE进行比较，产生随温度线性变化的温度偏差信号VIREF。其中第一电流源I1为零温电流源，通过第一PMOS晶体管MP1与第二PMOS晶体管MP2构成的电流镜为线性跨导放大子电路101提供偏置电流。第一NMOS晶体管MN1与第二NMOS晶体管MN2构成电流镜，当温度三极管结电压信号VBE与第一基准电压信号BG1不同时，第三NMOS晶体管MN3会产生电流，该电流为通过第六PMOS晶体管MP6与第二NMOS晶体管MN2的电流的差值。第三NMOS晶体管MN3与第四NMOS晶体管MN4构成电流镜，第四NMOS晶体管MN4会将第三NMOS晶体管MN3的电流变化传输至第二电阻R2～第四电阻R4所构成的分压电路上从而形成温度偏差信号VIREF。
为进一步提高该线性跨导放大子电路101的线性度。本发明实施例还设置了反馈电阻。如图4所示，本发明实施例中，该反馈电阻R1的一端与第三PMOS晶体管MP3漏极连接，另一端与第二PMOS晶体管MP2的漏极连接。构成负反馈，可以稳定该线性跨导放大子电路101的环路增益以及线性度，使温度偏差信号VIREF与温度呈线性变化。
线性跨导放大子电路101工作原理如下：当温度较低时，结电压信号VBE大于第一基准电压信号BG1，第六PMOS晶体管MP6的漏极电压很低，使第二NMOS晶体管MN2处于线性区，同时第三NMOS晶体管MN3和第四NMOS晶体管MN4晶体截止，此时温度偏差信号VIREF为：
由上式(1)可知，温度偏差信号VIREF不随温度变化，随着温度慢慢升高，结电压信号VBE逐渐减小，第六PMOS晶体管MP6的漏极电压也逐渐升高，当温度升到一定值时，使第二NMOS晶体管MN2工作于饱和区，同时第三NMOS晶体管MN3和第四NMOS晶体管MN4导通，第一电阻R1将结电压信号VBE的变化量转变为电流的变化：
该电流变化量通过第三NMOS晶体管MN3和第四NMOS晶体管MN4构成的电流镜像结构，使流过第三电阻R3和第四电阻R4的电流随之变化，从而得到输出电压VIREF的变化量为：
由上式可知温度偏差信号VIREF随结电压信号VBE的变化而线性变化，即随温度线性变化。
与现有技术中关断部分芯片的做法不同，本发明实施例提供的线性跨导放大子电路可以使DC-DC转换器在温度升高时呈线性改变其降低输出功率，从而使温度保持恒定，使该转换器正常工作，可以提高转换器的工作效率。
图5示出了图3中基准电压产生子电路的原理图。如图5所示，基准电压产生子电路包括：第八PMOS晶体管MP8～第十五PMOS晶体管MP15、第五NMOS晶体管MN5～第八NMOS晶体管MN8、第一三极管Q1～第二三极管Q2、第二电容C2和第二电流源I2；其中，
第八PMOS晶体管MP8栅极和漏极分别与第九PMOS晶体管MP9栅极连接，源极与电源VBAT连接，漏极与第二电流源I2连接；
第九PMOS晶体管MP9源极与电源VBAT连接，漏极分别与第十二PMOS晶体管MP12、第十三PMOS晶体管MP13的源极连接；
第十二PMOS晶体管MP12栅极连接VIREF，漏极与第五NMOS晶体管MN5漏极和栅极连接，并且衬底与第十三PMOS晶体管MP13的衬底相连；
第十三PMOS晶体管MP13栅极连接第二基准信号VREFX，漏极与第六NMOS晶体管MN6漏极连接；
第五NMOS晶体管MN5栅极和漏极与第六NMOS晶体管MN6栅极连接，并且第五NMOS晶体管MN5、第六NMOS晶体管MN6的源极连接公共端电压GND；
第十PMOS晶体管MP10栅极与第八PMOS晶体管MP8栅极连接，源极连接电源VBAT，漏极与第一三极管Q1基极和集电极连接；
第十四PMOS晶体管MP14源极与第一三极管Q1发射极连接，并且衬底与第一三极管Q1基极相连接，漏极连接公共端电压GND；
第二三极管Q2集电极连接电源VBAT，基极与第一三极管Q1基极连接，发射极与第十五PMOS晶体管MP15源极连接；
第十五PMOS晶体管MP15栅极和漏极分别与第七NMOS晶体管MN7漏极连接，并形成第二基准电压信号VREFX，衬底与第二三极管Q2的基极连接；
第七NMOS晶体管MN7栅极与第八NMOS晶体管MN8栅极和漏极连接，源极连接公共端电压GND；
第十一PMOS晶体管MP11栅极与第八PMOS晶体管MP8栅极连接，源极与电源VBAT连接，漏极与第八NMOS晶体管MN8的漏极和栅极连接；
第八NMOS晶体管MN8栅极与第七NMOS晶体管MN7栅极连接，源极连接公共端电压GND；
第二电容C2一端连接公共端电压GND，另一端与第六NMOS晶体管MN6的漏极连接。
如图5所示，基准电压产生子电路102中，第十二PMOS晶体管MP12与第十三PMOS晶体管MP13构成差分对结构，将温度偏差信号VIREF与该基准电压产生子电路的第二基准电压信号VREFX进行比较，使第二基准电压信号VREFX与温度偏差信号VIREF保持相等。其中第二电流源I2为零温电流源，通过第八PMOS晶体管MP8与第九PMOS晶体管MP9构成的电流镜为基准电压产生子电路102提供偏置电流。第五NMOS晶体管MN5与第六NMOS晶体管MN6构成电流镜，当温度偏差信号VIREF与第二基准电压信号VREFX不同时，P点会产生相应的输出电压，该电压通过第十四PMOS晶体管MP14使第一三极管Q1的发射极电压产生变化，进而改变第二三极管Q2的基极电压，流过第二三极管Q2的集电极电流也随之变化，由于第七NMOS晶体管MN7与第八NMOS晶体管MN8构成电流镜结构，使流过第七NMOS晶体管MN7的电流与第二电流源I2成比例关系，此时由第二三极管Q2的集电极电流与第七NMOS晶体管MN7的漏极电流的差值产生差动第二基准电压信号VREFX。通过回路的调节，最终使基准电压信号VREFX与温度偏差信号VIREF保持相等。
基准电压产生子电路102工作原理如下：当第二基准电压信号VREFX低于温度偏差信号VIREF时，P点电压升高，第十四PMOS晶体管MP14的源极电压也随之升高，从而使第一三极管Q1的基极电压升高，此时第二三极管Q2的集电极电流增大，由于第七NMOS晶体管MN7的漏极电流基本不变，因此使基准电压信号VREFX升高。最终，使第二基准电压信号VREFX与温度偏差信号VIREF保持相等。
此外，本发明实施例还提供了误差放大子电路，如图6所示，包括：第十六PMOS晶体管MP16～第二十一PMOS晶体管MP21、第九NMOS晶体管MN9～第十七NMOS晶体管MN17、第三电容C3～第四电容C4、第五电阻R5和第三电流源I3；其中，
第十六PMOS晶体管MP16源极连接电源VBAT，栅极与漏极分别连接第十七PMOS晶体管MP17栅极，漏极连接第十二NMOS晶体管MN12漏极；
第十二NMOS晶体管MN12栅极与第十一NMOS晶体管MN11栅极和漏极连接，源极连接公共端电压GND；
第九NMOS晶体管MN9栅极和漏极同时连接第三电流源I3；源极连接第十一NMOS晶体管MN11漏极；第十一NMOS晶体管MN11源极连接公共端电压GND；
第十八PMOS晶体管MP18源极连接电源VBAT，栅极与漏极同时连接第十NMOS晶体管MN11漏极；
第十NMOS晶体管MN11栅极与第九NMOS晶体管MN9栅极连接，源极与第十三NMOS晶体管MN13的漏极连接；
第十三NMOS晶体管MN13栅极与第十四NMOS晶体管MN14栅极和漏极连接，源极与公共端电压GND连接；
第十七PMOS晶体管MP17源极连接电源VBAT，栅极连接第十六PMOS晶体管MP16栅极，漏极分别与第二十PMOS晶体管MP20、第二十一PMOS晶体管MP21源极连接；
第二十PMOS晶体管MP20栅极连接分压反馈信号FB，漏极分别连接第十四NMOS晶体管MN14的栅极与漏极；
第十四NMOS晶体管MN14的栅极与第十三NMOS晶体管MN13栅极连接，源极连接公共端电压GND；
第二十一PMOS晶体管MP21栅极连接第二基准电压信号VREFX，漏极与第十五NMOS晶体管MN15栅极和漏极连接；
第十五NMOS晶体管MN15栅极和漏极与第十六NMOS晶体管MN16栅极连接，源极连接公共端电压GND；
第十九PMOS晶体管MP19源极连接电源VBAT，栅极与第十八PMOS晶体管MP18栅极连接，漏极分别与第十七NMOS晶体管MN17漏极和栅极连接；
第十七NMOS晶体管MN17的源极与第十六NMOS晶体管MN16漏极连接，并且形成误差放大信号；
第三电容C3的一端与第十七NMOS晶体管MN17源极连接，另一端与第十七NMOS晶体管MN17漏极连接；
第十六NMOS晶体管MN16源极连接公共端电压GND；
第五电阻R5一端与第十六NMOS晶体管MN16漏极连接，另一端经第四电容C4连接公共端电压GND。
如图6所示，误差放大子电路103中，采用两级放大结构，第二十PMOS晶体管MP20和第二十一PMOS晶体管MP21作为第一级差分输入对管，对反馈电压信号FB和基准电压产生子电路的输出电压信号VREFX进行比较放大，再通过第二级放大电路产生输出误差放大信号VC，其中，第三电流源I3为该误差放大子电路提供偏置电流。具体工作原理如下：当反馈电压信号FB增大时，第二十PMOS晶体管MP20的漏极电流减小，所以第十四NMOS晶体管MN14的漏极电流减小；第二十一PMOS晶体管MP21的漏极电流增大，第十五NMOS晶体管MN15的漏极电流增大，由于第十三NMOS晶体管MN13与第十四NMOS晶体管MN14、第十五NMOS晶体管MN15与第十六NMOS晶体管MN16构成电流镜结构，所以第十三NMOS晶体管的漏极电流减小，第十六NMOS晶体管MN16的漏极电流增大，第十八PMOS晶体管MP18和第十九PMOS晶体管MP19的漏极电流减小，最终使误差放大信号VC减小。该误差放大子电路，将第二基准电压信号VREFX与分压反馈信号FB的差值进行放大，提高了DC_DC转换器的响应速度，改善了性能。
可以理解的是，本发明实施例提供的基准电压产生子电路与误差放大子电路利用现有技术中的其他相应电路也能够实现，本发明不作限定。
本发明实施例通过设置线性过温保护电路可使DC-DC转换器在内部温度达到设定值时通过调整DC-DC转换器输出功率，保证该DC-DC转换器内部温度的恒定，可以避免温度过高对转换器以及内部芯片的影响。另外，本发明实施例提供的DC-DC转换器，可以避免现有技术中温度过高直接关断部分芯片引起的转换器不正常工作以及频繁开关芯片带来的噪声，使DC-DC转换器平稳工作。
在本发明中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (4)
1.一种具有线性过温保护电路的DC-DC转换器，其特征在于，包括DC-DC升压电路部分与反馈电路部分，其中，所述反馈电路部分包括：线性过温保护电路、钳位电路、PWM信号产生电路、驱动电路和温度三极管；
所述温度三极管，用于根据所采集的DC-DC转换器的温度生成结电压信号；
所述线性过温保护电路，用于根据所述结电压信号与第一基准电压信号形成误差放大信号；
所述钳位电路，用于限制所述误差放大信号的最大值与最小值以使该误差放大信号保持在固定电压范围，并形成温度调整信号；
所述PWM信号产生电路，用于根据所述温度调整信号与斜坡信号形成PWM脉冲信号；
所述驱动电路，用于根据所述PWM脉冲信号生成驱动信号控制所述DC-DC升压电路部分的输出功率；
所述线性过温保护电路包括线性跨导放大子电路；所述线性跨导放大子电路的正相输入端连接所述结电压信号，反相输入端连接第一基准电压信号，用于根据所述结电压信号与所述第一基准电压信号输出与温度保持线性关系的温度偏差信号；
所述线性跨导放大子电路包括：第一PMOS晶体管～第七PMOS晶体管、第一NMOS晶体管～第四NMOS晶体管、第一电阻～第四电阻、第一电容和第一电流源；其中，
第一PMOS晶体管栅极和漏极与第二PMOS晶体管栅极连接，源极连接电源，漏极连接第一电流源；
第二PMOS晶体管源极连接电源，漏极与第五PMOS晶体管源极连接；
第五PMOS晶体管栅极连接第一基准电压信号，漏极与第一NMOS晶体管的栅极和漏极连接；并且第五PMOS晶体管与第六PMOS晶体管共用衬底电压信号；
第一NMOS晶体管栅极和漏极与第二NMOS晶体管栅极连接，源极连接公共端电压；
第三PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第六PMOS晶体管源极连接；
第六PMOS晶体管栅极连接所述结电压信号，漏极分别与第二NMOS晶体管的漏极、第三NMOS晶体管漏极和栅极连接；
第二NMOS晶体管的源极连接公共端电压；
第三NMOS晶体管栅极和漏极连接第四NMOS晶体管栅极，源极连接公共端电压；
第四PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第七PMOS晶体管源极和衬底连接；
第七PMOS晶体管栅极连接第一基准电压信号，漏极连接公共端电压
第二电阻、第三电阻和第四电阻依次串联，并且第二电阻的一端连接第三基准电压信号，第四电阻的一端连接公共端电压；
第四NMOS晶体管漏极连接至第二电阻与第三电阻的公共点，源极连接公共端电压；
在第四电阻的两端并联所述第一电容；
第一电阻分别连接第二PMOS晶体管源极与第五PMOS晶体管漏极的公共点、第三PMOS晶体管源极与第六PMOS晶体管漏极的公共点。
2.如权利要求1所述的DC-DC转换器，其特征在于，所述线性过温保护电路还包括：基准电压产生子电路与误差放大子电路；其中，
所述基准电压产生子电路的反相输入端连接至输出信号端，其正相输入端连接所述线性跨导放大子电路的输出信号端；并且该输出信号端连接至所述误差放大器正相输入端，用于使所述温度偏差信号与该基准电压产生子电路的第二基准电压信号保持相等；
所述误差放大子电路的反相输入端连接分压反馈信号，正相输入端连接所述基准电压产生子电路的输出信号端，输出信号端连接所述钳位电路的信号输入端，用于根据所述分压反馈信号与所述基准电压产生子电路的输出信号端传输的第二基准电压信号生成误差放大信号。
3.如权利要求2所述的DC-DC转换器，其特征在于，所述基准电压产生子电路包括：第八PMOS晶体管～第十五PMOS晶体管、第五NMOS晶体管～第八NMOS晶体管、第一三极管～第二三级管、第二电容和第二电流源；其中，
第八PMOS晶体管栅极和漏极分别与第九PMOS晶体管栅极连接，源极与电源连接，漏极与第二电流源连接；
第九PMOS晶体管源极与电源连接，漏极分别与第十二PMOS晶体管、第十三PMOS晶体管的源极连接；
第十二PMOS晶体管栅极连接温度偏差信号，漏极与第五NMOS晶体管漏极和栅极连接，并且衬底与第十三PMOS晶体管的衬底相连；
第十三PMOS晶体管栅极连接第二基准信号，漏极与第六NMOS晶体管漏极连接；
第五NMOS晶体管栅极和漏极与第六NMOS晶体管栅极连接，并且第五NMOS晶体管、第六NMOS晶体管的源极连接公共端电压；
第十PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极连接电源，漏极与第一三极管基极和集电极连接；
第十四PMOS晶体管源极与第一三极管发射极连接，并且衬底与第一三极管基极相连接，漏极连接公共端电压；
第二三极管集电极连接电源，基极与第一三极管基极连接，发射极与第十五PMOS晶体管源极连接；
第十五PMOS晶体管栅极和漏极分别与第七NMOS晶体管漏极连接，并形成第二基准电压信号，衬底与第二三极管的基极连接；
第七NMOS晶体管栅极与第八NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第十一PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极与电源连接，漏极与第八NMOS晶体管的漏极和栅极连接；
第八NMOS晶体管栅极与第七NMOS晶体管栅极连接，源极连接公共端电压；
第二电容一端连接公共端电压，另一端与第六NMOS晶体管的漏极连接。
4.如权利要求2所述的DC-DC转换器，其特征在于，
所述误差放大子电路包括：第十六PMOS晶体管～第二十一PMOS晶体管、第九NMOS晶体管～第十七NMOS晶体管、第三电容～第四电容、第五电阻和第三电流源；其中，
第十六PMOS晶体管源极连接电源，栅极与漏极分别连接第十七PMOS晶体管栅极，漏极连接第十二NMOS晶体管漏极；
第十二NMOS晶体管栅极与第十一NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第九NMOS晶体管栅极和漏极同时连接第三电流源；源极连接第十一NMOS晶体管漏极；第十一NMOS晶体管源极连接公共端电压；
第十八PMOS晶体管源极连接电源，栅极与漏极同时连接第十NMOS晶体管漏极；
第十NMOS晶体管栅极与第九NMOS晶体管栅极连接，源极与第十三NMOS晶体管的漏极连接；
第十三NMOS晶体管栅极与第十四NMOS晶体管栅极和漏极连接，源极与公共端电压连接；
第十七PMOS晶体管源极连接电源，栅极连接第十六PMOS晶体管栅极，漏极分别与第二十PMOS晶体管、第二十一PMOS晶体管源极连接；
第二十PMOS晶体管栅极连接分压反馈信号，漏极分别连接第十四NMOS晶体管的栅极与漏极；
第十四NMOS晶体管的栅极与第十三NMOS晶体管栅极连接，源极连接公共端电压；
第二十一PMOS晶体管栅极连接第二基准电压信号，漏极与第十五NMOS晶体管栅极和漏极连接；
第十五NMOS晶体管栅极和漏极与第十六NMOS晶体管栅极连接，源极连接公共端电压；
第十九PMOS晶体管源极连接电源，栅极与第十八PMOS晶体管栅极连接，漏极分别与第十七NMOS晶体管漏极和栅极连接；
第十七NMOS晶体管的源极与第十六NMOS晶体管漏极连接，并且形成误差放大信号；
第三电容的一端与第十七NMOS晶体管源极连接，另一端与第十七NMOS晶体管漏极连接；
第十六NMOS晶体管源极连接公共端电压；
第二十PMOS晶体管源极连接电源，栅极连接第十九PMOS晶体管栅极，漏极与第十七NMOS晶体管漏极连接；
第十七NMOS晶体管栅极与第十六NMOS晶体管栅极连接，源极连接公共端电压；
第五电阻一端与第十七NMOS晶体管漏极连接，另一端经第四电容连接公共端电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510346315.6A CN104980016B (zh) | 2015-06-19 | 2015-06-19 | 具有线性过温保护电路的dc‑dc转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510346315.6A CN104980016B (zh) | 2015-06-19 | 2015-06-19 | 具有线性过温保护电路的dc‑dc转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104980016A CN104980016A (zh) | 2015-10-14 |
| CN104980016B true CN104980016B (zh) | 2017-09-01 |
Family
ID=54276214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510346315.6A Active CN104980016B (zh) | 2015-06-19 | 2015-06-19 | 具有线性过温保护电路的dc‑dc转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104980016B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106207966B (zh) * | 2016-07-18 | 2018-06-19 | 电子科技大学 | 一种过温保护电路 |
| US11493389B2 (en) * | 2018-09-28 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low temperature error thermal sensor |
| CN109640444B (zh) * | 2018-12-19 | 2024-01-30 | 深圳市德信创微电子有限公司 | 一种led过温调节电路及芯片 |
| CN110794947B (zh) * | 2019-09-29 | 2021-05-28 | 苏州浪潮智能科技有限公司 | 一种服务器前端电源的监测电路及服务器 |
| CN114765021A (zh) * | 2021-01-15 | 2022-07-19 | 晟矽微电子(南京)有限公司 | 驱动装置、驱动芯片及电子设备 |
| CN113674680B (zh) * | 2021-08-20 | 2023-03-14 | 南京大学 | 一种基于像素分享的pwm驱动电路及驱动方法 |
| CN116260107B (zh) * | 2023-05-16 | 2023-08-01 | 盈力半导体(上海)有限公司 | buck电路和DC-DC芯片 |
| CN118399759B (zh) * | 2024-06-26 | 2024-09-27 | 深圳市南霸科技有限公司 | 一种升压恒流电路以及应急启动电源 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102624230A (zh) * | 2011-01-31 | 2012-08-01 | 立锜科技股份有限公司 | 适应性温度补偿电路及方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008259309A (ja) * | 2007-04-04 | 2008-10-23 | Denso Corp | スイッチング電源装置 |
| JP5311437B2 (ja) * | 2007-06-19 | 2013-10-09 | Ｎｅｃネットワークプロダクツ株式会社 | 安定化電源装置 |
-
2015
- 2015-06-19 CN CN201510346315.6A patent/CN104980016B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102624230A (zh) * | 2011-01-31 | 2012-08-01 | 立锜科技股份有限公司 | 适应性温度补偿电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104980016A (zh) | 2015-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104980016B (zh) | 具有线性过温保护电路的dc‑dc转换器 | |
| JP6058805B2 (ja) | ２段階低ドロップアウト線形電源システム及び方法 | |
| JP6070841B2 (ja) | 過電流検出回路 | |
| EP2955825B1 (en) | Gate driving circuit | |
| JP5118940B2 (ja) | 電源装置 | |
| JP5168413B2 (ja) | 電圧駆動型素子を駆動する駆動装置 | |
| JP6576306B2 (ja) | 電圧電流変換回路および負荷駆動回路 | |
| CN109067368B (zh) | 基于cdmos工艺具有限流保护功能的功率运算放大器 | |
| JP2014036543A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN109101067B (zh) | 一种双电源轨的低压差线性稳压器 | |
| CN104993698B (zh) | 具有恒流输出保护功能的dc‑dc转换器 | |
| JP5703950B2 (ja) | 電圧電流変換回路 | |
| US20210064071A1 (en) | Power supply circuitry | |
| CN113157042B (zh) | 一种带偏置级优先干预的快速启动稳压电路 | |
| US9367073B2 (en) | Voltage regulator | |
| US20140368178A1 (en) | Voltage regulator | |
| CN112654946B (zh) | 在负载电流的宽范围内稳定的电流感测电路 | |
| JP5789427B2 (ja) | ドライブ回路 | |
| JP2014171354A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US20190384344A1 (en) | Circuit for Generating a Negative Higher Order Temperature Coefficient Current | |
| JP6077332B2 (ja) | 直流電源回路 | |
| CN116404990A (zh) | 一种误差放大器输出高低钳位电路 | |
| JP5763970B2 (ja) | 電圧検出回路 | |
| JP2018084970A (ja) | リニアレギュレータ | |
| JP2014179856A (ja) | 高周波電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 308, 3 / F, information port building, No.9, Gaoxin Third Road, hi tech Zone, Xi'an City, Shaanxi Province Patentee after: Xi'an Jie Semiconductor Co.,Ltd. Address before: 710075 Shaanxi city of Xi'an province high tech Zone Road No. 33 the new Department of building B2203 Patentee before: XI'AN SANYU SEMICONDUCTOR Co.,Ltd. |
|
| CP03 | Change of name, title or address |