CN104993698B - 具有恒流输出保护功能的dc‑dc转换器 - Google Patents
具有恒流输出保护功能的dc‑dc转换器 Download PDFInfo
- Publication number
- CN104993698B CN104993698B CN201510353933.3A CN201510353933A CN104993698B CN 104993698 B CN104993698 B CN 104993698B CN 201510353933 A CN201510353933 A CN 201510353933A CN 104993698 B CN104993698 B CN 104993698B
- Authority
- CN
- China
- Prior art keywords
- thirty
- twenty
- pmos transistor
- electrode
- nmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000010586 diagram Methods 0.000 description 8
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 description 7
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 description 7
- 230000003321 amplification Effects 0.000 description 7
- 108010065361 lens intrinsic protein MP 38 Proteins 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 102100023487 Lens fiber major intrinsic protein Human genes 0.000 description 3
- 101710087757 Lens fiber major intrinsic protein Proteins 0.000 description 3
- 108700032832 MP-33 Proteins 0.000 description 3
- 102100036203 Microfibrillar-associated protein 5 Human genes 0.000 description 3
- 101710147471 Microfibrillar-associated protein 5 Proteins 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 3
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009125 negative feedback regulation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明实施例提供了一种具有恒流输出保护功能的DC‑DC转换器，包括恒流输出电路，用于采集所述DC‑DC转换器的负载电流并产生可调基准电压信号，以使所述DC‑DC转换器在负载电流过大时切换至恒流输出模式。本发明提供的转换器可以在负载电流过大时，调整该转换器至恒流输出模式，使得负载电流保持恒定，以提高该转换器的带载能力。
Description
技术领域
本发明涉及电子电路技术领域，尤其涉及一种具有恒流输出保护功能的DC-DC转换器。
背景技术
通常情况下，DC-DC转换器的工作模式为恒压输出，即在额定负载范围内，通过负反馈调节使输出电压保持恒定。图1示出了现有技术中一种DC-DC转换器的电路结构框图，包括误差放大器1、箝位电路2、PWM(Pulse-Width Modulation，脉宽调制)比较器3、驱动电路4、PMOS输出管M2、NMOS输出管M1、电感L，负载电容CL负载电阻RL和反馈电阻RF1、RF2。其中误差放大器1的负相输入端连接电压反馈信号VFB，其正相输入端连接参考基准电压VREF；其输出端输出误差放大信号VC，并通过箝位电路2连接至PWM比较器3的负相输入端；该PWM比较器3的正相输入端连接斜坡信号Vramp；其输出端输出方波信号Vpwm，并通过驱动电路4分别控制PMOS输出管M2和NMOS输出管M1的导通与关断；该NMOS输出管M1的漏极通过电感L连接到DC-DC转换器的电源，其源极接地；PMOS输出管M2的漏极与NMOS输出管M1的漏极相连，其源极的电压信号作为DC-DC转换器的输出电压Vout；负载电容CL与负载电阻RL并联后跨接于DC-DC转换器的输出端与地之间；反馈电阻RF1、RF2串联后跨接于DC-DC转换器的输出端与地之间，其公共端输出电压反馈信号VFB。
该DC-DC转换器不具备恒流输出功能，当负载超出转换器额定负载范围时，转换器输出电压会被负载拉低，此时环路中的负反馈电压不再等于基准参考电压VREF，转换器工作在非稳定状态。为避免转换器处于非稳定工作状态，通常会在转换器内部设置过流保护模块，用于对负载电流进行监测，当负载电流超出转换器额定范围时关断转换器，但这限制了转换器的带载能力，影响其应用范围。
发明内容
本发明的其中一个目的在于提供一种具有恒流输出功能的DC-DC转换器，以解决现有恒压输出模式导致DC-DC转换器输出负载电流超过额定值时转换器不稳定以及带载能力弱的技术问题。
本发明实施例提供了一种具有恒流输出保护功能的DC-DC转换器，包括恒流输出电路，用于采集所述DC-DC转换器的输出电流并产生可调基准电压信号，以使所述DC-DC转换器在负载电流过大时切换至恒流输出模式。
可选地，所述恒流输出电路包括：电流采样子电路、跨导放大器子电路和可调基准电压产生子电路；其中，
所述电流采样子电路的第一输入信号端连接所述DC-DC转换器的SW端，第二输入信号端连接所述DC-DC转换器的输出电压，输出信号端与所述跨导放大器子电路的负相输入端连接，用于根据所述负载电流与所述输出电压产生与所述负载电流成正比的第一电压信号，并传输至所述跨导放大器子电路；
所述跨导放大器子电路的正相输入端连接第一基准电压，输出信号端连接所述可调基准电压产生子电路的第一输入信号端；用于根据所述电压信号与所述第一基准电压产生控制信号；
所述可调基准电压产生子电路的正相输入端连接第二基准电压，负相输入端连接其输出端，输入信号端连接所述跨导放大器子电路的信号输出端，用于根据所述控制信号与第二基准电压信号产生可调基准电压信号。
可选地，所述电流采样子电路，包括：第十一PMOS晶体管～第十七PMOS晶体管、第十一NMOS晶体管～第十三NMOS晶体管、PMOS输出功率管、第十一电阻～第十五电阻和第十一电容；其中，
第十一PMOS晶体管源极连接所述DC-DC转换器的输出电压，栅极连接第十二PMOS晶体管栅极，漏极连接第十一电阻的一端；第十一电阻的另一端连接第十四PMOS晶体管源极；
第十四PMOS晶体管栅极连接第十三PMOS晶体管栅极，漏极连接第十二NMOS晶体管的漏极；
第十二NMOS晶体管栅极与第十一NMOS晶体管栅极连接，源极连接公共端电压；
第十一NMOS晶体管栅极与其漏极同时连接第一电流源，源极连接公共端电压；
第十二PMOS晶体管源极连接电流采样信号，漏极连接第十二电阻的一端；第十二电阻的另一端连接第十三PMOS晶体管源极；
第十三PMOS晶体管漏极连接第十三NMOS晶体管漏极，栅极连接漏极；
第十三NMOS晶体管栅极与第十二NMOS晶体管栅极连接，源极连接公共端电压；
第十五PMOS晶体管源极与第十二PMOS晶体管漏极连接，栅极与第十四PMOS晶体管漏极连接，漏极与第十三电阻的一端连接；
第十三电阻的另一端通过第十四电阻连接公共端电压；
第十六PMOS晶体管栅极连接PMOS输出功率管M2的栅极，漏极连接所述DC-DC转换器的SW端，源极连接第十七PMOS晶体管漏极；
第十七PMOS晶体管栅极连接公共端电压GND，漏极输出电流采样信号，源极连接所述DC-DC转换器的输出电压信号；
PMOS输出功率管M2栅极连接驱动信号，漏极连接所述DC-DC转换器的SW端，源极连接所述DC-DC转换器的输出电压信号；第十五电阻一端连接至第十三电阻和第十四电阻的公共点，另一端通过第十一电容连接公共端电压，在第十五电阻与第十一电容的公共点形成第一电压信号。
可选地，所述跨导放大器子电路，包括：第二十一PMOS晶体管～第二十七PMOS晶体管、第二十一NMOS晶体管～第二十八NMOS晶体管、第二十一电阻、第二十一电容和第二十二电容；其中，
第二十一PMOS晶体管源极连接电源，栅极与漏极连接第二电流源；
第二十二PMOS晶体管源极连接电源，栅极连接第二十一PMOS晶体管栅极，漏极连接第二十一NMOS晶体管漏极；
第二十一NMOS晶体管栅极连接自身漏极，源极分别连接第二十三NMOS晶体管的栅极与漏极；
第二十三NMOS晶体管源极连接公共端电压；
第二十四PMOS晶体管源极连接电源，栅极与漏极与第二十二NMOS晶体管的漏极同时连接；
第二十二NMOS晶体管栅极与第二十一NMOS晶体管栅极连接，源极与第二十五NMOS晶体管漏极连接；
第二十五NMOS晶体管栅极与第二十四NMOS晶体管栅极连接，源极连接公共端电压；
第二十三PMOS晶体管源极连接电源，栅极连接第二电流源，漏极分别连接第二十六PMOS晶体管源极和第二十七PMOS晶体管源极；
第二十六PMOS晶体管栅极连接第一电压信号，漏极与第二十四NMOS晶体管漏极连接；
第二十四NMOS晶体管栅极分别连接自身漏极与第二十五NMOS晶体管栅极，源极连接公共端电压；
第二十七PMOS晶体管栅极连接第一基准电压，漏极与第二十六NMOS晶体管的漏极；
第二十六NMOS晶体管栅极分别连接自身漏极和第二十七NMOS晶体管栅极，源极连接公共端电压；
第二十五PMOS晶体管源极连接电源，栅极与第二十五PMOS晶体管栅极连接，漏极与第二十八NMOS晶体管漏极连接；
第二十八NMOS晶体管栅极与第二十一NMOS晶体管栅极连接，源极与第二十七NMOS晶体管漏极连接；
第二十七NMOS晶体管栅极与第二十六NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第二十一电阻的一端与第二十八NMOS晶体管漏极连接，另一端通过第二十一电容连接公共端电压；
第二十二电容的一端与第二十八NMOS晶体管漏极连接，另一端接公共端电压GND。可选地，所述可调基准电压产生子电路，包括：第三十一PMOS晶体管～第三十九PMOS晶体管、第三十一NMOS晶体管～第三十四NMOS晶体管、第三十一三极管～第三十二三极管和第三十一电容；其中，
第三十一PMOS晶体管源极连接电源，栅极连接自身漏极后连接第三电流源；
第三十二PMOS晶体管源极连接电源，栅极与第三十一PMOS晶体管栅极连接，漏极分别连接至第三十五PMOS晶体管源极、第三十六PMOS晶体管源极；
第三十五PMOS晶体管栅极连接第二基准电压，漏极分别连接至第三十一NMOS晶体管漏极与栅极；第三十一NMOS晶体管源极连接公共端电压；
第三十六PMOS晶体管栅极连接可调基准电压，漏极与第三十二NMOS晶体管漏极连接；
第三十二NMOS晶体管栅极与第三十一NMOS晶体管栅极连接，源极连接公共端电压；
第三十一电容一端连接第三十二NMOS晶体管漏极，另一端连接公共端电压；
第三十三PMOS晶体管源极连接电源，栅极与第三十二PMOS晶体管栅极连接，漏极分别连接至第三十一三极管集电极与基极；第三十一三极管发射极与第三十七PMOS晶体管源极连接；
第三十七PMOS晶体管栅极与第三十二NMOS晶体管漏极连接，源极连接公共端电压；
第三十八PMOS晶体管源极与第三十一三极管基极连接，栅极连接控制信号，漏极连接公共端电压；
第三十二三极管集电极连接电源，基极与第三十一三极管基极连接，发射极与第三十九PMOS晶体管源极连接；
第三十九PMOS晶体管栅极连接自身漏极，并形成可调基准电压，漏极与第三十四NMOS晶体管漏极连接；
第三十四NMOS晶体管栅极分别连接至第三十三NMOS晶体管栅极与漏极，源极连接公共端电压；
第三十四PMOS晶体管源极连接电源，栅极与第三十二PMOS晶体管栅极连接，漏极分别与第三十三NMOS晶体管栅极与漏极连接；第三十三NMOS晶体管源极连接公共端电压。
本发明实施例通过对DC-DC转换器的负载电流进行检测，当负载电流过大时，芯片由恒压模式转换为恒流模式，提高了DC-DC转换器的带载能力。另外，本发明实施例通过增加恒流输出电路，使得DC-DC转换器同时具有恒压输出和恒流输出两种工作模式，扩展了该芯片的应用范围。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1是现有技术中一种DC-DC转换器的电路结构框图；
图2是本发明一实施例提供的一种具有恒流输出保护功能的DC-DC转换器的电路结构框图；
图3示出了图2中的电流采样电路的电路原理示意图；
图4示出了图2中的跨导放大器电路的电路原理示意图；
图5示出了图2中的可调基准电压产生电路的电路原理示意图。
具体实施方式
下面结合附图以及实施例对本发明的技术方案作详细的说明。
实施例一
如图2所示，本发明实施例提供了一种具有恒流输出保护功能的DC-DC转换器，包括：PWM比较器2、箝位电路3、误差放大器4、驱动电路5、NMOS输出管M1、PMOS输出管M2、电感L、负载电容CL、负载电阻RL和反馈电阻RF1、RF2。
其中，输入信号VIN经过节点SW与NMOS输出管M1的漏极相连接；该NMOS输出管M1栅极与驱动电路的输出信号端连接。PMOS输出管M2栅极与驱动电路的另一输出信号端连接，漏极连接至节点SW，源极分别连接至电容CL、负载电阻RL和反馈电阻RF1的一端。电容的另一端连接至公共端。负载电阻RL的另一端连接至公共端。反馈电阻RF1另一端经过反馈电阻RF2后连接至公共端。在反馈电阻RF1与反馈电阻RF2的公共点处引出分压反馈信号VFB。误差放大器4的负相输入端连接电压反馈信号VFB，正相输入端连接恒流输出电路1的输出端，用于对分压反馈信号VFB和可调基准电压信号VREF的差值进行放大生成误差放大信号VC，并传输至钳位电路3的输入信号端。
钳位电路3的输出信号端连接PWM比较器的负相输入端，用于限制误差放大信号VC的最大值与最小值以使该误差放大信号VC保持在固定电压范围，并形成钳位输出信号Vclamp传输至PWM比较器2的负相输入端。
PWM比较器2的正相输入端连接斜坡信号Vramp，输出信号端连接驱动电路5，用于根据钳位输出信号Vclamp与斜坡信号Vramp生成占空比与输出电压成比例的方波信号Vpwm并传输至驱动电路5。
驱动电路5的一个输出信号端连接NMOS输出管M1栅极，另一端连接PMOS输出管M2栅极，用于根据方波信号Vpwm分别控制PMOS输出管M2和NMOS输出管M1的导通与关断。
该DC-DC转换器还包括恒流输出电路1，输入信号端连接PMOS输出管M2漏极，输出信号端连接误差放大器4的正相输入端，用于采集该DC-DC转换器的负载电流并产生可调基准电压信号，以使DC-DC转换器在负载电流过大时切换至恒流输出模式。
该DC-DC转换器工作原理为：当该DC-DC转换器的负载电流较小，即负载电流Iout较小时，恒流输出电路1的可调基准电压信号VREF恒等于第二基准电压，以使输出电压Vout保持不变，电路处于恒压输出工作模式；随着DC-DC转换器的负载电流的增大，恒流输出电路1使可调基准电压信号VREF减小，以减小输出电压Vout。当输出电压Vout低于预设值时，通过调整，使转换器由恒压输出工作模式转换为恒流输出工作模式。
本发明实施例通过对DC-DC转换器的负载电流进行检测，当负载电流过大时，芯片由恒压模式转换为恒流模式，提高了DC-DC转换器的带载能力。另外，本发明实施例通过增加恒流输出电路，使得DC-DC转换器同时具有恒压输出和恒流输出两种工作模式，扩展了该芯片的应用范围。
实施例二
如图2所示，本发明实施例提供了恒流输出电路。如图2所示，该恒流输出电路包括：电流采样子电路、跨导放大器子电路和可调基准电压产生子电路；其中，
电流采样子电路的第一输入信号端连接DC-DC转换器的SW端，第二输入信号端连接DC-DC转换器的输出电压，输出信号端与跨导放大器子电路的负相输入端连接，用于根据负载电流与所述输出电压产生与负载电流成正比的第一电压信号，并传输至跨导放大器子电路；
跨导放大器子电路的正相输入端连接第一基准电压，输出信号端连接可调基准电压产生子电路的第一输入信号端；用于根据电压信号与第一基准电压产生控制信号；
可调基准电压产生子电路的正相输入端连接第二基准电压，负相输入端连接其输出端，输入信号端连接跨导放大器子电路的信号输出端，用于根据控制信号与第二基准电压信号产生可调基准电压信号。
本发明实施例通过在DC-DC转换器中增加恒流输出电路，对DC-DC转换器的负载电流进行检测，当负载电流过大时，芯片由恒压模式转换为恒流模式，提高了DC-DC转换器的带载能力。
该恒流输出电路的工作原理如下：当DC-DC转换器的负载电流较小，即负载电流Iout较小时，电流采样电路11输出与DC-DC转换器负载电流Iout成正比的第一电压信号VSEN也较小，此时第一电压信号VSEN小于第一基准电压BG1，则跨导放大器电路12输出的控制信号CI较高，此时可调基准电压产生电路13的输出信号不随控制信号CI变化，即可调基准电压信号VREF恒等于第二基准电压BG2，因此DC-DC转换器的输出电压Vout保持不变，电路处于恒压输出工作模式。
随着DC-DC转换器的负载电流Iout的增大，电流采样电路11输出的第一电压信号VSEN也随着负载电流Iout增大，第一电压信号VSEN逐渐大于第一基准电压BG1，则跨导放大器电路12输出的控制信号CI逐渐降低。当跨导放大器电路12输出的控制信号CI低于预设值时，可调基准电压信号VREF随控制信号CI减小而减小。通过环路调整，最终使得DC-DC转换器的输出电压Vout降低，最终DC-DC转换器由恒压输出工作模式转换为恒流输出工作模式。本发明实现了恒压输出和恒流输出模式之间的转换，达到了保护芯片的目的，并提高了芯片的带载能力。
下面根据图3～图5对恒流输出电路的各个模块进行详细说明。
图3示出了一种电流采样子电路的电路原理示意图。如图3所示，电流采样子电路，包括：第十一PMOS晶体管MP11～第十七PMOS晶体管MP17、第十一NMOS晶体管MN11～第十三NMOS晶体管MN13、第十一电阻R11～第十五电阻R15和第十一电容C11；其中，
第十一PMOS晶体管MP11源极连接所述DC-DC转换器的输出电压，栅极连接第十二PMOS晶体管MP12栅极，漏极连接第十一电阻R11的一端；第十一电阻R11的另一端连接第十四PMOS晶体管MP14源极；
第十四PMOS晶体管MP14栅极连接第十三PMOS晶体管MP13栅极，漏极连接第十二NMOS晶体管MN12的漏极；
第十三NMOS晶体管MN13栅极与第十一NMOS晶体管MN11栅极连接，源极连接公共端电压GND；
第十一NMOS晶体管MN11栅极与其漏极同时连接第一电流源，源极连接公共端电压GND；
第十二PMOS晶体管MP12源极连接电流采样信号，漏极连接第十二电阻R12的一端；第十二电阻R12的另一端连接第十三PMOS晶体管MP13源极；
第十三PMOS晶体管MP13漏极连接第十三NMOS晶体管MN13漏极，栅极连接漏极；
第十三NMOS晶体管MN13栅极与第十一NMOS晶体管MN11栅极连接，源极连接公共端电压GND；
第十五PMOS晶体管MP15源极与第十二PMOS晶体管MP12漏极连接，栅极与第十四PMOS晶体管MP14漏极连接，漏极与第十三电阻R13的一端连接；
第十三电阻R13的另一端通过第十四电阻R14连接公共端电压GND；
第十六PMOS晶体管栅极连接PMOS输出功率管M2的栅极，漏极连接所述DC-DC转换器的SW端，源极连接第十七PMOS晶体管漏极；
第十七PMOS晶体管栅极连接公共端电压GND，漏极输出电流采样信号，源极连接所述DC-DC转换器的输出电压信号；
PMOS输出功率管M2栅极连接驱动信号，漏极连接所述DC-DC转换器的SW端，源极连接所述DC-DC转换器的输出电压信号；
第十五电阻R15一端连接至第十三电阻R13和第十四电阻R14的公共点，另一端通过第十一电容C11连接公共端电压GND，在第十五电阻R15与第十一电容C11的公共点形成第一电压信号。当频率较高时C11的阻抗变小，从而使输出电压降低。
该电流采样子电路的工作原理如下：PMOS输出功率管M2电流由输入信号VIN经过电感L及PMOS输出功率管M2流向输出端Vout，该电流的大小可以直接反映出负载电流的大小，因此通过对PMOS输出功率管M2上的电流进行采样来反映负载电流的大小。如图3所示，第十六PMOS晶体管MP16是开关管，第十七PMOS晶体管MP17为采样管，HSON为PMOS输出功率管M2开关信号，当HSON为低时，PMOS输出功率管M2和第十六PMOS晶体管MP16导通，由于输出功率管M2的导通阻抗为RM2，此时，输出功率管M2上的压降为：
Vsw-Vout＝ILoad*RM2
第十六PMOS晶体管MP16为开关管，所以采样管MP17上的压降VDS(MP17)为：
VDS(MP17)＝IOUTS-Vout
VDS(MP17)＝Vsw-Vout-VDS(MP16)
设置第十六PMOS晶体管MP16和第十七PMOS晶体管MP17的尺寸使VDS(MP16)和VDS(MP17)成比例，所以：ΔU＝IOUTS-Vout正比于ILoad*RM2。
可以看出△U反映了流过输出功率管M2的电流大小，进而反映了负载电流的大小。
第十一NMOS晶体管MN11与第十二NMOS晶体管MN12、第十三NMOS晶体管MN13构成电流镜结构，为该电流采样子电路提供偏置电流。电流采样信号IOUTS和输出电压Vout的差值与负载电流成比例关系，即电流采样信号IOUTS表征了流过PMOS输出功率管M2的电流，即负载电流Iout的大小。当电流采样信号IOUTS高于输出电压Vout时，流过第十二PMOS晶体管MP12的漏极电流大于第十一PMOS晶体管MP11的漏极电流，此时，第十五PMOS晶体管MP15的源极电压升高，其漏极电流随之增大，使第十四电阻R14上的电压也增大，最终通过低通滤波器输出采样电压信号VSEN也增大。因此，该电流采样子电路通过对电流采样信号IOUTS和输出电压Vout进行比较，输出随电流采样信号IOUTS变化的输出采样电压信号VSEN。
图4示出了一种跨导放大器子电路的电路原理示意图。如图4所示，该跨导放大器子电路，包括：第二十一PMOS晶体管MP21～第二十七PMOS晶体管MP27、第二十一NMOS晶体管MN21～第二十八NMOS晶体管MN28、第二十一电阻R21、第二十一电容C21和第二十二电容C22；其中，
第二十一PMOS晶体管MP21源极连接电源VDD，栅极与漏极连接第二电流源I2；
第二十二PMOS晶体管MP22源极连接电源VDD，栅极连接第二十一PMOS晶体管MP21栅极，漏极连接第二十一NMOS晶体管MN21漏极；
第二十一NMOS晶体管MN21栅极连接自身漏极，源极分别连接第二十三NMOS晶体管MN23的栅极与漏极；
第二十三NMOS晶体管MN23源极连接公共端电压GND；
第二十四PMOS晶体管MP24源极连接电源VDD，栅极与漏极与第二十二NMOS晶体管MN22的漏极同时连接；
第二十二NMOS晶体管MN22栅极与第二十一NMOS晶体管MN21栅极连接，源极与第二十五NMOS晶体管MN25漏极连接；
第二十五NMOS晶体管MN25栅极与第二十四NMOS晶体管MN24栅极和漏极连接，源极连接公共端电压GND；
第二十三PMOS晶体管MP23源极连接电源VDD，栅极连接第二电流源I2，漏极分别连接第二十六PMOS晶体管MP26源极和第二十七PMOS晶体管MP27源极；
第二十六PMOS晶体管MP26栅极连接第一电压信号，漏极与第二十四NMOS晶体管MN24漏极连接；
第二十四NMOS晶体管MN24栅极分别连接自身漏极与第二十五NMOS晶体管MN25栅极，源极连接公共端电压GND；
第二十七PMOS晶体管MP27栅极连接第一基准电压，漏极与第二十六NMOS晶体管MN26的漏极；
第二十六NMOS晶体管MN26栅极分别连接自身漏极和第二十七NMOS晶体管MN27栅极，源极连接公共端电压GND；
第二十五PMOS晶体管MP25源极连接电源VDD，栅极与第二十四PMOS晶体管MP24栅极连接，漏极与第二十八NMOS晶体管MN28漏极连接；
第二十八NMOS晶体管MN28栅极与第二十一NMOS晶体管MN21栅极连接，源极与第二十七NMOS晶体管MN27漏极连接；
第二十七NMOS晶体管MN27栅极与第二十六NMOS晶体管MN26栅极连接，源极连接公共端电压GND；
第二十一电阻R21的一端与第二十八NMOS晶体管MN28漏极连接，另一端通过第二十一电容C21连接公共端电压GND；
第二十二电容C22的一端与第二十八NMOS晶体管MN28漏极连接，另一端链接公共端电压GND。
该跨导放大器子电路通过两级放大器对第一电压信号VSEN和第一基准电压BG1的差值进行放大，工作原理如下：第二十一PMOS晶体管MP21与第二十二PMOS晶体管MP22、第二十三PMOS晶体管MP23构成电流镜结构，为该跨导放大器子电路提供偏置电流。当第一电压信号VSEN大于第一基准电压BG1时，第二十六PMOS晶体管MP26的漏极电流小于第二十七PMOS晶体管MP27的漏极电流，所以第二十四NMOS晶体管MN24的漏极电流小于第二十六NMOS晶体管MN26的漏极电流，分别通过第二十四NMOS晶体管MN24与第二十五NMOS晶体管MN25、第二十六NMOS晶体管MN26与第二十七NMOS晶体管MN27组成的电流镜结构使第二十五NMOS晶体管MN25的漏极电流小于第二十七NMOS晶体管MN27的漏极电流，即第二十四PMOS晶体管MP24的漏极电流小于第二十七NMOS晶体管MN27的漏极电流，又因为第二十四PMOS晶体管MP24与第二十五PMOS晶体管MP25组成电流镜结构，因此第二十五PMOS晶体管MP25的漏极电流小于第二十七NMOS晶体管MN27的漏极电流，最终使控制信号CI降低。第二十一电阻R21和第二十一电容C21用于对该跨导放大子电路产生的极点进行补偿，避免由于输入信号的突变而引起输出信号CI发生震荡，第二十二电容C22用于滤除高频噪声，使输出端信号更加稳定。
图5示出了一种可调基准电压产生子电路的电路原理示意图。如图5所示，该可调基准电压产生子电路，包括：第三十一PMOS晶体管MP31～第三十九PMOS晶体管MP39、第三十一NMOS晶体管MN31～第三十四NMOS晶体管MN34、第三十一三极管Q31～第三十二三极管Q32和第三十一电容C31；其中，
第三十一PMOS晶体管MP31源极连接电源VDD，栅极连接自身漏极后连接第三电流源I3；
第三十二PMOS晶体管MP32源极连接电源VDD，栅极与第三十一PMOS晶体管MP31栅极连接，漏极分别连接至第三十五PMOS晶体管MP35源极、第三十六PMOS晶体管MP36源极；
第三十五PMOS晶体管MP35栅极连接第二基准电压BG2，漏极分别连接至第三十一NMOS晶体管MN31漏极与栅极；第三十一NMOS晶体管MN31源极连接公共端电压GND；
第三十六PMOS晶体管MP36栅极连接可调基准电压VREF，漏极与第三十二NMOS晶体管MN32漏极连接；
第三十二NMOS晶体管MN32栅极与第三十一NMOS晶体管MN31栅极连接，源极连接公共端电压GND；
第三十一电容C31一端连接第三十二NMOS晶体管MN32漏极，另一端连接公共端电压GND；
第三十三PMOS晶体管MP33源极连接电源VDD，栅极与第三十一PMOS晶体管MP31栅极连接，漏极分别连接至第三十一三极管Q31集电极与基极；第三十一三极管Q31发射极与第三十七PMOS晶体管MP37源极连接；
第三十七PMOS晶体管MP37栅极与第三十二NMOS晶体管MN32漏极连接，源极连接公共端电压GND；
第三十八PMOS晶体管MP38源极与第三十一三极管Q31基极连接，栅极连接控制信号CI，漏极连接公共端电压GND；
第三十二三极管Q32集电极连接电源VDD，基极与第三十一三极管Q31基极连接，发射极与第三十九PMOS晶体管MP39源极连接；
第三十九PMOS晶体管MP39栅极连接自身漏极，并形成可调基准电压VREF，漏极与第三十四NMOS晶体管MN34漏极连接；
第三十四NMOS晶体管MN34栅极分别连接至第三十三NMOS晶体管MN33栅极与漏极，源极连接公共端电压GND；
第三十四PMOS晶体管MP34源极连接电源VDD，栅极与第三十二PMOS晶体管MP32栅极连接，漏极分别与第三十三NMOS晶体管MN33栅极与漏极连接；
第三十三NMOS晶体管MN33源极连接公共端电压GND。
可调基准电压产生子电路中，第三十五PMOS晶体管MP35与第三十六PMOS晶体管MP36作为差分输入对管，将第二电压信号BG2与该可调基准电压产生子电路的输出可调基准电压信号VREF进行比较，使可调基准电压信号VREF与第二电压信号BG2保持相等。其中第三电流源I3为零温度系数电流源，通过第三十一PMOS晶体管MP31与第三十二PMOS晶体管MP32构成的电流镜为可调基准电压产生子电路提供偏置电流。第三十一NMOS晶体管MN31与第三十二NMOS晶体管MN32构成电流镜，当第二电压信号BG2与可调基准电压信号VREF不同时，第三十二NMOS晶体管MN32与第三十六PMOS晶体管MP36的漏极电流不相等，使第三十二NMOS晶体管MN32的漏极电压发生变化，该电压通过第三十七PMOS晶体管MP37使第三十一三极管Q31的发射极电压产生变化，进而改变第三十一三极管Q31和第三十二三极管Q32的基极电压。此时如果控制信号CI为高，第三十八PMOS晶体管MP38关断，则流过第三十二三极管Q32的集电极电流也随之变化，由于第三十三NMOS晶体管MN33与第三十四NMOS晶体管MN34构成电流镜结构，使流过第三十四NMOS晶体管MN34的电流与第三电流源I3成比例关系，此时由第三十二三极管Q32的集电极电流与第三十四NMOS晶体管MN34的漏极电流的差值产生可调输出电压信号VREFX。通过回路的调节，最终使可调基准电压信号VREF与第二电压信号BG2保持相等。当控制信号CI为低电平时，第三十八PMOS晶体管MP38导通，第三十二三极管Q32的基极电压随CI变化，进而使输出基准电压信号VREF随CI信号变化。具体工作原理如下：
当可调基准电压信号VREF减小时，第三十六PMOS晶体管MP36的漏极电流增大，第三十五PMOS晶体管MP35的漏极电流减小，因为第三十五PMOS晶体管MP35、第三十一NMOS晶体管MN31和第三十二NMOS晶体管MN32的漏极电流变化趋势相同，使得第三十六PMOS晶体管MP36的漏极电流大于第三十二NMOS晶体管MN32的漏极电流，因此第三十二NMOS晶体管MN32的漏极电压升高，即第三十七PMOS晶体管MP37的栅极电压升高，其源极电压也随之升高，从而使第三十一三极管Q31的基极电压升高，此时如果控制信号CI为高电平，第三十八PMOS晶体管MP38关断，则第三十二三极管Q32的集电极电流增大，由于第三十四NMOS晶体管MN34的漏极电流是由电流源镜像得到的，所以其基本不变，因此使可调基准电压信号VREF升高。通过调节，最终使可调基准电压信号VREF与第二电压信号BG2保持相等。如果控制信号CI为低电平，第三十八PMOS晶体管MP38导通，此时可调基准电压信号VREF则随控制信号CI而变化。
综上所述，本发明实施例通过对DC-DC转换器的负载电流进行检测，当负载电流过大时，芯片由恒压模式转换为恒流模式，提高了DC-DC转换器的带载能力。另外，本发明实施例通过增加恒流输出电路，使得DC-DC转换器同时具有恒压输出和恒流输出两种工作模式，扩展了该芯片的应用范围。
在本发明中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (4)
1.一种具有恒流输出保护功能的DC-DC转换器，其特征在于，包括恒流输出电路，用于采集所述DC-DC转换器的负载电流并产生可调基准电压信号，以使所述DC-DC转换器在负载电流过大时切换至恒流输出模式；
所述恒流输出电路包括：电流采样子电路、跨导放大器子电路和可调基准电压产生子电路；其中，
所述电流采样子电路的第一输入信号端连接所述DC-DC转换器的SW端，第二输入信号端连接所述DC-DC转换器的输出电压，输出信号端与所述跨导放大器子电路的负相输入端连接，用于根据所述负载电流与所述输出电压产生与所述负载电流成正比的第一电压信号，并传输至所述跨导放大器子电路；
所述跨导放大器子电路的正相输入端连接第一基准电压，输出信号端连接所述可调基准电压产生子电路的第一输入信号端；用于根据所述电压信号与所述第一基准电压产生控制信号；
所述可调基准电压产生子电路的正相输入端连接第二基准电压，负相输入端连接其输出端，输入信号端连接所述跨导放大器子电路的信号输出端，用于根据所述控制信号与第二基准电压信号产生可调基准电压信号。
2.如权利要求1所述的DC-DC转换器，其特征在于，所述电流采样子电路，包括：第十一PMOS晶体管～第十七PMOS晶体管、第十一NMOS晶体管～第十三NMOS晶体管、PMOS输出功率管、第十一电阻～第十五电阻和第十一电容；其中，
第十一PMOS晶体管源极连接所述DC-DC转换器的输出电压，栅极连接第十二PMOS晶体管栅极，漏极连接第十一电阻的一端；第十一电阻的另一端连接第十四PMOS晶体管源极；
第十四PMOS晶体管栅极连接第十三PMOS晶体管栅极，漏极连接第十二NMOS晶体管的漏极；
第十二NMOS晶体管栅极与第十一NMOS晶体管栅极连接，源极连接公共端电压；
第十一NMOS晶体管栅极和漏极同时连接第一电流源，源极连接公共端电压；
第十二PMOS晶体管源极连接电流采样信号，漏极连接第十二电阻的一端；
第十二电阻的另一端连接第十三PMOS晶体管源极；
第十三PMOS晶体管漏极连接第十三NMOS晶体管漏极，栅极连接漏极；
第十三NMOS晶体管栅极与第十二NMOS晶体管栅极连接，源极连接公共端电压；
第十五PMOS晶体管源极与第十二PMOS晶体管漏极连接，栅极与第十四PMOS晶体管漏极连接，漏极与第十三电阻的一端连接；第十三电阻的另一端通过第十四电阻连接公共端电压；
第十六PMOS晶体管栅极连接PMOS输出功率管M2的栅极，漏极连接所述DC-DC转换器的SW端，源极连接第十七PMOS晶体管漏极；
第十七PMOS晶体管栅极连接公共端电压，漏极输出电流采样信号，源极连接所述DC-DC转换器的输出电压信号；
PMOS输出功率管M2栅极连接驱动信号，漏极连接SW端，源极连接所述DC-DC转换器的输出电压信号；
第十五电阻一端连接至第十三电阻和第十四电阻的公共点，另一端通过第十一电容连接公共端电压，在第十五电阻与第十一电容的公共点形成第一电压信号。
3.如权利要求1所述的DC-DC转换器，其特征在于，所述跨导放大器子电路，包括：第二十一PMOS晶体管～第二十七PMOS晶体管、第二十一NMOS晶体管～第二十八NMOS晶体管、第二十一电阻和第二十一电容；其中，
第二十一PMOS晶体管源极连接电源，栅极与漏极连接第二电流源；
第二十二PMOS晶体管源极连接电源，栅极连接第二十一PMOS晶体管栅极，漏极连接第二十一NMOS晶体管漏极；
第二十一NMOS晶体管栅极连接自身漏极，源极分别连接第二十三NMOS晶体管的栅极与漏极；
第二十三NMOS晶体管源极连接公共端电压；
第二十四PMOS晶体管源极连接电源，栅极与漏极分别与第二十二NMOS晶体管的漏极连接；
第二十二NMOS晶体管栅极与第二十一NMOS晶体管栅极连接，源极与第二十五NMOS晶体管漏极连接；
第二十五NMOS晶体管栅极与第二十四NMOS晶体管栅极连接，源极连接公共端电压；
第二十三PMOS晶体管源极连接电源，栅极连接第二电流源，漏极分别连接第二十六PMOS晶体管源极和第二十七PMOS晶体管源极；
第二十六PMOS晶体管栅极连接第一电压信号，漏极与第二十四NMOS晶体管漏极连接；
第二十四NMOS晶体管栅极分别连接自身漏极与第二十五NMOS晶体管栅极，源极连接公共端电压；
第二十七PMOS晶体管栅极连接第一基准电压，漏极与第二十六NMOS晶体管的漏极；
第二十六NMOS晶体管栅极分别连接自身漏极和第二十七NMOS晶体管栅极，源极连接公共端电压；
第二十五PMOS晶体管源极连接电源，栅极与第二十四PMOS晶体管栅极连接，漏极与第二十八NMOS晶体管漏极连接；
第二十八NMOS晶体管栅极与第二十一NMOS晶体管栅极连接，源极与第二十七NMOS晶体管漏极连接；
第二十七NMOS晶体管栅极与第二十六NMOS晶体管栅极和漏极连接，源极连接公共端电压；
第二十一电阻的一端与第二十八NMOS晶体管漏极连接，另一端通过第二十一电容连接公共端电压。
4.如权利要求1所述的DC-DC转换器，其特征在于，所述可调基准电压产生子电路，包括：第三十一PMOS晶体管～第三十九PMOS晶体管、第三十一NMOS晶体管～第三十四NMOS晶体管、第三十一三极管～第三十二三极管和第三十一电容；其中，
第三十一PMOS晶体管源极连接电源，栅极连接自身漏极后连接第三电流源；
第三十二PMOS晶体管源极连接电源，栅极与第三十一PMOS晶体管栅极连接，漏极分别连接至第三十五PMOS晶体管源极、第三十六PMOS晶体管源极；
第三十五PMOS晶体管栅极连接第二基准电压，漏极分别连接至第三十一NMOS晶体管漏极与栅极；第三十一NMOS晶体管源极连接公共端电压；
第三十六PMOS晶体管栅极连接可调基准电压，漏极与第三十二NMOS晶体管漏极连接；
第三十二NMOS晶体管栅极与第三十一NMOS晶体管栅极连接，源极连接公共端电压；
第三十一电容一端连接第三十二NMOS晶体管漏极，另一端连接公共端电压；
第三十三PMOS晶体管源极连接电源，栅极与第三十二PMOS晶体管栅极连接，漏极分别连接至第三十一三极管集电极与基极；第三十一三极管发射极与第三十七PMOS晶体管源极连接；
第三十七PMOS晶体管栅极与第三十二NMOS晶体管漏极连接，源极连接公共端电压；
第三十八PMOS晶体管源极与第三十一三极管基极连接，栅极连接控制信号，漏极连接公共端电压；
第三十二三极管集电极连接电源，基极与第三十一三极管基极连接，发射极与第三十九PMOS晶体管源极连接；
第三十九PMOS晶体管栅极连接自身漏极，并形成可调基准电压，漏极与第三十四NMOS晶体管漏极连接；
第三十四NMOS晶体管栅极分别连接至第三十三NMOS晶体管栅极与漏极，源极连接公共端电压；
第三十四PMOS晶体管源极连接电源，栅极与第三十二PMOS晶体管栅极连接，漏极分别与第三十三NMOS晶体管栅极与漏极连接；
第三十三NMOS晶体管源极连接公共端电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353933.3A CN104993698B (zh) | 2015-06-24 | 2015-06-24 | 具有恒流输出保护功能的dc‑dc转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510353933.3A CN104993698B (zh) | 2015-06-24 | 2015-06-24 | 具有恒流输出保护功能的dc‑dc转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104993698A CN104993698A (zh) | 2015-10-21 |
| CN104993698B true CN104993698B (zh) | 2017-06-06 |
Family
ID=54305466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510353933.3A Active CN104993698B (zh) | 2015-06-24 | 2015-06-24 | 具有恒流输出保护功能的dc‑dc转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104993698B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105939105A (zh) * | 2016-05-20 | 2016-09-14 | 深圳市华星光电技术有限公司 | 降压电路及电子设备 |
| CN106411138B (zh) * | 2016-09-28 | 2019-02-26 | 上海新进芯微电子有限公司 | 一种动态调整电路、系统、方法及开关电源 |
| CN107565815A (zh) * | 2017-10-19 | 2018-01-09 | 海南师范大学 | 具有预处理功能的开关变换器电路 |
| TWI691823B (zh) * | 2018-02-23 | 2020-04-21 | 台達電子工業股份有限公司 | 電源供應裝置及其控制方法 |
| CN109495078B (zh) * | 2019-01-14 | 2023-09-08 | 上海艾为电子技术股份有限公司 | 一种基准电压生成电路及开关电源 |
| TWI760867B (zh) * | 2020-09-29 | 2022-04-11 | 加拿大商萬國半導體國際有限合夥公司 | 具有恆壓模式和恆流模式的隔離轉換器及其控制方法 |
| CN112994456B (zh) * | 2021-02-09 | 2022-01-28 | 无锡英迪芯微电子科技股份有限公司 | 一种适用于开关电源芯片的钳位控制电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265607B1 (en) * | 2004-08-31 | 2007-09-04 | Intel Corporation | Voltage regulator |
| CN101247078A (zh) * | 2007-02-16 | 2008-08-20 | 富士通株式会社 | Dc-dc变换电路、dc-dc变换控制电路及dc-dc变换控制方法 |
| CN101960922A (zh) * | 2008-03-24 | 2011-01-26 | 东芝照明技术株式会社 | 电源装置及照明器具 |
| CN103107697A (zh) * | 2013-01-22 | 2013-05-15 | 深圳市华星光电技术有限公司 | 电流调节装置及其调节方法 |
| CN203038148U (zh) * | 2013-01-15 | 2013-07-03 | 福建利利普光电科技有限公司 | 一种直流稳压电源的恒压恒流自动切换电路 |
| CN103701341A (zh) * | 2013-05-26 | 2014-04-02 | 山东蓝孚高能物理技术有限公司 | 电压跟随式深度负反馈恒流源装置 |
-
2015
- 2015-06-24 CN CN201510353933.3A patent/CN104993698B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265607B1 (en) * | 2004-08-31 | 2007-09-04 | Intel Corporation | Voltage regulator |
| CN101247078A (zh) * | 2007-02-16 | 2008-08-20 | 富士通株式会社 | Dc-dc变换电路、dc-dc变换控制电路及dc-dc变换控制方法 |
| CN101960922A (zh) * | 2008-03-24 | 2011-01-26 | 东芝照明技术株式会社 | 电源装置及照明器具 |
| CN203038148U (zh) * | 2013-01-15 | 2013-07-03 | 福建利利普光电科技有限公司 | 一种直流稳压电源的恒压恒流自动切换电路 |
| CN103107697A (zh) * | 2013-01-22 | 2013-05-15 | 深圳市华星光电技术有限公司 | 电流调节装置及其调节方法 |
| CN103701341A (zh) * | 2013-05-26 | 2014-04-02 | 山东蓝孚高能物理技术有限公司 | 电压跟随式深度负反馈恒流源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104993698A (zh) | 2015-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104993698B (zh) | 具有恒流输出保护功能的dc‑dc转换器 | |
| CN109586565B (zh) | Cot控制的多相直流变换器及控制电路和均流方法 | |
| JP4493045B2 (ja) | スイッチングレギュレータ回路 | |
| TWI536138B (zh) | Current detection circuit and the use of its switching regulator | |
| JP5118940B2 (ja) | 電源装置 | |
| EP0932858A1 (en) | Hybrid regulator | |
| JPWO2005088816A1 (ja) | 電源装置 | |
| CN105245100B (zh) | 升压电路及其控制方法 | |
| CN104980016B (zh) | 具有线性过温保护电路的dc‑dc转换器 | |
| JP2022146584A (ja) | 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器 | |
| CN101295927B (zh) | 改进型振荡器及使用该振荡器的降压电源转换器 | |
| US7023191B2 (en) | Voltage regulator with adjustable output impedance | |
| JP2011120216A (ja) | アンテナ駆動装置 | |
| JP5287261B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001103739A (ja) | ヒステリシススイッチモード電源の周波数制御 | |
| WO2023103900A1 (en) | Feedback circuit with adjustable loop gain for boost converter | |
| US20090039856A1 (en) | Stability enhancement apparatus and method for a self-clocking PWM buck converter | |
| US9952616B2 (en) | Differential circuit including a current mirror | |
| TW202219684A (zh) | 電源轉換器的控制電路 | |
| CN113890312A (zh) | 用于检测电流的装置和电子装置 | |
| CN113381396A (zh) | 一种输入电压突变关断输出的电路及电源芯片 | |
| CN116345908B (zh) | buck电路和DC-DC芯片 | |
| TWI404318B (zh) | 諧振式電力轉換電路 | |
| JP2004147418A (ja) | スイッチング電源装置および電源システム | |
| JP2005312105A (ja) | 降圧コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 308, 3 / F, information port building, No.9, Gaoxin Third Road, hi tech Zone, Xi'an City, Shaanxi Province Patentee after: Xi'an Jie Semiconductor Co.,Ltd. Address before: 710075 Shaanxi city of Xi'an province high tech Zone Road No. 33 the new Department of building B2203 Patentee before: XI'AN SANYU SEMICONDUCTOR Co.,Ltd. |