CN104969350A - 半导体构造及形成存储器单元的方法 - Google Patents

半导体构造及形成存储器单元的方法 Download PDF

Info

Publication number
CN104969350A
CN104969350A CN201480007217.3A CN201480007217A CN104969350A CN 104969350 A CN104969350 A CN 104969350A CN 201480007217 A CN201480007217 A CN 201480007217A CN 104969350 A CN104969350 A CN 104969350A
Authority
CN
China
Prior art keywords
electric conducting
conducting material
dielectric substance
programmable
stacking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480007217.3A
Other languages
English (en)
Other versions
CN104969350B (zh
Inventor
卡尔梅拉·库佩塔
安德烈亚·雷达埃利
保罗·朱塞佩·卡佩莱蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104969350A publication Critical patent/CN104969350A/zh
Application granted granted Critical
Publication of CN104969350B publication Critical patent/CN104969350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含具有含有电介质材料之上的导电材料的堆叠的半导体构造。可编程材料结构沿所述堆叠的侧壁表面与所述导电材料及所述电介质材料两者直接相抵。电极材料与所述堆叠的所述导电材料电耦合。一些实施例包含形成存储器单元的方法，在所述存储器单元中沿含有导电材料及电介质材料的堆叠的侧壁表面形成可编程材料板。

Description

半导体构造及形成存储器单元的方法
技术领域
半导体构造及形成存储器单元的方法。
背景技术
存储器为一种类型的集成电路，且其使用于电子系统中以存储数据。集成存储器通常是以个别存储器单元的一或多个阵列形式制造。所述存储器单元经配置以按至少两种不同的可选择状态留存或存储存储内容。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上电平或信息状态。
一种类型的存储器为相变存储器(PCM)。此类存储器利用相变材料作为可编程材料。可利用于PCM中的实例相变材料为硫族化物材料。
通过施加适当的刺激使相变材料从一个相可逆地转换到另一相。可将各相利用作为存储状态，且因此个别PCM单元可具有对应于相变材料的两个可诱发相的两种可选择存储状态。
相变材料可难以并入存储器单元中，这是由于在制造存储器单元期间可能损坏相变材料的边缘。因此，希望开发适合于将相变材料并入存储器单元中的新的架构及制造方法。对于其它类型的存储器可能发生类似问题，且因此希望新的架构及制造方法可延伸到除相变存储器之外的额外存储器。
附图说明
图1到3为处于实例实施例方法的处理阶段的构造的俯视图及横截面侧视图。图2及3的横截面图分别沿着图1的线A-A及B-B。
图4到6为处于图1到3的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图5及6的横截面图分别沿着图4的线A-A及B-B。
图7到9为处于图4到6的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图8及9的横截面图分别沿着图7的线A-A及B-B。
图10到12为处于图7到9的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图11及12的横截面图分别沿着图10的线A-A及B-B。
图13到15为处于图10到12的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图14及15的横截面图分别沿着图13的线A-A及B-B。
图16到18为处于图13到15的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图17及18的横截面图分别沿着图16的线A-A及B-B。
图19到21为处于图16到18的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图20及21的横截面图分别沿着图19的线A-A及B-B。
图22到24为处于图19到21的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图23及24的横截面图分别沿着图22的线A-A及B-B。
图25到27为处于图22到24的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图26及27的横截面图分别沿着图25的线A-A及B-B。
图28到30为处于图25到27的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图29及30的横截面图分别沿着图28的线A-A及B-B。
图31到33为处于图28到30的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图32及33的横截面图分别沿着图31的线A-A及B-B。
图34到36为处于图31到33的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图35及36的横截面图分别沿着图34的线A-A及B-B。
图37到39为根据另一实例实施例的处于实例处理阶段的构造的俯视图及横截面侧视图。图38及39的横截面图分别沿着图37的线A-A及B-B。在一些实施例中图37到39的处理阶段可跟在图10到12的处理阶段之后。
图40到42为处于图37到39的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图41及42的横截面图分别沿着图40的线A-A及B-B。
图43到45为处于图40到42的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图44及45的横截面图分别沿着图43的线A-A及B-B。
图46到48为处于图43到45的处理阶段之后的实例处理阶段的构造的俯视图及横截面侧视图。图47及48的横截面图分别沿着图46的线A-A及B-B。
具体实施方式
一些实施例包含制造存储器(例如，相变存储器)的方法，其中存储器单元中的可编程材料的功能区域的最终高度由堆叠中的电介质材料的厚度确定，而不是由所述可编程材料的实际高度确定。此类实施例的优势为可用相对容易控制(电介质材料的厚度)的处理步骤，而不是用相对较难控制(举例来说，回蚀可编程材料的量)的处理步骤设定存储器单元中的可编程材料的功能区域的高度。另一优势为如果所述可编程材料的顶端边缘发生损坏，那么此类损坏将与可编程材料的功能区域间隔开。因此，能够减轻或甚至完全消除此类损坏对于存储器单元的性能特性造成的不良后果。参考图1到48描述实例实施例。
参看图1到3，图解说明处于实例实施例制造过程的处理阶段的半导体构造10的一部分。图1展示所述构造的俯视图，且图2及3展示分别沿图1的线A-A及B-B的横截面。
构造10包括p型掺杂区域12(在一些实施例中其可被称为衬底12，且在其作为双极结型晶体管的部分的特定实施例中其被称为集电极区域12)及在区域12之上的多种掺杂区域14、16、18及20。将区域12、14、16及18图案化成多个基座21(仅其中一些被标记)，其中通过居间的电介质材料22使此类基座彼此分离。材料22可替代性地称为电绝缘材料；其中术语“电绝缘材料”与“电介质材料”彼此同义。材料22可包括任何适合的组合物或组合物的组合，且在一些实施例中可包括含氧材料；例如(举例来说)，二氧化硅、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)等等。掺杂区域14、16、18及20对应于掺杂半导体材料，例如掺杂硅。
区域16及20为重度掺杂的，且因此分别被指示为n+掺杂及p+掺杂。在一些实施例中，p型掺杂区域12、n型掺杂区域16及p型掺杂区域20一起形成pn二极管。区域14及18为轻度掺杂的，且被利用为缓变结以改进此类二极管的性能。在一些实施例中，区域12、16及20可为双极结型晶体管的区域。
跨越二极管的顶端形成导电材料24。此类导电材料可包括任何适合的组合物或组合物的组合；且在一些实施例中可包括金属硅化物(例如(举例来说)，硅化钴、硅化钛、镍硅化物等等)。在一些实施例中，可通过硅化掺杂区域20的上表面而形成此类导电材料。尽管所展示的导电材料24具有实质上与绝缘材料22的上表面共面的上表面，但在其它实施例中，导电材料24可具有位于绝缘材料22的上表面上方或下方的上表面。
在所展示的实施例中，基座21的顶端为正方形(如图1的俯视图中材料24的正方形形状所指示)，但在其它实施例中，基座的顶端可具有其它形状；例如(举例来说)，多边形形状、圆形形状、椭圆形状、圆角形状等等。
将基座21布置成栅格(如图1的俯视图中按栅格布置的材料24的所说明区域所指示)中。此类栅格具有沿轴5的第一方向及沿轴7的第二方向(其中邻近图1的俯视图说明了轴5及7)。在所展示的实施例中，所述第二方向实质上正交于所述第一方向；其中术语“实质上正交”意味着在合理的制造及测量容差内，所述方向正交。图2的横截面沿轴7，且图3的横截面沿轴5。
图2及3的横截面展示基座21沿图2的横截面延伸的深度超过沿图3的横截面延伸的深度。特定来说，所述基座沿图2的横截面延伸穿过区域14及16且延伸到区域12中；且沿图3的横截面仅部分延伸到区域16中。在一些实施例中，重度掺杂区域16可被视为沿轴5的方向形成互连多个二极管的字线；其中图3中说明实例字线28。如本文中所使用且在全部描述中，“字线”为存取线的同义词且“位线”为数据线的同义词。
所说明的pn二极管为可并入存储器阵列中的存取装置的实例。在其它实施例中，可利用其它存取装置代替所说明的二极管，或除了所说明的二极管之外还利用其它存取装置。此类其它存取装置可包含(举例来说)场效应晶体管、双极结型晶体管、PIN二极管等等。
在一些实施例中，构造10可被认为包括半导体衬底。术语“半导体衬底”意味着包括半导体材料的任何构造，所述半导体材料包含(但不限于)散装半导体材料，例如半导体晶片(单独或以包括其它材料的组合件形式)，及半导体材料层(单独或以包括其它材料的组合件形式)。术语“衬底”指代任何支撑结构，包含(但不限于)上文所描述的半导体衬底。在一些实施例中，构造10可对应于含有与集成电路制造相关联的一或多个材料的半导体衬底。一些材料可位于所展示的区域12之下及/或可横向邻近所展示的区域12；且可对应于(举例来说)耐火金属材料、阻隔材料、扩散材料、绝缘体材料等等中的一或多者。
参看图4到6，跨越构造10形成电绝缘材料26，且随后穿过材料26形成到导电材料24的开口且使用导电材料30填充所述开口。
导电材料30可包括任何适合的组合物或组合物的组合；且在一些实施例中可包括以下各物中的一或多者、基本上由以下各物中的一或多者组成或由以下各物中的一或多者组成：多种金属(举例来说，钨、钛等等)、含金属组合物(例如，金属氮化物、金属碳化物、金属硅化物等等)及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等等)。在一些实例实施例中，材料30可包括氮化钛、氮化钛铝、氮化硅钛等等中的一或多者。在一些实例实施例中，材料30可包括在钨填料周围的氮化钛衬层。
绝缘材料26可包括任何适合的组合物或组合物的组合。在一些实施例中，材料26可包括与材料22相同的组合物，且因此材料26可包括含氧组合物，例如(举例来说)二氧化硅、BPSG、PSG等等中的一或多者。在一些实施例中，材料26可包括与材料22不同的组合物；且(举例来说)可包括非含氧组合物，例如(举例来说)氮化硅。尽管材料26被展示为均质的，但在一些实施例中，材料26可包括多个离散组合物。
展示跨越材料30及26延伸的平面化表面31。此类表面可由化学机械抛光(CMP)产生。例如，最初可提供材料30以过度填充材料26中的开口，且随后可利用CMP以移除过多材料30且形成所展示的平面化表面31。
材料30可被视为形成多个导电插头，其中所述导电插头的上部区域对应于跨越构造10的顶端的多个间隔开的电节点32(仅其中一些被标记)。在所展示的实施例中，绝缘材料26完全横向包围节点32。在一些实施例中，节点32可被视为由包括区域12的半导体衬底支撑。在一些实施例中，节点32可对应于存储器单元(图34到36中展示了实例存储器单元)的第一电极(或底部电极)。
将所述电节点布置成包括沿轴5的第一方向及沿轴7的第二方向的栅格。在一些实施例中，节点可被视为布置成具有沿轴7的方向的列及沿轴5的方向的行的二维阵列。在所展示的实施例中，彼此沿共同行的节点32通过所述行之下的字线(例如，字线28)电耦合到彼此。
节点32中的三者被标记为节点32a、32b及32c。节点32a到32c彼此实质上相同，且实质上与所有其它节点32相同；但其被特别调出以协助解释一些实例实施例。
参看图7到9，在平面化表面31之上形成堆叠36。在所展示的实施例中，所述堆叠包括电介质材料34之上的导电材料35。
导电材料35可包括任何适合的组合物或组合物的组合；且在一些实施例中可包括金属(例如，钨、钛等等)及/或含金属组合物(例如，金属氮化物、金属硅化物、金属碳化物等等)。
电介质材料34可包括任何适合的组合物或组合物的组合；且在一些实施例中可包括非含氧材料(例如(举例来说)氮化硅)、基本上由所述非含氧材料组成或由所述非含氧材料组成。在一些实施例中，电介质材料34可包括两个或两个以上离散组合物。例如，电介质材料34可包括完全由非含氧材料(举例来说，氮化硅)的衬层包围的含氧材料(例如，二氧化硅)。在一些实施例中，材料34可包括氧化物(例如，二氧化硅)、基本上由氧化物组成或由氧化物组成。
材料34及35可具有任何适合的厚度，且彼此可约为相同的厚度，或相对于彼此具有实质上不同的厚度。在一些实施例中，堆叠36具有从约20nm到约200nm的总厚度；且材料34及35具有从约10nm到约150nm的个别厚度。
参看图10到12，堆叠36被图案化成多条线40到42，其中所述线沿轴5的方向延伸。可使用任何适合的处理来实现线40到42的图案化。例如，可在堆叠36之上形成图案化掩模(未展示)以界定线40到42的位置，随后可从所述掩模通过材料35及34转移图案以建立线40到42，且接着所述掩模可被移除以留下图10到12的构造。所述图案化掩模可包括任何适合的掩模，且在一些实例实施例中可包括光刻图案化光致抗蚀剂及/或通过间距倍增方法进行图案化的掩模材料。通过材料35及34的蚀刻可包括任何适合的方法。在一些实例实施例中，材料34包括氮化硅且材料35包括钨。在此类实例实施例中，蚀刻可包括通过钨的第一干法蚀刻以在氮化硅之上形成硬掩模，接着是通过所述氮化硅的第二干法蚀刻。在材料34及35的所述蚀刻之后为清除步骤以移除可作为蚀刻的副产品形成的聚合物、碳、氧化物等等。
线40到42中的每一者包括顶端(例如，线41的顶端43)及一对相对侧壁表面(例如，线41的侧壁表面45及47)。在一些实施例中，线的侧壁表面中的一者可被称为第一侧壁表面且另一者可被称为第二侧壁表面。因此，在一些实施例中，侧壁表面45及47可分别被称为第一侧壁表面及第二侧壁表面。第一侧壁表面45横穿一组节点且直接位于所述组节点之上，且第二侧壁表面47横穿一组不同节点且直接位于所述组不同节点之上。在一些实施例中，所述第一侧壁表面之下的所述节点可被称为第一组节点，且所述第二侧壁表面之下的所述节点可被称为第二组节点。因此，节点32a可被视为第一组节点的部分，且节点32b可被视为第二组节点的部分。
线40到42横跨节点32之间的空间且部分重叠所述节点。在图10的俯视图中虚线中展示所述节点的部分以指示此类部分位于线40到42之下。
参看图13到15，跨越线40到42且在所述线之间的间隙内形成可编程材料50。所述可编程材料可为相变材料，且在一些实施例中可包括硫族化物、基本上由硫族化物组成或由硫族化物组成，例如(举例来说)锗、锑及碲的混合(即，通常被称为GST的混合物)。在一些实施例中，所述可编程材料可为氧敏感材料；其中术语“氧敏感材料”意味着在暴露到氧时以非想要的方式改变的材料。在一些实施例中，所述可编程材料为具有电阻相对于彼此不同的两个或两个以上稳定且可选择状态的可变电阻电阻性材料。在一些实施例中，可使用电阻性材料代替所述可编程材料，所述电阻性材料可为或可不为可变电阻电阻性材料。
展示沿线40到42的外表面延伸的可编程材料50，且特定来说，可编程材料50沿此类线的侧壁表面和顶端表面(例如，线41的表面43、45及47)延伸。可编程材料50沿着电介质材料34及导电材料35且沿堆叠36的侧壁表面与电介质材料34及导电材料35直接相抵。
可编程材料50可具有任何适合的厚度，且在一些实施例中可具有从约5纳米到约10纳米的范围内的厚度。可使用任何适合的处理形成可编程材料50；包含(举例来说)，原子层沉积(ALD)、化学气相沉积(CVD)及物理气相沉积(PVD)中的一或多者。在一些实施例中，可编程材料50可被称为跨越线40到42且跨越此类线之间的空间所形成的薄片或膜。
在可编程材料50之上形成电介质材料52。电介质材料52可包括与材料34相同的组合物，或可包括相对于材料34不同的组合物。在一些实施例中，材料34与52两者可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。在一些实施例中，材料34及52可分别被称为第一及第二电介质材料。
材料52可通过任何适合的处理形成，包含(举例来说)ALD、CVD及PVD中的一或多者；且在一些实施例中可使用等离子增强CVD(PECVD)形成。
在一些实施例中，图13到15的处理可被视为镶嵌处理，其中在线40到42之间的沟槽内形成可编程材料50及电介质材料52。
参看图16到18，材料50及52被暴露到各向异性蚀刻，所述蚀刻从线40到42的上表面之上及从所述线之间的区域移除所述材料，而沿所述线的侧壁留下材料50及52。所述各向异性蚀刻可包括一或多个干法蚀刻接着是一或多个适当的清除步骤。
在图16到18的处理阶段处剩余的可编程材料50呈沿线40到42的侧壁表面延伸的线性结构54到59的形式。各线性结构被配置为具有水平部分60(在图17中标记其中一者)及非水平部分62(在图17中标记其中一者)的有角板。所述水平部分位于下层节点32之上且与下层节点32直接相抵，且所述非水平部分在拐角63(在图17中标记其中一者)处从所述水平部分向上延伸。在所展示的实施例中，非水平部分实质上正交于水平部分，且因此拐角约为90°。在其它实施例中，拐角可具有其它角度。
有角板54到59的水平部分60在图16到18的处理阶段处具有暴露的横向侧壁边缘64(仅其中一些被标记)；且所述非水平部分62在此类处理阶段处具有暴露的顶端边缘65(仅其中一些被标记)。
参看图19到21，在线40到42之上及线40到42之间形成电介质材料66以覆盖可编程材料50的暴露的横向边缘64(图17)及顶端边缘65(图17)。电介质材料66可被称为第三电介质材料以便与第一及第二电介质材料34及52区别。在一些实施例中，电介质材料34、52及66可包括彼此相同的组合物；且(举例来说)都可包括氮化硅。在其它实施例中，材料34、52及66中的一或多者可在组成方面与材料34、52及66中的其它者不同。
参看图22到24，在电介质材料66之上形成电介质材料68。在一些实施例中，电介质材料66及68分别为非含氧材料及含氧材料。例如，在一些实施例中，电介质材料66可包括氮化硅、基本上由氮化硅组成或由氮化硅组成；且电介质材料68可包括二氧化硅(例如，利用高密度等离子沉积所形成的二氧化硅)、基本上由二氧化硅组成或由二氧化硅组成。
参看图25到27，利用CMP或其它适合的平面化从材料66之上移除材料68且形成所展示的平面化表面67。
参看图28到30，使用适合的蚀刻从导电材料35之上移除电介质材料66。例如，在一些实施例中，电介质材料66可包括氮化硅，且可利用CMP及/或适合的干法蚀刻从含金属材料35之上移除电介质材料66。在所展示的实施例中，使用留下跨越导电材料35、可编程材料50及电介质材料66及68延伸的平面化上表面69的处理来进行从导电材料35之上移除材料66。
参看图31到33，跨越平面化表面69形成导电材料70。导电材料70与导电材料35直接相抵，且还与可编程材料50的上边缘直接相抵。在一些实施例中，导电材料70可被视为与导电材料35直接电耦合。在一些实施例中，可通过蚀刻及/或其它处理使可编程材料50的上边缘凹进，且导电材料70可不与可编程材料的上边缘直接接触。
导电材料70可包括任何适合的组合物或组合物的组合；且(举例来说)可包括以下各物中的一或多者、基本上由以下各物中的一或多者组成或由以下各物中的一或多者组成：多种金属、含金属组合物及导电掺杂的半导体材料。在一些实施例中，导电材料35及70可分别被称为第一及第二导电材料。在一些实施例中，此类第一及第二导电材料可包括彼此相同的组合物，且在其它实施例中可包括相对彼此不同的组合物。在一些实施例中，节点32形成存储器单元的下部电极，且利用导电材料70形成所述存储器单元的上部电极(如下文参看图34到36论述)。在此类实施例的一些实例应用中，导电材料70可包括与节点32的上表面相同的组合物，且在此类实施例的其它实例应用中，导电材料70可包括与节点32的上表面不同的组合物。
参看图34到36，第二导电材料70被图案化成沿轴7的方向延伸的线72到75。在一些实施例中，线40到42(图10到12)可被视为第一系列线，且线72到75可被视为第二系列线。所述第二系列线沿横切所述第一系列线的方向的方向延伸，且在所展示的实施例中，所述第二系列线实质上正交于所述第一系列线。在一些实施例中，线72到75可被视为沿上文参看图4到6所描述的二维阵列的列延伸的位线。
线72到75的图案被转移到在此类线下方的材料34、35、50、52、66及68中。线72到75的图案到堆叠36的材料34及35中的转移将此类材料图案化成块76到88，所述块在图34中以虚线图展示以指示此类块位于材料70之下。在一些实施例中，块76到88可被视为彼此桥接多对节点的桥接结构。例如，图35中所展示的桥接结构81跨越节点32a及32b桥接。在所展示的实施例中，桥接结构为矩形且沿实质上正交于节点32下方的字线(例如(举例来说)，图36中所展示的实例字线28)的方向的方向纵向延伸。在一些实施例中，块76到88可被视为最终界定存储器单元的可编程区域的高度的高度界定结构(如下文参考图35所论述)。在一些实施例中，块76到88可被视为包括在电介质材料34之上且与电介质材料34直接相抵的导电材料35的堆叠。
图34展示位于导电线72到75中的每一者之下的众多桥接结构(例如，桥接结构76、80及84位于导电线72之下)，且因此所述导电线与所述桥接结构为一对多的关系。在所展示的实施例中，图34还展示桥接结构76到88为矩形。在一些实施例中，所说明的桥接结构76到88可被视为平行于轴7而延伸的线性结构，且因此，在所展示的实施例中，其主要沿与线72到75相同的方向(即，轴7的方向)延伸。
可编程材料50形成沿桥接结构76到88的侧壁表面的可编程材料结构(在一些实施例中其可被称为电阻性结构)。例如，如图35中所展示，可编程材料50形成沿桥接结构81的侧壁的一对结构90及92。在所展示的实施例中，所述可编程材料结构被配置为有角板，其中所述有角板的水平表面与节点32直接相抵，且所述有角板的非水平表面(在所展示的实施例中，垂直表面)与堆叠36的材料34及35直接相抵。在一些实施例中，线72到75的图案到材料50中的转移可被视为将材料50的线性结构54到59(图16)再分成多个可编程材料(或电阻性材料)结构。在一些实施例中，此类结构的宽度可被视为由线72到75的图案界定。在一些实施例中，通过再分线性结构54到59所形成的结构可被称为可编程材料板或电阻性材料板。
将所述可编程材料结构并入存储器单元中，其中所述个别可编程材料结构位于对应于节点32的第一电极与对应于位线中的一者的底部导电表面的第二电极之间。因此，在所展示的实施例中，所述可编程材料结构与节点32一对一对应。在一些实施例中，材料50为相变材料，且因此所述可编程材料结构为相变材料结构(例如，硫族化物结构)。直接位于位线与下层节点之间的相变材料结构可变成存储器单元的可编程材料。在所展示的实施例中，利用相变材料而无需加热元件(即，被利用于自加热存储器单元中)。在其它实施例中，可利用类似于本文中所描述的处理以形成将加热元件并入存储器单元中的相变存储器。
图35的横截面图所展示的存储器单元中的一者被标记为存储器单元94。此类存储器单元内的所述可编程材料结构被标记为结构95且具有总高度97。然而，存储器单元内的可编程材料的功能区域的高度对应于下层节点32的上表面与导电材料35的下表面之间的距离(即，图35中所标记的距离99)。所述存储器单元的所述可编程材料的功能区域的高度由结构76到88的电介质材料34与导电材料35的相对厚度所界定(图34)，且因此材料34及35的堆叠可被视为界定存储器单元内的所述可编程材料的功能区域的高度的高度界定结构。在一些实施例中，所述可编程材料的功能区域的高度可被视为对应于电介质材料34的厚度。在一些实施例中，导电材料35可被视为通过与所述电阻性材料的此部分并联来界定所述电阻性材料的非功能区域(或部分)。
图35的配置的优势可为：可跨越存储器单元的阵列容易地控制电介质材料34的厚度，且因此可维持单元间一致性。图35的配置的另一优势可为：与在存储器单元内将可编程材料结构的整个高度利用为功能区域的现有技术处理相比，如果存储器单元内的可编程材料结构的顶端边缘在处理期间(例如(举例来说)在用以形成平面化上表面69的图28到30的处理期间)被损坏，那么此类损坏将远离存储器单元内的可编程材料结构的功能区域，且因此减轻或甚至防止此类损坏的任何显著影响。
图34的L形可编程材料结构为实例可编程材料结构。在其它实施例中，可形成可编程材料结构的其它配置。例如，在一些实施例中，所述可编程材料结构可被配置为柱。图37到48说明用于形成柱形可编程材料结构的实例实施例。在适当时，将利用与用于描述图1到36的类似编号描述图37到48。
参看图37到39，展示处于图10到12的处理阶段之后的处理阶段的构造10a。在线40到42之上及在线40到42之间形成可编程材料50，所述可编程材料50填充所述线之间的间隙。在一些实施例中，图37到39的处理可被视为镶嵌处理，其中在线40到42之间的沟槽内形成可编程材料50。
参看40到42，利用CMP或其它适合的平面化从线40到42的导电材料35之上移除可编程材料50。
参看43到45，跨越线40到42且跨越可编程材料50形成导电材料70。
参看图46到48，将导电材料70图案化成位线72到75，且包括材料34及35的线性结构被分切以形成类似于图34的结构76到88的桥接结构(图46到48中未标记)。可编程材料50也被分切，且被并入邻近材料34及35的存储器单元中。在所展示的实施例中，可编程材料50在存储器单元内形成柱100。尽管看似可编程材料50可使图47的横截面图中的邻近存储器单元短路(特定来说，可编程材料50柱跨越两个邻近节点延伸)，但是如果可编程材料50充分电绝缘，那么此将不是问题。如果对于可编程材料50的特定组合物，邻近存储器单元之间的短路为成问题的，那么可沿图47的可编程材料柱中的每一者的中部提供电介质材料以减轻或防止任何成问题的短路。
可将上文所论述的电子装置并入电子系统中。此类电子系统可使用于(举例来说)存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统中的任何者，例如(举例来说)时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等等。
利用术语“电介质”及“电绝缘”两者描述具有电绝缘性质的材料。在本发明中，这两个术语被视为同义。在一些情况中利用术语“电介质”，且在其它情况中利用术语“电绝缘”以在本发明内提供语言变化以简化所附权利要求书内的前置基础，且其不用以指示任何显著的化学或电差异。
图中多种实施例的特定定向仅用于说明的目的，且在一些应用中所述实施例可相对于所展示的定向而旋转。本文所提供的描述及所附权利要求书关于具有多种特征之间的所描述关系的任何结构，不管所述结构是否位于图中的特定定向或是否相对于此类定向而旋转。
随附图式中的横截面图仅展示横截面的平面内的特征，且不展示所述横截面的平面后的材料，以便简化所述图。
当上文的结构被称为“位于”另一结构“上”或“与”另一结构“相抵”时，其可直接位于其它结构上或也可呈现居间结构。相比之下，当结构被称为“直接位于”另一结构“上”或与另一结构“直接相抵”时，不存在居间结构。当结构被称为“连接”或“耦合”到另一结构时，其可直接连接或耦合到其它结构或可存在居间结构。相比之下，当结构被称为“直接连接”或“直接耦合”到另一结构时，不存在居间结构。
在一些实施例中，半导体构造包含沿第一电极之上的高度界定结构的侧壁表面的电阻性材料结构。所述高度界定结构包括在电介质材料之上堆叠的第一导电材料。所述电阻性材料结构与所述高度界定结构的所述第一导电材料及所述电介质材料两者直接相抵。第二电极电耦合到所述高度界定结构的所述第一导电材料。
在一些实施例中，半导体构造包含第一电极之上的堆叠。所述堆叠包括电介质材料之上的第一导电材料且包括相对侧壁表面。可编程材料结构沿所述侧壁表面且与所述第一电极电耦合。所述可编程材料结构与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵。第二电极跨越所述堆叠延伸。所述第二电极与所述第一导电材料电耦合。
一些实施例包含包括由半导体衬底支撑的间隔开的电节点的半导体构造。堆叠位于成对的节点之上。所述堆叠包括电介质材料之上的第一导电材料且包括相对侧壁表面。可编程材料结构沿所述侧壁表面。所述可编程材料结构与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵。第二导电材料的导电线跨越所述堆叠延伸。所述导电线位于所述第一导电材料及所述可编程材料结构之上且与所述第一导电材料及所述可编程材料结构直接相抵。所述导电线与所述堆叠为一对多的关系。
一些实施例包含包括由半导体衬底支撑的间隔开的电节点的半导体构造。所述节点的上表面形成具有行及列的二维阵列，其中所述列实质上正交于所述行。彼此在共同行内的节点通过所述行之下的字线彼此耦合。桥接结构位于所述节点之上且使多对节点彼此桥接。所述桥接结构以实质上正交于所述字线的方向延伸。所述桥接结构包括在电介质材料之上堆叠的第一导电材料且包括相对侧壁表面。可编程材料结构沿所述侧壁表面。所述可编程材料结构与所述桥接结构的所述第一导电材料及所述电介质材料两者直接相抵。第二导电材料的导电位线跨越所述桥接结构延伸。所述位线位于所述第一导电材料及所述可编程材料结构之上且与所述第一导电材料及所述可编程材料结构直接相抵。所述位线沿二维阵列的列延伸。
一些实施例包含形成存储器单元的方法，其中形成包括在电介质材料之上的第一导电材料的堆叠。所述堆叠被图案化成沿第一方向延伸的第一线。所述第一线具有侧壁表面。沿所述第一线的所述侧壁表面形成电阻性材料板，所述电阻性材料板沿所述堆叠的所述第一导电材料与所述电介质材料两者且与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵。所述电阻性材料板为沿所述第一方向延伸的线性结构。第二导电材料位于所述第一导电材料之上且电耦合到所述第一导电材料。将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的导电线。所述图案化延伸穿过所述线性结构。
一些实施例包含形成存储器单元的方法，其中包括电介质材料之上的第一导电材料的堆叠被图案化成沿第一方向延伸的第一线。所述第一线具有一对相对侧壁表面。沿所述第一线的所述侧壁表面形成可编程材料板。所述板沿所述堆叠的所述第一导电材料与所述电介质材料两者且与所述堆叠的所述第一导电材料与所述电介质材料两者直接相抵。所述板具有上边缘。平面化上表面跨越所述可编程材料板的所述第一导电材料及所述上边缘延伸。所述可编程材料板为沿所述第一方向延伸的线性结构。在所述平面化上表面上且与所述可编程材料板的所述第一导电材料及所述上边缘直接相抵地形成第二导电材料。将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的导电线。所述图案化延伸穿过所述线性结构以将所述板再分成多个分离的存储器单元结构。
一些实施例包含形成存储器单元的方法，其中形成由半导体衬底支撑的多个间隔开的电节点。在所述间隔开的电节点之上形成堆叠。所述堆叠包括第一电介质材料之上的第一导电材料。将所述堆叠图案化成沿第一方向延伸的一系列第一线。各第一线包括一对相对侧壁表面。所述第一线彼此由间隙隔开。在所述第一线之上及所述第一线之间形成相变材料膜。所述膜沿所述第一线的所述侧壁表面延伸。在所述相变材料之上形成第二电介质材料。从所述第一线之间的间隙移除一些相变材料且从所述第一线之上移除所述相变材料，以沿所述第一线的所述侧壁表面留下相变材料线性结构。所述相变材料线性结构为具有与所述节点直接相抵的水平部分且具有从所述水平部分向上延伸的非水平部分的有角板。所述非水平部分与所述堆叠的所述第一电介质材料及所述第一导电材料直接相抵。所述相变材料线性结构具有暴露的顶端边缘及暴露的横向侧壁边缘。使用第三电介质材料覆盖所述暴露的顶端边缘及暴露的横向侧壁边缘。从所述堆叠之上且从所述相变材料线性结构的顶端边缘之上移除所述第三电介质材料以形成跨越所述第一导电材料且跨越所述顶端边缘延伸的平面化上表面。跨越所述平面化上表面形成第二导电材料。将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的第二系列线。所述图案化还将所述第一线分切成间隔开的段，且将所述相变材料线性结构分切成与所述节点一对一对应的存储器单元结构。

Claims (34)

1.一种半导体构造，其包括：
沿第一电极之上的高度界定结构的侧壁表面的电阻性材料结构，所述高度界定结构包括在电介质材料之上堆叠的第一导电材料，所述电阻性材料结构与所述高度界定结构的所述第一导电材料及所述电介质材料两者直接相抵；以及
第二电极，其电耦合到所述高度界定结构的所述第一导电材料。
2.根据权利要求1所述的半导体构造，其中所述电阻性材料为可变电阻材料。
3.根据权利要求1所述的半导体构造，其中所述第一导电材料与所述电阻性材料的非功能部分并联。
4.根据权利要求1所述的半导体构造，其中所述高度界定结构的所述电介质材料的厚度对应于所述电阻性材料的功能部分的高度。
5.一种半导体构造，其包括：
第一电极之上的堆叠；所述堆叠包括电介质材料之上的第一导电材料，且包括相对侧壁表面；
沿所述侧壁表面且与所述第一电极电耦合的可编程材料结构，所述可编程材料结构与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵；以及
跨越所述堆叠延伸的第二电极；所述第二电极位于所述第一导电材料之上且与所述第一导电材料电耦合。
6.根据权利要求5所述的半导体构造，其中所述可编程材料结构包括相变材料。
7.根据权利要求6所述的半导体构造，其中所述可编程材料结构为具有沿所述第一电极的水平表面且具有沿桥接结构的所述侧壁表面的非水平表面的有角板。
8.根据权利要求5所述的半导体构造，其中所述可编程材料结构包括硫族化物。
9.根据权利要求5所述的半导体构造，其中所述第二电极与所述第一导电材料为彼此相同的组合物。
10.根据权利要求5所述的半导体构造，其中所述第二电极及所述第一导电材料为相对彼此不同的组合物。
11.一种半导体构造，其包括：
由半导体衬底支撑的间隔开的电节点；
成对的节点之上的堆叠；所述堆叠包括电介质材料之上的第一导电材料；所述堆叠包括相对侧壁表面；
沿所述侧壁表面的可编程材料结构，所述可编程材料结构与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵；以及
跨越所述堆叠延伸的第二导电材料的导电线；所述导电线位于所述第一导电材料及所述可编程材料结构之上且与所述第一导电材料及所述可编程材料结构直接相抵；所述导电线与所述堆叠为一对多关系。
12.根据权利要求11所述的半导体构造，其中所述第一及第二导电材料为彼此相同的组合物。
13.根据权利要求11所述的半导体构造，其中所述第一及第二导电材料为相对彼此不同的组合物。
14.根据权利要求11所述的半导体构造，其中所述可编程材料结构为具有沿所述节点的水平表面且具有沿所述堆叠的所述侧壁表面的非水平表面的有角板。
15.根据权利要求11所述的半导体构造，其中所述可编程材料结构包括硫族化物。
16.根据权利要求11所述的半导体构造，其中所述可编程材料结构包括锗、锑及碲。
17.根据权利要求11所述的半导体构造，其中所述电介质材料不包括氧。
18.根据权利要求11所述的半导体构造，其中所述电介质材料包括氮化硅。
19.根据权利要求11所述的半导体构造，其中所述堆叠为主要沿第一方向延伸的线性结构；且其中所述导电线也主要沿所述第一方向延伸。
20.一种半导体构造，其包括：
由半导体衬底支撑的间隔开的电节点，所述节点的上表面形成具有行及列的二维阵列，其中所述列实质上正交于所述行；彼此在共同行内的节点通过所述行之下的字线耦合到彼此；
桥接结构，其在所述节点之上且使多对节点彼此桥接；所述桥接结构以实质上正交于所述字线的方向延伸；所述桥接结构包括在电介质材料之上堆叠的第一导电材料；所述桥接结构包括相对侧壁表面；
沿所述侧壁表面的可编程材料结构，所述可编程材料结构与所述桥接结构的所述第一导电材料与所述电介质材料两者直接相抵；以及
跨越所述桥接结构延伸的第二导电材料的导电位线；所述导电位线位于所述第一导电材料及所述可编程材料结构之上且与所述第一导电材料及所述可编程材料结构直接相抵；所述导电位线沿所述二维阵列的列延伸。
21.根据权利要求20所述的半导体构造，其中所述可编程材料结构为柱。
22.根据权利要求20所述的半导体构造，其中所述可编程材料结构为有角板。
23.根据权利要求20所述的半导体构造，其中所述可编程材料为相变材料。
24.根据权利要求20所述的半导体构造，其中由pn二极管将所述字线与所述节点间隔开。
25.根据权利要求20所述的半导体构造，其中由双极结型晶体管将所述字线与所述节点间隔开。
26.一种形成存储器单元的方法，其包括：
形成包括在电介质材料之上的第一导电材料的堆叠，所述堆叠被图案化成沿第一方向延伸的第一线；所述第一线具有侧壁表面；
沿所述第一线的所述侧壁表面形成电阻性材料板，所述电阻性材料板沿所述堆叠的所述第一导电材料与所述电介质材料两者且与所述堆叠的所述第一导电材料及所述电介质材料两者直接相抵；所述电阻性材料板为沿所述第一方向延伸的线性结构；
形成在所述第一导电材料之上且电耦合到所述第一导电材料的第二导电材料；以及
将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的导电线；所述图案化延伸穿过所述线性结构。
27.根据权利要求26所述的方法，其中所述电介质材料包括二氧化硅或氮化硅。
28.一种形成存储器单元的方法，其包括：
形成包括在电介质材料之上的第一导电材料的堆叠，所述堆叠被图案化成沿第一方向延伸的第一线；所述第一线具有一对相对侧壁表面；
沿所述第一线的所述侧壁表面形成可编程材料板，所述可编程材料板沿所述堆叠的所述第一导电材料与所述电介质材料两者且与所述堆叠的所述第一导电材料与所述电介质材料两者直接相抵，所述可编程材料板具有上边缘；平面化上表面跨越所述可编程材料板的所述第一导电材料及所述上边缘延伸；所述可编程材料板为沿所述第一方向延伸的线性结构；
在所述平面化上表面上且与所述可编程材料板的所述第一导电材料及所述上边缘直接相抵地形成第二导电材料；以及
将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的导电线；所述图案化延伸穿过所述线性结构以将所述可编程材料板再分成多个分离的存储器单元结构。
29.根据权利要求28所述的方法，其中所述可编程材料包括硫族化物。
30.根据权利要求28所述的方法，其中所述电介质材料包括氮化硅。
31.根据权利要求28所述的方法，其中所述第一导电材料包括钨。
32.一种形成存储器单元的方法，其包括：
形成由半导体衬底支撑的多个间隔开的电节点；
在所述间隔开的电节点之上形成堆叠，所述堆叠包括第一电介质材料之上的第一导电材料；
将所述堆叠图案化成沿第一方向延伸的一系列第一线；各第一线包括一对相对侧壁表面；所述第一线彼此由间隙间隔开；
在所述第一线之上及在所述第一线之间形成相变材料膜，所述膜沿所述第一线的所述侧壁表面延伸；
在所述相变材料之上形成第二电介质材料；
从所述第一线之间的间隙移除一些所述相变材料且从所述第一线之上移除所述相变材料以沿所述第一线的所述侧壁表面留下相变材料线性结构；所述相变材料线性结构为具有与所述节点直接相抵的水平部分且具有从所述水平部分向上延伸的非水平部分的有角板；所述非水平部分与所述堆叠的所述第一电介质材料及所述第一导电材料直接相抵；所述相变材料线性结构具有暴露的顶端边缘及暴露的横向侧壁边缘；
使用第三电介质材料覆盖所述暴露的顶端边缘及暴露的横向侧壁边缘；
从所述堆叠之上且从所述相变材料线性结构的所述顶端边缘之上移除所述第三电介质材料以形成跨越所述第一导电材料且跨越所述顶端边缘延伸的平面化上表面；
跨越所述平面化上表面形成第二导电材料；以及
将所述第二导电材料图案化成沿横切所述第一方向的第二方向延伸的第二系列线；所述图案化还将所述第一线分切成间隔开的段，且将所述相变材料线性结构分切成与所述节点一对一对应的存储器单元结构。
33.根据权利要求32所述的方法，其中所述第一、第二及第三电介质材料为彼此相同的组合物。
34.根据权利要求32所述的方法，其中所述第一、第二及第三电介质材料包括氮化硅。
CN201480007217.3A 2013-05-23 2014-04-04 半导体构造及形成存储器单元的方法 Active CN104969350B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/901,195 US9166159B2 (en) 2013-05-23 2013-05-23 Semiconductor constructions and methods of forming memory cells
US13/901,195 2013-05-23
PCT/US2014/033036 WO2014189620A1 (en) 2013-05-23 2014-04-04 Semiconductor constructions and methods of forming memory cells

Publications (2)

Publication Number Publication Date
CN104969350A true CN104969350A (zh) 2015-10-07
CN104969350B CN104969350B (zh) 2017-10-17

Family

ID=51933947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007217.3A Active CN104969350B (zh) 2013-05-23 2014-04-04 半导体构造及形成存储器单元的方法

Country Status (5)

Country Link
US (2) US9166159B2 (zh)
EP (1) EP3000130B1 (zh)
KR (1) KR101649087B1 (zh)
CN (1) CN104969350B (zh)
WO (1) WO2014189620A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166159B2 (en) 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
US11641741B2 (en) 2020-09-09 2023-05-02 Micron Technology, Inc. Microelectronic devices with tiered blocks separated by progressively spaced slits, and related methods and systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743654B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元
US20100117050A1 (en) * 2008-11-12 2010-05-13 Industrial Technology Research Institute Phase-change memory element
CN102244194A (zh) * 2010-05-12 2011-11-16 旺宏电子股份有限公司 自动对准的鳍型可编程存储单元

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100675278B1 (ko) 2004-05-27 2007-01-26 삼성전자주식회사 산소 장벽막으로 덮여진 상변화 기억 셀들을 갖는 반도체소자들, 이를 채택하는 전자 시스템들 및 이를 제조하는방법들
US7411208B2 (en) 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
KR100668825B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US7580668B2 (en) 2004-07-27 2009-08-25 Microsoft Corporation Intelligent data broadcasting
US7226857B2 (en) 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
KR100650753B1 (ko) 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
JP4860248B2 (ja) 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
EP1966841B1 (en) 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
KR100728985B1 (ko) * 2006-05-17 2007-06-15 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7732800B2 (en) 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
TWI305678B (en) 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100861296B1 (ko) 2006-09-27 2008-10-01 주식회사 하이닉스반도체 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의제조방법
KR100827661B1 (ko) 2006-10-31 2008-05-07 삼성전자주식회사 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법
US8030128B1 (en) * 2007-04-23 2011-10-04 Marvell International Ltd. Method to form high density phase change memory (PCM) top contact every two bits
US20090003083A1 (en) * 2007-06-28 2009-01-01 Sandisk 3D Llc Memory cell with voltage modulated sidewall poly resistor
US20090029031A1 (en) 2007-07-23 2009-01-29 Tyler Lowrey Methods for forming electrodes in phase change memory devices
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7729162B2 (en) 2007-10-09 2010-06-01 Ovonyx, Inc. Semiconductor phase change memory using multiple phase change layers
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
KR20090090538A (ko) 2008-02-21 2009-08-26 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US20090302472A1 (en) 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Non-volatile memory devices including shared bit lines and methods of fabricating the same
US20100059729A1 (en) 2008-09-09 2010-03-11 Ovonyx, Inc. Apparatus and method for memory
US8377741B2 (en) 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR20110135285A (ko) * 2010-06-10 2011-12-16 삼성전자주식회사 상변화 메모리 소자의 제조방법
US8597974B2 (en) 2010-07-26 2013-12-03 Micron Technology, Inc. Confined resistance variable memory cells and methods
KR101904418B1 (ko) 2011-05-31 2018-10-05 삼성전자주식회사 메모리 장치 및 그 제조 방법
US8853665B2 (en) 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
US9166159B2 (en) 2013-05-23 2015-10-20 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743654B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN101290968A (zh) * 2007-04-17 2008-10-22 旺宏电子股份有限公司 具有侧壁接触侧电极的存储单元
US20100117050A1 (en) * 2008-11-12 2010-05-13 Industrial Technology Research Institute Phase-change memory element
CN102244194A (zh) * 2010-05-12 2011-11-16 旺宏电子股份有限公司 自动对准的鳍型可编程存储单元

Also Published As

Publication number Publication date
KR101649087B1 (ko) 2016-08-17
EP3000130A1 (en) 2016-03-30
US9166159B2 (en) 2015-10-20
US20140346429A1 (en) 2014-11-27
EP3000130A4 (en) 2017-02-15
US9577188B2 (en) 2017-02-21
EP3000130B1 (en) 2017-12-27
CN104969350B (zh) 2017-10-17
KR20150105424A (ko) 2015-09-16
WO2014189620A1 (en) 2014-11-27
US20160056375A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
JP6059349B2 (ja) ３次元メモリアレイアーキテクチャ
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US8183552B2 (en) Semiconductor memory device
US10468596B2 (en) Damascene process for forming three-dimensional cross rail phase change memory devices
US9871078B2 (en) Memory arrays and methods of forming memory arrays
US20080017890A1 (en) Highly dense monolithic three dimensional memory array and method for forming
US20110147690A1 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
WO2016140715A1 (en) Parallel bit line three-dimensional resistive random access memory
CN101615656A (zh) 非易失性存储装置及其制造方法
CN106133840A (zh) 存储器阵列及形成存储器阵列的方法
US11037992B2 (en) Variable resistance memory device
CN101136426B (zh) 半导体器件及其制造方法
US9245927B2 (en) Semiconductor constructions, memory cells and memory arrays
US8981330B2 (en) Thermally-confined spacer PCM cells
US20130320284A1 (en) Field focusing features in a reram cell
CN104969350A (zh) 半导体构造及形成存储器单元的方法
KR101647312B1 (ko) 가변 저항 메모리 소자의 제조 방법
CN117156867A (zh) 半导体结构及其制备方法
KR20070063810A (ko) 상변환 기억 소자 및 그의 제조방법
KR20070063811A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant