CN104969340B - 掩膜对准系统及掩膜对准方法 - Google Patents
掩膜对准系统及掩膜对准方法 Download PDFInfo
- Publication number
- CN104969340B CN104969340B CN201380072416.8A CN201380072416A CN104969340B CN 104969340 B CN104969340 B CN 104969340B CN 201380072416 A CN201380072416 A CN 201380072416A CN 104969340 B CN104969340 B CN 104969340B
- Authority
- CN
- China
- Prior art keywords
- mask
- frame
- pressing plate
- alignment
- registration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000003825 pressing Methods 0.000 claims abstract description 75
- 208000002925 dental caries Diseases 0.000 claims abstract description 8
- 230000002829 reductive effect Effects 0.000 claims abstract description 8
- 239000007787 solid Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 5
- 230000033001 locomotion Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physical Vapour Deposition (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明提供一种掩模对准系统及掩膜对准方法。所述系统包含掩模框架，掩模框架具有松散地连接到掩模框架的多个离子注入掩模。掩模框架设有多个框架对准空腔，且每一掩模设有多个掩模对准空腔。所述系统还包含用于固持工件的压板。压板可设有多个掩模对准销和框架对准销，多个掩模对准销和多个框架对准销经配置以分别啮合掩模对准空腔和框架对准空腔。掩模框架可降低到压板上，其中框架对准空腔移动成与框架对准销对齐以在掩模与工件之间提供粗略对准。掩模对准空腔可接着移动成与掩模对准销对齐，进而将每一个别掩模移位成与相应工件精确对准。所述掩模对准系统及掩模对准方法用于在离子注入掩模与工件之间提供精确且可重复的对准。
Description
技术领域
本发明一般来说涉及半导体处理系统的领域，尤其涉及用于离子注入器的掩模对准系统及掩膜对准方法。
背景技术
离子注入为用于将更改导电性的杂质引入到半导体工件中的技术。在离子注入期间，在离子源室中使所要杂质材料离子化，使离子加速以形成指定能量的离子束，且将所述离子束集中并导向位于处理室中的工件的表面。所述离子束中的高能离子穿透到工件材料的主体中且嵌入到材料的晶格中以形成具有所要导电性的区域。
太阳电池制造产业的两个问题为制造产量和太阳电池效率。太阳电池效率为太阳电池能够转换为电力的太阳能的量的量度，且与制造太阳电池的精确度紧密相关。随着技术的进步，可能需要较高太阳电池效率以在太阳电池制造产业中保持竞争性。因此，极其需要在维持或提高制造产量的同时提高精确度。
离子注入已证明为用于以精确方式对太阳电池掺杂的可行方法。使用离子注入移除现有技术所需要的处理步骤(例如，扩散炉)。举例来说，如果使用离子注入来取代炉扩散，那么可移除激光边缘隔离步骤，这是因为离子注入将仅对所要表面掺杂。除了移除处理步骤之外，还使用离子注入示范较高电池效率。离子注入还提供执行太阳电池的整个表面的毯覆式注入或仅太阳电池的部分的选择性(或图案化)注入的能力。在高产量下使用离子注入的选择性注入避免用于炉扩散的昂贵且耗时的光刻或图案化步骤。选择性注入还实现新太阳电池设计。
在一些状况下，针对某些类型的太阳电池的注入，可需要微米级精确度以实现必要的几何结构和容差。举例来说，选择性发射极(selective emitter，SE)和交叉指型背侧触点(interdigitated backside contact，IBC)太阳电池具有仅分开几微米的掺杂区域。如果掩模用于在离子注入期间在工件中产生这些掺杂区域，那么所述区域的位置通过掩模的放置和掩模的尺寸和/或几何结构来表示。掩模可能因此需要多次相对于所要位置以小于约20微米到40微米的误差放置以可靠地符合制造规格。否则，因为工件的制造中所使用的所要工艺或后续工艺可能未适当地进行对准，所以工件可能不会起作用。
对制造太阳电池的精确度、可靠性和速度的任何改进对于全世界的太阳电池制造商将为有益的，且可加速将太阳电池用作替代能源。
发明内容
根据本发明，提供一种促进离子注入掩模与将被注入的工件的精确且可重复的对准的掩模对准系统及掩膜对准方法。
根据本发明的掩模对准系统的示范性实施例可包含掩模框架，所述掩模框架具有松散地连接到所述掩模框架的多个离子注入掩模。掩模框架可设有形成在其中的多个框架对准空腔，且每一掩模可设有形成在其中的多个掩模对准空腔。所述系统还包含用于固持将被注入的多个工件的压板。所述压板可设有多个掩模对准销和多个框架对准销，所述多个掩模对准销和所述多个框架对准销经配置以分别啮合所述掩模对准空腔和所述框架对准空腔。所述掩模框架可降低到所述压板上，其中所述框架对准空腔移动成与所述框架对准销对齐以在所述掩模与所述工件之间提供粗略对准。所述掩模对准空腔可接着移动成与所述掩模对准销对齐，进而将每一个别掩模移位成与相应工件精确对准。
根据本发明的用于对准离子注入掩模与工件的示范性方法可包含以下步骤：将具有多个掩模的掩模框架降低到固持多个工件的压板上，其中所述掩模可移动地连接到所述掩模框架；将所述掩模框架的框架对准空腔移动成与所述压板上的对应框架对准销对齐，进而将所述掩模与所述工件粗略对准；以及将所述掩模的掩模对准空腔移动成与所述压板上的对应掩模对准销对齐，进而将每一掩模移位成与相应工件精确对准。
附图说明
图1为说明根据本发明的示范性掩模对准系统的横截面侧视图。
图2为说明本发明的掩模对准系统的示范性压板的俯视图。
图3为说明本发明的掩模对准系统的示范性掩模的部分俯视图。
图4为说明本发明的掩模对准系统的示范性掩模组装件的仰视图。
图5为说明根据本发明的示范性掩模对准系统的另一横截面侧视图。
图6为说明根据本发明的用于对准掩模的示范性方法的流程图。
图7为说明根据本发明的转移装置中的示范性掩模框架的透视图。
图8A到图8C为说明根据本发明的掩模框架转移到压板上的一系列示意图。
具体实施方式
现将在下文中参看附图来更全面地描述根据本发明的掩模对准系统和方法，附图中示出了所述系统和方法的优选实施例。然而，所述系统和方法可按许多不同形式体现且不应视为限于本文中阐述的实施例。而是，提供这些实施例以使得本发明将为详尽且完整的，且将向所属领域的技术人员全面地传达所述系统和方法的范围。在附图中，相似参考数字始终指相似元件。
虽然在本文中结合离子注入器和相关联的离子注入工艺而描述本发明的掩模对准系统，但预期掩模对准系统可类似地实施在各种其它系统和工艺(例如，太阳电池或半导体的制造中可涉及的系统和工艺)中。另外，当结合太阳电池的注入而描述本文中所揭示的示范性离子注入器时，应理解，提供此揭示仅是用于说明性目的，且离子注入器可类似地实施以用于其它类型的工件的注入，所述工件包含(但不限于)半导体晶片、发光二极管(light emitting diode，LED)、绝缘体上硅(silicon-on-insulator，SOI)晶片和其它此类组件。
图1说明根据本发明的掩模对准系统100的示范性实施例(下文中，称为“系统100”)的部分横截面侧视图。系统100可包含：压板102，用于支撑一个或多于一个工件104(例如，太阳电池、晶片等)；承载器106，可至少部分将工件104紧固和/或对准在压板102上；以及掩模组装件108，用于促进工件104的选择性离子注入。掩模组装件108可包含从掩模框架112悬垂的一个或多于一个掩模110，如下文进一步描述。
图2说明系统100的压板102的俯视图。压板102可包含多个卡盘114，卡盘114中的每一个可经配置以在工件104的离子注入期间紧固地夹持或固持个别工件104。在一个非限制性示范性实施例中，卡盘114可为静电卡盘。压板102可包含16个卡盘114的正方形4×4矩阵，如图2所示。然而，预期卡盘114的数量和配置可变化，而不偏离本发明。
压板102可还包含围绕卡盘114而定位的多个掩模对准销116。掩模对准销116可经设置以促进掩模组装件108的每一掩模110与压板102上的相应卡盘114和工件104的精确对准，如下文将进一步描述。在所说明的实施例中，每一卡盘114由三个掩模对准销116围绕，其中两个掩模对准销116设置为邻近于每一卡盘114的第一条边，且一个掩模对准销116设置为邻近于每一卡盘114的第二条边。应了解，掩模对准销116的数量和位置可与所说明的实施例中所展示的数量和位置不同，而不偏离本发明。举例来说，掩模对准销116可由碳化硅或任一其它足够耐久且耐热的材料形成。
压板102可还包含设置为邻近于压板102的周边的若干框架对准销118。框架对准销118可促进掩模框架112与压板102的初始对准，如下文将进一步描述。在所说明的实施例中，压板102包含三个框架对准销118，其中一个框架对准销118设置为邻近于压板102的三条边中的一边。然而，应了解，压板102上的框架对准销118的数量和位置可不同，而不偏离本发明。
图3为说明掩模组装件108的掩模框架112的一部分和掩模110中的一个的部分俯视图。应理解，图3所示的掩模110代表掩模组装件108的所有其它掩模110且实质上与所有其它掩模110相同(所有掩模110展示在图4中)。掩模框架112和掩模110被展示为覆盖卡盘114中的一个和其对应掩模对准销116，而卡盘114和其对应掩模对准销116由于被遮掩而以虚线来绘制。掩模110可设有一个或多于一个孔隙120，其允许离子束穿过以对下方的卡盘114上的工件104进行选择性图案化注入。在所说明的实施例中，孔隙120被展示为掩模110中的一系列平行狭槽，但所属领域的一般技术人员应了解，孔隙120的大小和形状可变化以实现用于工件104的选择性离子注入的实质上任何所要图案。
掩模110可由多个螺栓122耦接到掩模框架112。在一个非限制性示范性实施例中，螺栓122可为弹簧式凸肩螺栓(spring-loaded shoulder bolt)，其用于将罩幕110弹离罩幕框架112，但在足以克服弹压的力的施加下仍允许罩幕110朝罩幕框架112移动。螺栓122可穿过掩模110中的孔隙123。孔隙123可具有稍大于收纳在其中的相应螺栓122的直径的直径。以这种方式，掩模110可因此松散地固持到掩模框架112，且可因此设有相对于掩模框架112的水平移动度或“游隙(play)”。举例来说，在一个非限制性示范性实施例中，掩模110可能够在仍由螺栓122保持到掩模框架的同时相对于掩模框架112水平地(即在图3的俯视图中，向上、向下、向左或向右)移动约0.25英寸。此“游隙”可促进掩模组装件108的每一掩模110与相应卡盘114和工件104的精确对准，如下文将进一步描述。
仍参看图3，掩模110可包含形成在掩模110的底侧中的多个掩模对准空腔124(以虚线展示)。这些掩模对准空腔124可经设定大小和配置以在掩模框架112定位在压板102上时(例如，在诸如离子注入等半导体处理操作期间)收纳压板102的掩模对准销116(如上所述)。掩模对准空腔124的数量、位置和配置可与围绕卡盘114的掩模对准销116的数量、位置和配置相同。此外，每一掩模对准空腔124可具有一个或多于一个仿形表面126(参见图5)，仿形表面126经配置以使得掩模对准销116可最初进入掩模对准空腔124而并未与掩模对准空腔124对准，且接着随着掩模对准销116进一步插入到掩模对准空腔124中而将与仿形表面126啮合且将被引导成与掩模对准空腔124对准。在一个示范性非限制性实施例中，掩模对准销116可为圆柱销，且掩模对准空腔124可具有圆锥形状或倒V形状(inserted V-shape)，以使得掩模对准销116的尖端将在插入到掩模对准空腔124中期间，被引导到掩模对准空腔124的最窄部分中以在掩模对准销116与掩模对准空腔124之间建立所要对准。
在一些实施例中，掩模对准空腔124可能仅部分延伸穿过掩模110，以使得掩模对准销116未暴露于撞击掩模110的顶部的离子。或者，预期掩模对准空腔124可完全延伸穿过掩模110。界定掩模对准空腔124的掩模110的表面可涂布以碳化硅以提高耐久性和对磨损的耐性，而所述磨损原本可能因与掩模对准销116的重复啮合而导致。
图4说明包含掩模110和掩模框架112的掩模组装件108的仰视图。掩模组装件108可包含16个掩模110的4×4矩阵，所述4×4矩阵实质上类似于压板102上的卡盘114的4×4矩阵配置(如上所述)。在一个实例中，掩模110可由石墨制成，但可或者使用其它适当材料，例如，碳化硅。掩模框架112可由石墨或碳-碳制成，但可使用其它适当材料。如图所示，掩模框架112可包含形成在其底侧中的多个框架对准空腔128。框架对准空腔128可经设定大小和配置以在掩模框架112定位在压板102上时(例如，在诸如离子注入操作等半导体处理应用期间)配合性地收纳压板102的框架对准销118(如上所述)。在一个非限制性示范性实施例中，掩模框架112中的框架对准空腔128的数量、位置和配置可与压板102上的框架对准销118的数量、位置和配置相同。此外，每一框架对准空腔128可具有适合于将相应框架对准销118收纳在框架对准空腔128中的大小和形状。
掩模110与掩模框架112之间的松散连接向掩模110提供移动容差，所述移动容差实质上匹配相对于框架对准销118的框架对准空腔128的运动捕捉范围(kinematiccapture range)。因此，当掩模框架112如图5所示安装在压板102上时，框架对准空腔128与框架对准销118之间的上述对齐可在每一掩模110与其在压板102上的相应卡盘114和工件104之间建立初始粗略对准(例如，误差小于0.25英寸)。此粗略对准可足以允许每一掩模110的掩模对准空腔124捕捉其在压板102上的相应掩模对准销116，即使是在每一掩模110未与其相应卡盘114和工件104精确对准也是这样，而精确对准可为精确处理操作所需。然而，随着掩模组装件108进一步降低到压板102上，掩模对准销116可啮合其相应掩模对准空腔124的仿形表面126，且通过这种啮合和持续相对移动，掩模对准销116可按照上文所论述的方式而被引导成与掩模对准空腔124精确对齐。因此，掩模框架112内的每一掩模110可自动地且个别地移动成与其相应卡盘114和工件104精确对准，其中工件104可通过与压板102上的相应掩模对准销116的啮合而预先定位且至少部分保持和/或对准。掩模对准销116可因此用于将工件104精确地定位在卡盘114上且用于将掩模110精确地定位到工件104。应了解，图5所示的视图为代表性的，且因此，在一些实施例中，掩模对准销116和螺栓122可并非位于同一横截面平面中。
本文所述的系统100因此实现掩模框架112的粗略运动对准和个别掩模110的精细运动对准。举例来说，可使用所揭示的布置来实现相对于所要位置误差小于约20微米的总体对准。因为实质上独立于掩模框架112而对准掩模110，所以可按照极其可重复且可靠的方式来实现掩模110的精确对准，而不管可能因(例如)磨损、热膨胀和收缩和/或制造缺陷而导致的掩模框架112的几何结构的变化。
现参看图6，展示说明根据本发明的用于操作系统100的示范性方法的流程图。现将结合图1到图5所示的系统100的示意性表述来描述所述方法。
在示范性方法的第一步骤10处，可将要被处理的多个工件104定位在压板102的相应卡盘114上，这可包含将每一工件104放置在承载器106内。在步骤20处，可将每一工件104移动成与多个相应掩模对准销116啮合，进而将每一工件104紧固和/或对准在预定位置和定向中。
在步骤30处，可将掩模组装件108移动到工件104上方的位置。在步骤40处，可将掩模组装件108降低到压板102上。随着掩模组装件108降低到压板102上，在步骤50处，掩模框架112的框架对准空腔128可移动成与压板102的框架对准销118对齐。这种对齐可相对于压板102来定位掩模框架112，以使得掩模框架112上的掩模110可与其在压板102上的相应卡盘114和工件104粗略对准(例如，误差小于0.25英寸)。
随着掩模组装件108进一步降低到压板102上，在步骤60处，掩模框架112的掩模对准空腔124可移动成与压板102的掩模对准销116初始对齐，其中，可通过步骤50中的框架对准空腔128与框架对准销118的对齐而产生的粗略对准来促进此初始对齐。随着掩模组装件108更进一步降低到压板102上，在步骤70处，掩模对准销116可啮合掩模对准空腔124的仿形表面126，这可将掩模对准销116引导成与掩模对准空腔124进行精确定位的最终对齐。每一掩模110可进而与其相应卡盘114和工件104个别且精确地对准，而不管掩模框架112的几何结构的变形或缺陷。可接着执行一个或多于一个半导体处理步骤，例如，工件104的选择性离子注入。
在一些实施例中，本发明的掩模框架112可包含在线性对准特征的相交处的热膨胀点。这可帮助将掩模110和将被选择性注入的工件104之间的热膨胀失准(thermalexpansion misalignment)的效应减到最小。这些热膨胀点可定位在掩模框架112中。随着掩模框架112升温，例如牛鼻销(bullnose pin)可实现膨胀，以使得掩模框架112的中央保持在同一位置中。因此，任何热膨胀从掩模框架112的中央“发展(grow)”以将失准减到最小。因此，牛鼻销设计可在掩模框架112的中央处具有运动相交线。掩模110可从将掩模110固持在掩模框架112中的任何空穴或螺栓向外发展。掩模110可按照与掩模框架112类似的速率生长。由于掩模110和掩模框架112的生长的方向，这些组件可在热膨胀期间相对于彼此保持在相同的总体位置中。
在其它实施例中，可机械加工比所要掩模框架112和掩模110小的掩模框架112和掩模110。这可使掩模框架112和掩模110在处理温度下(例如，在暴露于离子束后)膨胀到所要大小。
图7为用于使用转移装置500而将示范性掩模框架200移动到适当位置中的布置的透视图。含有多个个别掩模201的掩模框架200可耦接到转移装置500。这种转移装置500可使用致动器而在三个维度上移动掩模框架200。举例来说，转移装置500可在Z方向上将掩模框架200移动到压板(例如，图8A到图8C的压板101)上或在X方向上移动掩模框架200以从离子束的路径移除掩模框架200。可使用磁性夹持、机械夹持或其它系统而将掩模框架200支撑在转移装置500上。应了解，虽然将转移装置500说明为方框，但转移装置500可为框架或其它形状。
图8A到图8C说明使用转移装置500进行的示范性掩模框架200的转移中的示范性阶段。举例来说，使用转移装置500而将掩模框架200传送到压板101和从压板101传送掩模框架200。在图8A中，转移装置500被展示为与掩模框架200啮合以将掩模框架定位成接近于压板101。这可包含使用致动器(未图示)以进行传送或操纵转移装置500的位置。在图8B中，罩幕框架200在由转移装置500在Z方向上移动后，已放置在压板101上。在图8C中，掩模框架200已从转移装置500释放且与压板101啮合。如先前所论述，掩模框架200可与压板101对准，且掩模框架200中的掩模(例如，掩模201(图7))可与压板101上的工件(未说明)对准。
当连接时，掩模框架200与压板101对准，且掩模201与压板101上的工件对准。掩模框架200与压板101的这种连接可在单个阶段或两个或多于两个阶段中发生。此外，掩模框架200移动成与压板101啮合的速度(即，在Z方向上的移动)可为恒定的，或可在单个连续阶段的过程中变化，或可在两个阶段中发生。
可通过将掩模框架200连接到转移装置500和在与压板101相反的Z方向上移动掩模框架200与转移装置500而将掩模框架200从压板101移除。虽然未使用，但掩模框架200可接近于加热器而存储以避免循环热膨胀(cyclic thermal expansion)。
如本文中所使用，以单数叙述且接在“一”之后的元件或步骤应解释为不排除多个元件或步骤，除非明确地叙述此排除。另外，对本发明的“一个实施例”的引用不意欲解释为排除存在也并有所叙述的特征的额外实施例。
本发明在范围上不受本文中描述的具体实施例限制。实际上，除本文中描述的实施例之外，根据上述描述和附图，本发明的其它各种实施例和修改对于所属领域的技术人员来说将为明显的。希望这些其它实施例和修改落入本发明的范围内。此外，尽管本文中已在特定实施方案的上下文中在特定环境中针对特定目的描述了本发明，但所属领域的技术人员应认识到，其用处不限于此且本发明可有益地在任何数目个环境中针对任何数目个目的而实施。因此，本文阐述的权利要求应鉴于如本文中描述的本发明的全宽度和精神来解释。
Claims (14)
1.一种掩模对准系统，包括：
掩模框架，具有形成在其中的多个框架对准空腔；
掩模，可移动地连接到所述掩模框架，所述掩模具有形成在其中的多个掩模对准空腔；以及
压板，具有从所述压板延伸的多个掩模对准销，所述多个掩模对准销经配置以啮合所述掩模对准空腔，所述压板还具有从所述压板延伸的多个框架对准销，所述多个框架对准销经配置以啮合所述框架对准空腔，
其中所述掩模设置在所述掩模框架和所述压板之间，且所述掩模经配置以啮合所述压板。
2.根据权利要求1所述的掩模对准系统，还包括卡盘，所述卡盘设置在所述压板上以固持工件。
3.根据权利要求2所述的掩模对准系统，还包括承载器，所述承载器设置在所述压板上以将所述工件定位在所述卡盘上。
4.根据权利要求1所述的掩模对准系统，其中所述掩模对准空腔中的至少一个具有仿形表面，所述仿形表面经配置以相对于所述掩模对准空腔而将相应掩模对准销引导到所要位置中。
5.根据权利要求4所述的掩模对准系统，其中至少一个掩模对准空腔为圆锥形的。
6.根据权利要求4所述的掩模对准系统，其中至少一个掩模对准空腔为V形的。
7.根据权利要求1所述的掩模对准系统，其中所述掩模由松散地啮合所述掩模的多个螺栓连接到所述掩模框架。
8.根据权利要求1所述的掩模对准系统，其中所述掩模由至少一个弹簧弹离所述掩模框架。
9.根据权利要求1所述的掩模对准系统，其中所述掩模对准销经配置以促成工件在所述压板上的定位。
10.一种掩模对准方法，包括：
将具有多个掩模的掩模框架降低到固持多个工件的压板上，其中所述掩模设置在所述掩模框架和所述压板之间，且所述掩模可移动地连接到所述掩 模框架；
将所述掩模框架的框架对准空腔移动成与所述压板上的对应框架对准销对齐，进而将所述掩模与所述工件粗略对准；以及
将所述掩模的掩模对准空腔移动成与所述压板上的对应掩模对准销对齐，进而将每一掩模移位成与相应工件精确对准。
11.根据权利要求10所述的掩模对准方法，还包括将每一工件放置在所述压板上的相应卡盘上以将所述工件紧固在所述压板上。
12.根据权利要求11所述的掩模对准方法，还包括将每一工件移动成与多个所述掩模对准销啮合以将所述工件定位且对准在所述压板上。
13.根据权利要求10所述的掩模对准方法，还包括将每一工件放置在所述压板上的相应承载器上以定位所述工件。
14.根据权利要求10所述的掩模对准方法，其中将所述掩模的所述掩模对准空腔移动成与所述压板上的对应掩模对准销对齐的步骤包括：使所述掩模对准销与相应掩模对准空腔的仿形表面啮合，进而所述掩模对准销被引导成与所述相应掩模对准空腔进行精确定位的对齐。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261736615P | 2012-12-13 | 2012-12-13 | |
| US61/736,615 | 2012-12-13 | ||
| US14/101,974 | 2013-12-10 | ||
| US14/101,974 US9570309B2 (en) | 2012-12-13 | 2013-12-10 | Mask alignment system for semiconductor processing |
| PCT/US2013/074423 WO2014093501A1 (en) | 2012-12-13 | 2013-12-11 | Mask alignment system for semiconductor processing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104969340A CN104969340A (zh) | 2015-10-07 |
| CN104969340B true CN104969340B (zh) | 2017-06-06 |
Family
ID=50931387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380072416.8A Expired - Fee Related CN104969340B (zh) | 2012-12-13 | 2013-12-11 | 掩膜对准系统及掩膜对准方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9570309B2 (zh) |
| JP (1) | JP6328657B2 (zh) |
| KR (1) | KR101821339B1 (zh) |
| CN (1) | CN104969340B (zh) |
| TW (1) | TWI598942B (zh) |
| WO (1) | WO2014093501A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9333733B2 (en) * | 2013-07-26 | 2016-05-10 | Varian Semiconductor Equipment Associates, Inc. | Multi-part mask for implanting workpieces |
| US9490154B2 (en) * | 2015-01-15 | 2016-11-08 | Applied Materials, Inc. | Method of aligning substrate-scale mask with substrate |
| JP6732645B2 (ja) * | 2016-12-07 | 2020-07-29 | 住重アテックス株式会社 | 固定装置およびイオン照射方法 |
| CN111411323B (zh) * | 2020-03-31 | 2023-01-20 | 云谷（固安）科技有限公司 | 一种掩膜板 |
| US11715662B2 (en) * | 2020-12-11 | 2023-08-01 | Applied Materials, Inc. | Actively clamped carrier assembly for processing tools |
| CN114473476B (zh) * | 2022-02-15 | 2024-02-23 | 深圳市智信精密仪器股份有限公司 | 屏幕组装装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279629C (zh) * | 2001-12-10 | 2006-10-11 | 伊斯曼柯达公司 | 用于对准掩模段的对准装置和方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2412901C2 (de) * | 1974-03-18 | 1983-06-30 | Hilti AG, 9494 Schaan | Spreizdübel |
| JPS59124721A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | プレ−ト支持方法 |
| JP3322167B2 (ja) * | 1997-05-29 | 2002-09-09 | ウシオ電機株式会社 | マスク保持フレームの支持構造 |
| US6146489A (en) | 1998-11-19 | 2000-11-14 | General Electric Company | Method and apparatus for depositing scintillator material on radiation imager |
| US7396558B2 (en) * | 2001-01-31 | 2008-07-08 | Toray Industries, Inc. | Integrated mask and method and apparatus for manufacturing organic EL device using the same |
| JP4096567B2 (ja) * | 2001-01-31 | 2008-06-04 | 東レ株式会社 | 統合マスク、ならびに統合マスクを用いた有機ｅｌ素子の製造方法およびその製造装置 |
| JP2004029063A (ja) * | 2002-06-21 | 2004-01-29 | Adtec Engineeng Co Ltd | 密着型露光装置 |
| US7410919B2 (en) * | 2003-06-27 | 2008-08-12 | International Business Machines Corporation | Mask and substrate alignment for solder bump process |
| KR100672971B1 (ko) | 2004-12-28 | 2007-01-22 | 두산디앤디 주식회사 | 기판얼라인장치 |
| JP4609756B2 (ja) * | 2005-02-23 | 2011-01-12 | 三井造船株式会社 | 成膜装置のマスク位置合わせ機構および成膜装置 |
| JP2007119836A (ja) * | 2005-10-27 | 2007-05-17 | Japan Aviation Electronics Industry Ltd | 成膜方法 |
| US20080073569A1 (en) * | 2006-09-23 | 2008-03-27 | Varian Semiconductor Equipment Associates, Inc. | Mask position detection |
| JP2010157526A (ja) * | 2008-12-26 | 2010-07-15 | Ulvac Japan Ltd | アラインメント機能付き基板載置装置と、その基板載置装置を有する成膜装置 |
| KR101569796B1 (ko) * | 2009-06-23 | 2015-11-20 | 주성엔지니어링(주) | 기판 정렬 장치, 이를 포함하는 기판 처리 장치 및 기판 정렬 방법 |
| JP5429796B2 (ja) * | 2009-08-25 | 2014-02-26 | キヤノンアネルバ株式会社 | マスク位置合わせ機構及びマスク位置合わせ方法並びに真空処理装置 |
| EP2432008B1 (en) * | 2010-09-17 | 2015-06-24 | Applied Materials, Inc. | Substrate processing system comprising a replaceable substrate masking on carrier and method for processing a substrate |
-
2013
- 2013-12-10 US US14/101,974 patent/US9570309B2/en active Active
- 2013-12-11 CN CN201380072416.8A patent/CN104969340B/zh not_active Expired - Fee Related
- 2013-12-11 JP JP2015547502A patent/JP6328657B2/ja not_active Expired - Fee Related
- 2013-12-11 KR KR1020157018584A patent/KR101821339B1/ko active IP Right Grant
- 2013-12-11 WO PCT/US2013/074423 patent/WO2014093501A1/en active Application Filing
- 2013-12-13 TW TW102146206A patent/TWI598942B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1279629C (zh) * | 2001-12-10 | 2006-10-11 | 伊斯曼柯达公司 | 用于对准掩模段的对准装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104969340A (zh) | 2015-10-07 |
| US20140170783A1 (en) | 2014-06-19 |
| US9570309B2 (en) | 2017-02-14 |
| JP6328657B2 (ja) | 2018-05-23 |
| JP2016506621A (ja) | 2016-03-03 |
| KR101821339B1 (ko) | 2018-01-23 |
| WO2014093501A1 (en) | 2014-06-19 |
| KR20150094743A (ko) | 2015-08-19 |
| TWI598942B (zh) | 2017-09-11 |
| TW201435990A (zh) | 2014-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104969340B (zh) | 掩膜对准系统及掩膜对准方法 | |
| TWI662646B (zh) | 植入用遮罩及其對準 | |
| KR101847394B1 (ko) | 복수개의 마스크들을 복수개의 작업물들에 정렬시키기 위한 시스템 및 방법 | |
| JP2022088667A (ja) | 基板重ね合わせ装置および基板処理方法 | |
| US20140077431A1 (en) | System and Method for 2D Workpiece Alignment | |
| KR20190057054A (ko) | 전사 방법, 실장 방법, 전사 장치, 및 실장 장치 | |
| TWI607941B (zh) | 工件處理系統以及工件處理方法 | |
| KR20120031171A (ko) | 워크피스 핸들링 시스템 | |
| JP2015504598A (ja) | 基板処理システムおよび基板処理方法 | |
| JP2013510447A (ja) | マトリクス構成処理用の複数のワークピースを処理するシステム及び方法 | |
| CN102301446A (zh) | 材料片的操作系统和加工方法 | |
| TWI754023B (zh) | 拾取方法、拾取裝置及安裝裝置 | |
| TW201403680A (zh) | 處理基材陣列的技術 | |
| KR102509706B1 (ko) | 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법 | |
| KR20170053722A (ko) | 능동 기판 정렬 시스템 및 방법 | |
| TWI559377B (zh) | 離子植入機與離子植入法 | |
| US20160118363A1 (en) | Bonding stage and method of manufacturing the same | |
| US10559710B2 (en) | System of height and alignment rollers for precise alignment of wafers for ion implantation | |
| US11322374B2 (en) | Optical station for exchanging optical elements | |
| Webb et al. | Mechanical alignment of substrates to a mask | |
| Weaver et al. | System and method for 2D workpiece alignment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170606 Termination date: 20211211 |