CN104952805A - 一种制作嵌入式闪存的方法 - Google Patents
一种制作嵌入式闪存的方法 Download PDFInfo
- Publication number
- CN104952805A CN104952805A CN201410127513.9A CN201410127513A CN104952805A CN 104952805 A CN104952805 A CN 104952805A CN 201410127513 A CN201410127513 A CN 201410127513A CN 104952805 A CN104952805 A CN 104952805A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- oxide layer
- grid
- circuit region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 230000015654 memory Effects 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 69
- 239000004065 semiconductor Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 60
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000005498 polishing Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 115
- 239000007789 gas Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000000059 patterning Methods 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000006117 anti-reflective coating Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 11
- 238000001039 wet etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 150000007529 inorganic bases Chemical class 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000007530 organic bases Chemical class 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种制作嵌入式闪存的方法，根据本发明的方法制作的栅极氧化层的结构用于嵌入式闪存存储器结构的高压电路区域、闪存单元区域和低压电路区域，在高压电路区域和闪存单元区域中形成自对准栅极电极之后执行CMP（化学机械研磨）。本发明的制作工艺分开形成高压电路区域和闪存单元区域中的栅极氧化层。
Description
技术领域
本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存的制作方法。
背景技术
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、SRAM（静态随机存储器）、DRAM(动态随机存储器)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程，而不需要特殊的高电压；闪存存储器具有成本低、密度大的特点。
具有两层多晶硅层的闪存存储器单元已经应用到现有的半导体制作工艺中，该闪存存储器单元包括有两个晶体管。该闪存存储器单元应用到逻辑电路技术工艺中以形成嵌入式闪存存储器。嵌入式闪存存储器包括低压电路区域（例如，1.2V和2.5V），高压电路区域（例如，5V）和闪存单元晶体管。闪存单元存储器包括控制栅极晶体管和选择栅极晶体管，所述闪存单元存储器具有两个晶体管单元。
由于存储单元需要实施高压器件，例如在正常条件下电压为5V，将高压器件嵌入到低压逻辑电路工艺中，对于每个器件的栅极氧化层需要设计并且改变工艺步骤以满足高压电路区域、低压电路区域和闪存单元器件区域的要求。
在现有技术中，如图1A和1B所示，具有较小几何尺寸的逻辑电路工艺中嵌入包括有两层多晶硅层的闪存存储器，浮置栅极的形成采用自对准工艺再执行平坦化工艺（例如，CMP）。在浮置栅极多晶硅顶部的控制栅极和选择栅极将形成不同的电极厚度。对于每个器件种类的栅极氧化层也需要不同的厚度。
对于自对准浮置栅极工艺，在高压电路区域和闪存单元区域中的电极多晶硅需要在同一工艺步骤形成，这将需要分别形成厚度不同的栅极氧化层，优先沉积形成浮置栅极多晶硅层。闪存单元中的隧穿氧化物层和选择栅极氧化物层的形成在同一工艺步骤中，闪存单元的栅极氧化物层包括隧穿氧化物层。
当高电压电路区域和闪存单元区域的栅极氧化物层形成时，通过内部多晶硅电介质（inter-poly dielectrics）在所述栅极氧化物层上形成浮置栅极多晶硅，高电压电路区域形成栅极氧化物层的方法采用传统的光刻图案化和刻蚀工艺。
因此，需要一种新的方法，以解决现有技术中的问题，在嵌入式闪存存储器制作工艺中形成的栅极氧化层适用于所有类型的器件结构，提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作嵌入式闪存的方法，包括：提供半导体衬底，所述半导体衬底具有高压电路区域和闪存单元区域；在所述半导体衬底上依次形成缓冲氧化层和硬掩膜层；刻蚀所述硬掩膜层、所述缓冲氧化层和所述半导体衬底，以形成沟槽；在所述沟槽中填充隔离材料层；去除所述硬掩膜层和所述缓冲氧化层，以露出所述半导体衬底；在露出的所述半导体衬底上形成第一栅极氧化层；去除所述闪存单元区域中的所述第一栅极氧化层，以露出所述半导体衬底；在所述第一栅极氧化层和露出的所述半导体衬底上形成第二栅极氧化层；在所述第二栅极氧化层上形成栅极材料层；执行平坦化工艺，以使所述栅极材料层和所述隔离材料层的顶部齐平；回刻蚀去除部分的所述隔离材料层；在所述半导体衬底上形成介质层。
优选地，所述半导体衬底还包括低压电路区域，在所述半导体衬底上形成所述介质层之后还包括去除所述低压电路区域中的所述介质层、所述栅极材料层、所述第一栅极氧化层和所述第二栅极氧化层，以露出所述半导体衬底，在露出的所述半导体衬底上形成第三栅极氧化层的步骤。
优选地，还包括在形成所述隔离材料层之后执行平坦化工艺以露出所述硬掩膜层的步骤。
优选地，还包括在去除所述硬掩膜层之后执行注入工艺以形成阱区或调节沟道阈值电压的步骤。
优选地，还包括在去除所述低压电路区域中的所述介质层和所述栅极材料层之后执行注入工艺以形成阱区或调节沟道阈值电压的步骤。
优选地，所述硬掩膜层的材料为氮化硅，所述栅极材料层的材料为多晶硅。
优选地，所述第一栅极氧化层厚度为2nm至25nm。
优选地，所述介质层的材料为ONO。
综上所述，本发明提出了一种新型的嵌入式闪存存储器的制作工艺，根据本发明的方法制作的栅极氧化层的结构用于嵌入式闪存存储器结构的高压电路区域、闪存单元区域和低压电路区域，在高压电路区域和闪存单元区域中在形成自对准栅极电极之后执行CMP（化学机械研磨）。本发明的制作工艺分开形成高压电路区域和闪存单元区域中的栅极氧化层。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1B为根据现有技术制作的嵌入式闪存器件结构的示意图；
图2A-2J为根据本发明一个实施方式制作嵌入式闪存器件结构的相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式制作嵌入式闪存器件结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何解决现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在本发明中为了解决现有技术中存在的缺陷，本发明提出了一种新的制作嵌入式闪存存储器的工艺，通过所述方法以解决现有技术中存在的弊端。
下面将结合图2A-2J对本发明所述嵌入式闪存存储器的制作方法进行详细描述，图2A-2J为根据本实施例制作嵌入式闪存的过程中存储器的结构截面图。
如图2A所示，提供半导体衬底200，半导体衬底可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。
将半导体衬底200分为三个区域，分别为：用于形成逻辑电路栅极结构的第一区域I，逻辑电路区域I；用以形成高压晶体管栅极结构的第二区域，高压电路区域II；用以形成闪存单元选择晶体管的栅极结构以及存储单元控制栅极结构的第三区域III，闪存单元区域III。需要说明的是，逻辑电路区域I和高压电路区域II在真实布局里都是位于外围电路区，因此，逻辑器件位置关系不受本实施例所提供的图的限制。
在半导体衬底200上形成缓冲氧化层201。在缓冲氧化物层201上形成硬掩膜层202，形成缓冲氧化层201和硬掩膜层202的方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。缓冲氧化层201可以释放硬掩膜层202和半导体衬底200之间的应力，在本实施例中，缓冲氧化层201的材料为二氧化硅，厚度为100-400埃。硬掩膜层202的材料优选氮化硅。
刻蚀所述硬掩膜层202、所述缓冲氧化层201和所述半导体衬底200，以形成浅沟槽203，优选地，采用干法刻蚀工艺形成所述浅沟槽203和有源区。
在本发明的一实施例中，在硬掩膜层202上形成电介质抗反射涂层（DARC），其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率，在电介质抗反射涂层上形成底部抗反射涂层和图案化的光刻胶层。图案化的光刻胶层定义了有源区和浅沟槽203的图案和位置。
根据图案化的光刻胶依次刻蚀底部抗反射涂层、电介质抗反射涂层、硬掩膜层202、缓冲氧化层201和半导体衬底200，以形成浅浅沟槽203。其中，刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0～200立方厘米/分钟(sccm)，反应室内压力可为5～20毫毫米汞柱(mTorr)。接着，去除图案化的光刻胶、底部抗反射涂层和电介质抗反射涂层，以形成浅沟槽203。
如图2B所示，在浅沟槽中填充隔离材料203，隔离材料通常为氧化物（例如HARP）、具有高介电常数的材料或者二者的结合，所述具有高介电常数的材料的介电常数通常为3.9以上。
作为优选，在浅沟槽203中填充隔离材料204之后还进一步包含平坦化的步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
在执行平坦化步骤，去除掉多余的填充隔离材料之后，在浅沟槽中形成隔离材料层204，隔离材料层204和硬掩膜层202的顶部齐平。
示例性地，在浅沟槽中填充隔离材料204。先沉积隔离材料于半导体衬底200上，以填充浅沟槽；再执行化学机械研磨直至露出硬掩膜层202，以形成浅沟槽隔离结构（STI）。
如图2C所示，采用湿法刻蚀去除硬掩膜层202，以露出位于有源区上的缓冲氧化层201，进行湿法刻蚀所采用的刻蚀液可以为酸性溶液、有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等；酸性溶液可以为稀释的氢氟酸和热磷酸等。
需要说明的是，上述执行湿法刻蚀工艺的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
在去除硬掩膜层202之后不同的器件区域中执行阱注入工艺和沟道掺杂工艺以形成阱区或调节沟道阈值电压。在高压电路区域、低压电路区域和闪存单元区域中执行阱注入工艺和沟道掺杂工艺是本领域熟知的技术，在此就不详细论述，本领域技术人员可以根据需要选择适合的工艺。
如图2D所示，采用湿法刻蚀去除缓冲氧化层201，以露出半导体衬底200，进行湿法刻蚀所采用的刻蚀液可以为酸性溶液、有机碱或无机碱。示例性地，无机碱可以为KOH、NaOH、NH4OH等；有机碱可以为TMAH或EDP等；酸性溶液可以为稀释的氢氟酸和热磷酸等。
需要说明的是，上述执行湿法刻蚀工艺的方法均为示例性的，并不局限于所述方法，本领域其他方法只要能够实现所述目的，均可以应用于本发明，在此不再赘述。
在露出的半导体衬底200上形成高压电路区域中的栅极氧化层205，栅极氧化层205覆盖高压电路区域、低压电路区域和闪存单元区域中露出的半导体衬底。
栅极氧化层205可以包括如下的任何传统电介质：SiO2、SiON、SiON2、以及包括钙钛矿型氧化物的其它类似氧化物。
如图2E所示，采用图案化的光刻胶层206，去除闪存单元区域中的高压电路器件的栅极氧化层205。
在半导体衬底200上形成图案化的光刻胶层206，图案化的光刻胶层206覆盖高压电路区域和低压电路区域，露出闪存单元区域。
光刻胶材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，掩模层包括具有厚度从大约2000到大约5000埃的正性光刻胶材料或负性光刻胶材料。
可选地，将底部抗反射涂层涂覆在光刻胶的底部来减少底部光的反射。有两种涂层材料：有机抗反射涂层（Organic），在硅片表面旋涂，依靠有机层直接接收掉入射光线；无机抗反射涂层（Inorganic），在硅片表面利用等离子增强化学气相沉积（PECVD）形成。一般材料为：TiN或SiN。通过特定波长相位相消而起作用，最重要的参数有：材料折射率、薄膜厚度等。底部抗反射涂层的使用比较广泛。
在本发明的一具体实施例中，在半导体衬底上形成光刻胶层，采用光刻掩膜版，经曝光显影等步骤之后，在半导体衬底200上形成图案化的光刻胶层206。
在本发明一具体实施例中，采用湿法刻蚀去除闪存单元区域中的高压电路器件的栅极氧化层，以露出闪存单元区域中的半导体衬底。
接着，采用灰化工艺去除图案化的光刻胶层206以露出低压电路区域和高压电路区域中的栅极氧化层和STI。
如图2F所示，在低压电路区域和高压电路区域中的栅极氧化层205、闪存单元区域中的半导体衬底200上形成高压电路区域/闪存单元区域的栅极氧化层207。
示例性地，分别形成闪存单元区域和高压电路区域中所要求的栅极氧化层的厚度，闪存单元区域中的栅极氧化层为隧穿氧化层，高压电路区域中的栅极氧化层的最终厚度由上述步骤中的栅极氧化层205的厚度控制，闪存单元区域中的栅极氧化层的厚度由栅极氧化层207决定。
如图2G所示，在所述半导体衬底200上形成栅极材料层208，栅极材料层208可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层208也可以包括掺杂的多晶硅和多晶硅-锗合金材料以及多晶硅金属硅化物材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法，在本实施例中栅极材料层208的材料优选多晶硅层。
接着，执行平坦化工艺以使隔离材料层204和栅极材料层208的顶部齐平，在本实施例中，采用CMP执行所述平坦化工艺。在执行所述平坦化工艺之后，形成自对准浮置栅极、控制栅极和高压电路晶体管栅极电极。
如图2H所示，采回蚀刻所述浅沟槽隔离结构中的隔离材料层204。在本发明实施例中，经回蚀刻后剩余的所述隔离材料层204和半导体衬底200的表面齐平，以形成浅沟槽隔离结构209。
既可以采用干蚀刻法也可以采用湿蚀刻法移除氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
使用一干蚀刻制造工艺，例如以氟化硫(SF6)、氮及氯作为蚀刻剂且对氧化物层具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
在本发明的一具体地实施方式中，采用等离子体刻蚀，刻蚀气体可以采用基于氮气的气体。具体的，采用较低的射频能量并能产生低压和高密度的等离子体气体来实现多晶硅的干法刻蚀。采用的刻蚀气体为基于含氟的气体，刻蚀气体的流量为：100～200立方厘米/分钟(sccm)；反应室内压力可为30～50mTorr，刻蚀的时间为10～15秒，功率为50～100W，偏置功率为0W。
在半导体衬底200上形成介质层210，多晶硅介质层210覆盖栅极材料层208的顶部和侧面，覆盖浅沟槽隔离结构209的表面。介质层210的材料为ONO。
多晶硅的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350毫毫米汞柱(mTorr)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
如图2I所示，在介质层210上形成图案化的光刻胶层211，所述图案化的光刻胶层211覆盖高压电路区域和闪存单元区域露出低压电路区域。接着，根据图案化的光刻胶层211去除低压电路区域中的介质层和栅极材料层以露出半导体衬底和浅沟槽隔离结构。
既可以采用干蚀刻法也可以采用湿蚀刻法移除氧化物层。干蚀刻法能够采用基于氟化碳气体的各向异性蚀刻法。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。
使用一干蚀刻制造工艺，例如以氟化硫(SF6)、氮及氯作为蚀刻剂且对氧化物层具有高选择性的选择性反应性离子蚀刻(RIE)制造工艺，进行回蚀刻制造工艺。传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
在去除低压电路区域中的介质层和栅极材料层之后执行阱注入工艺和沟道掺杂工艺以形成阱区或调节沟道阈值电压。在低压电路区域中执行阱注入工艺和沟道掺杂工艺是本领域熟知的技术，在此就不详细论述，本领域技术人员可以根据需要选择适合的工艺。
然后，如图2J所示，湿法去除低压电路区域中的位于有源区上方的栅极氧化层205和栅极氧化层207，可以根据图案化的光刻胶层211去除低压电路区域中的位于有源区上方的栅极氧化层，也可以采用毯式湿法刻蚀(blanketwet etch)去除低压电路区域中的位于有源区上方的栅极氧化层。
在本发明实施例中，在执行所述是湿法去除步骤之后，介质层210的厚度将变厚，最终形成的介质层210的厚度为本发明器件需要的厚度。
在本发明一具体实施例中，采用适当工艺在低压电路区域中形成栅极氧化层212，栅极氧化层212以满足低压电路区域器件的要求。不同类型低压电路区域中的器件需要不用厚度的栅极氧化层。
示例性地，在闪存单元区域中的两个晶体管可以是N型或者P型，也可以是混合的N型和P型晶体管，具体的晶体管的类型由闪存单元区域中的晶体管的结构决定。
示例性地，在形成低压电路区域中的栅极氧化层的同时介质层覆盖高压电路区域和闪存单元区域，通常为ONO（氧化物-氮化物-氧化物）薄膜堆叠结构。
然后，在低电压区域中的栅极氧化层212上形成多晶硅层，执行平坦化工艺。接着，采用光刻工艺和RIE刻蚀以形成图案化的栅极电极，低压栅极电极、闪存控制栅极电极、闪存选择栅极电极和高压栅极电极。
参照图3，其中示出了为根据本发明一个实施方式制作嵌入式闪存器件的工艺流程图。用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，将半导体衬底分为三个区域，分别为：闪存单元区域、高压电路区域和低压电路区域，在半导体衬底上形成缓冲氧化层和硬掩膜层，刻蚀所述硬掩膜层、缓冲氧化层和所述半导体衬底以形成浅沟槽；
在步骤302中，在所述浅沟槽中填充隔离材料层，执行平坦化工艺；
在步骤303中，去除缓冲氧化层以露出半导体衬底，执行注入工艺；
在步骤304中，在露出的半导体衬底上形成第一栅极氧化层；
在步骤305中，去除闪存单元区域中的第一栅极氧化层以露出半导体衬底；
在步骤306中，在第一栅极氧化层和露出的半导体衬底上形成第二栅极氧化层；
在步骤307中，在第二栅极氧化层上形成栅极材料层，执行平坦化工艺；
在步骤308中，回刻蚀去除部分的隔离材料层以形成浅沟槽隔离结构，在半导体衬底上形成介质层；
在步骤309中，去除低压区域中的介质层和栅极材料层；
在步骤310中，去除低压区域中的第一栅极氧化层和第二栅极氧化层露出半导体衬底，在露出的半导体衬底上形成第三栅极氧化层。
综上所述，本发明提出了一种新型的嵌入式闪存存储器的制作工艺，根据本发明的方法制作的栅极氧化层的结构用于嵌入式闪存存储器结构的高压电路区域、闪存单元区域和低压电路区域，在高压电路区域和闪存单元区域中在形成自对准栅极电极之后执行CMP（化学机械研磨），分开形成高压电路区域和闪存单元区域的栅极氧化层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
Claims (8)
1.一种制作嵌入式闪存的方法，包括：
提供半导体衬底，所述半导体衬底具有高压电路区域和闪存单元区域；
在所述半导体衬底上依次形成缓冲氧化层和硬掩膜层；
刻蚀所述硬掩膜层、所述缓冲氧化层和所述半导体衬底，以形成沟槽；
在所述沟槽中填充隔离材料层；
去除所述硬掩膜层和所述缓冲氧化层，以露出所述半导体衬底；
在露出的所述半导体衬底上形成第一栅极氧化层；
去除所述闪存单元区域中的所述第一栅极氧化层，以露出所述半导体衬底；
在所述第一栅极氧化层和露出的所述半导体衬底上形成第二栅极氧化层；
在所述第二栅极氧化层上形成栅极材料层；
执行平坦化工艺，以使所述栅极材料层和所述隔离材料层的顶部齐平；
回刻蚀去除部分的所述隔离材料层；
在所述半导体衬底上形成介质层。
2.如权利要求1所述的方法，其特征在于，所述半导体衬底还包括低压电路区域，在所述半导体衬底上形成所述介质层之后还包括去除所述低压电路区域中的所述介质层、所述栅极材料层、所述第一栅极氧化层和所述第二栅极氧化层，以露出所述半导体衬底，在露出的所述半导体衬底上形成第三栅极氧化层的步骤。
3.如权利要求1所述的方法，其特征在于，还包括在形成所述隔离材料层之后执行平坦化工艺以露出所述硬掩膜层的步骤。
4.如权利要求1所述的方法，其特征在于，还包括在去除所述硬掩膜层之后执行注入工艺以形成阱区或调节沟道阈值电压的步骤。
5.如权利要求2所述的方法，其特征在于，还包括在去除所述低压电路区域中的所述介质层和所述栅极材料层之后执行注入工艺以形成阱区或调节沟道阈值电压的步骤。
6.如权利要求1所述的方法，其特征在于，所述硬掩膜层的材料为氮化硅，所述栅极材料层的材料为多晶硅。
7.如权利要求1所述的方法，其特征在于，所述第一栅极氧化层厚度为2nm至25nm。
8.如权利要求1所述的方法，其特征在于，所述介质层的材料为ONO。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127513.9A CN104952805B (zh) | 2014-03-31 | 2014-03-31 | 一种制作嵌入式闪存的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127513.9A CN104952805B (zh) | 2014-03-31 | 2014-03-31 | 一种制作嵌入式闪存的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104952805A true CN104952805A (zh) | 2015-09-30 |
| CN104952805B CN104952805B (zh) | 2018-11-16 |
Family
ID=54167367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410127513.9A Active CN104952805B (zh) | 2014-03-31 | 2014-03-31 | 一种制作嵌入式闪存的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952805B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216259A (zh) * | 2018-09-20 | 2019-01-15 | 武汉新芯集成电路制造有限公司 | 一种存储器的制作方法 |
| CN112002673B (zh) * | 2020-10-27 | 2021-02-12 | 晶芯成(北京)科技有限公司 | 隔离结构的制作方法、dac器件及其制作方法 |
| CN116053274A (zh) * | 2023-01-28 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 一种半导体集成器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573130B1 (en) * | 1998-10-23 | 2003-06-03 | Stmicroelectronics S.R.L. | Process for manufacturing electronic devices having non-salicidated non-volatile memory cells, non-salicidated HV transistors, and salicidated-junction LV transistors |
| US20050142889A1 (en) * | 2003-12-30 | 2005-06-30 | Hynix Semiconductor Inc. | Method of forming oxide layer in semiconductor device |
| CN1685443A (zh) * | 2002-11-14 | 2005-10-19 | 柰米闪芯集成电路有限公司 | 一种新单体式复合型非易失性存储器 |
| CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司（新加坡子公司） | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
| CN101140937A (zh) * | 2006-09-08 | 2008-03-12 | 三星电子株式会社 | 非易失存储器结构及其形成方法 |
| US20080246073A1 (en) * | 2005-03-16 | 2008-10-09 | Chang-Hyun Lee | Nonvolatile Memory Devices Including a Resistor Region |
-
2014
- 2014-03-31 CN CN201410127513.9A patent/CN104952805B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573130B1 (en) * | 1998-10-23 | 2003-06-03 | Stmicroelectronics S.R.L. | Process for manufacturing electronic devices having non-salicidated non-volatile memory cells, non-salicidated HV transistors, and salicidated-junction LV transistors |
| CN1685443A (zh) * | 2002-11-14 | 2005-10-19 | 柰米闪芯集成电路有限公司 | 一种新单体式复合型非易失性存储器 |
| US20050142889A1 (en) * | 2003-12-30 | 2005-06-30 | Hynix Semiconductor Inc. | Method of forming oxide layer in semiconductor device |
| US20080246073A1 (en) * | 2005-03-16 | 2008-10-09 | Chang-Hyun Lee | Nonvolatile Memory Devices Including a Resistor Region |
| CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司（新加坡子公司） | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
| CN101140937A (zh) * | 2006-09-08 | 2008-03-12 | 三星电子株式会社 | 非易失存储器结构及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216259A (zh) * | 2018-09-20 | 2019-01-15 | 武汉新芯集成电路制造有限公司 | 一种存储器的制作方法 |
| CN112002673B (zh) * | 2020-10-27 | 2021-02-12 | 晶芯成(北京)科技有限公司 | 隔离结构的制作方法、dac器件及其制作方法 |
| CN116053274A (zh) * | 2023-01-28 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 一种半导体集成器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104952805B (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745344B2 (en) | Method for integrating NVM circuitry with logic circuitry | |
| US20060270181A1 (en) | Methods of forming integrated circuit devices | |
| JP2002110830A (ja) | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| US20050190598A1 (en) | Non-volatile memory technology compatible with 1T-RAM process | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN111785723B (zh) | 一种分栅式存储器的制造方法 | |
| CN104681481A (zh) | 一种半导体器件以及制作半导体器件的方法 | |
| CN104952805A (zh) | 一种制作嵌入式闪存的方法 | |
| CN104752177B (zh) | 一种制作嵌入式闪存栅极的方法 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
| US7214589B2 (en) | Flash memory cell and methods for fabricating same | |
| CN105140176B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104576342B (zh) | 一种制作嵌入分离栅极式闪存栅极的方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| US6960506B2 (en) | Method of fabricating a memory device having a self-aligned contact | |
| KR20050069046A (ko) | 반도체 소자의 제조 방법 | |
| CN104835773B (zh) | 一种制作半导体器件的方法 | |
| CN105448921B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
| CN104347516B (zh) | 一种制作嵌入式闪存的方法 | |
| US6417048B1 (en) | Method for fabricating flash memory with recessed floating gates | |
| US7482227B1 (en) | Method for manufacturing a flash memory | |
| CN105097463A (zh) | 一种半导体器件及其制作方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |