CN104882418B - 封装半导体芯片的方法及具有倾斜表面的半导体封装体 - Google Patents

封装半导体芯片的方法及具有倾斜表面的半导体封装体 Download PDF

Info

Publication number
CN104882418B
CN104882418B CN201510091860.5A CN201510091860A CN104882418B CN 104882418 B CN104882418 B CN 104882418B CN 201510091860 A CN201510091860 A CN 201510091860A CN 104882418 B CN104882418 B CN 104882418B
Authority
CN
China
Prior art keywords
protective cover
semiconductor module
semiconductor
layers
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510091860.5A
Other languages
English (en)
Other versions
CN104882418A (zh
Inventor
K·埃利安
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104882418A publication Critical patent/CN104882418A/zh
Application granted granted Critical
Publication of CN104882418B publication Critical patent/CN104882418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/10—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/10—Processes of additive manufacturing
    • B29C64/106—Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/72—Encapsulating inserts having non-encapsulated projections, e.g. extremities or terminal portions of electrical components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2025/00—Use of polymers of vinyl-aromatic compounds or derivatives thereof as moulding material
    • B29K2025/04—Polymers of styrene
    • B29K2025/08—Copolymers of styrene, e.g. AS or SAN, i.e. acrylonitrile styrene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2033/00—Use of polymers of unsaturated acids or derivatives thereof as moulding material
    • B29K2033/04—Polymers of esters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/25—Solid
    • B29K2105/253—Preform
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3481—Housings or casings incorporating or embedding electric or electronic elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Micromachines (AREA)

Abstract

本申请涉及封装半导体芯片的方法及具有倾斜表面的半导体封装体。在一个方面中，一种封装半导体模块的方法包括提供半导体模块，该半导体模块具有第一表面、与第一表面相对的第二表面和在第一表面和第二表面之间延伸的边侧。至少部分地通过3D印制工艺形成封装组件。该封装组件包括半导体模块和在第一表面上方延伸的保护罩。

Description

封装半导体芯片的方法及具有倾斜表面的半导体封装体
技术领域
本发明基本涉及半导体封装，且特别地涉及使用3D印制工艺在半导体封装体中形成负锥度(negative taper)与逆行表面(retrograde surface)的方法。
背景技术
在许多集成电路应用中，半导体芯片被布置在封装组件中。例如，封装组件允许半导体芯片与其它器件之间通过印刷电路板电连接。另外，封装组件保护芯片与电连接使其免受损坏。基于不同应用，封装组件可能暴露于潜在的有害环境条件中，如极端温度变化、大量湿气与灰尘颗粒。因此，封装组件包括保护罩126，其覆盖半导体芯片和电连接。该保护罩126由耐用材料制成以提供强健的密封从而抵抗湿气和颗粒。
用于MEMs(微机电系统)技术的封装组件要求额外的设计考虑因素。在MEMs技术中，具有悬臂形状(即，仅在一端被锚定)的传感器器件通常被布置在半导体芯片的表面上。该传感器器件可被用于测量环境参数，如温度、压力、声音、大气组成、加速度等。因此，尽管可能要求保护其余组件免受外部环境损害，但要求这些传感器至少部分地暴露于外部环境中以测量这些环境参数。因此，在MEMs应用中，封装结构可能需要在保护罩126中的开口以将MEMs传感器器件暴露。
将MEMs传感器器件暴露于外部环境并同时保护其余部件的双重目标并未理想地被已知的封装技术所接纳。一种已知的封装技术涉及在半导体芯片周围模制保护罩126。将密封剂材料注入模制腔体中并硬化。但该技术受限于可形成的形状类型。例如，某些角度和转角是不可能的，因为密封剂在其到达对应于所需形状的模制腔体中的某个点之前已经固化。
发明内容
根据一个实施例，公开了一种封装半导体模块的方法。该方法包括提供半导体模块，其具有第一表面、与第一表面相对的第二表面以及在第一表面和第二表面之间延伸的边侧。封装组件至少部分地通过3D印制工艺形成。封装组件包括半导体模块和在第一表面上方延伸的保护罩。
根据另一个实施例，公开了一种半导体封装组件。该半导体封装组件包括具有安装表面的基底。该半导体封装组件进一步包括第一半导体模块，其具有第一表面、与第一表面相对的第二表面以及在第一表面和第二表面之间延伸的边侧。将半导体模块布置在基底上，使得第二表面面向安装表面。该半导体封装组件进一步包括在第一表面上方延伸的保护罩。该保护罩与安装表面和第一表面邻接，并且具有朝安装表面延伸的相对侧壁。该相对侧壁具有负锥度。
根据另一个实施例，公开了一种半导体封装组件。该半导体封装组件包括第一半导体模块，其具有第一表面、与第一表面相对的第二表面以及在第一表面和第二表面之间延伸的边侧。该半导体封装组件进一步包括邻接在第一位置和第二位置处的第一表面的保护罩。第一位置和第二位置中的每个与半导体模块的边侧间隔开，使得邻近边侧的第一表面的部分从保护罩中暴露。将第一MEMs器件布置在第一位置和第二位置之间的第一表面上。
通过阅读下面详细的描述以及查看附图，本领域的技术人员将认识到额外的特征与优势。
附图说明
附图中的元件不一定相对彼此成比例。相似的附图标记指明对应的相似部分。除非彼此排斥，否则可将各种图示的实施例特征合并。在附图中描绘实施例并在随后的说明书中详述实施例。
图1包括图1A和图1B，描绘了根据一个实施例的可用于封装组件中的基底。
图2包括图2A和图2B，描绘了根据一个实施例的封装组件，该封装组件具有布置在基底上的半导体模块以及在半导体模块上方延伸的保护罩。
图3描绘了根据一个实施例的在保护罩中具有负锥度的封装组件。
图4描绘了根据一个实施例的封装组件，该封装组件具有布置在基底上的两个半导体模块、在延伸至每个半导体模块的保护罩中的开口以及在开口之间延伸的保护罩中的通道。
图5描绘了根据一个实施例的具有保护罩的封装组件，该保护罩形成为半导体模块周围的3D印制层，使得将该半导体模块布置在由3D印制层限定的空腔中。
图6描绘了根据一个实施例的在保护罩中具有开口的图5的封装组件。
图7描绘了根据一个实施例的在图6所示的保护罩周围形成的包覆成型(overmold)结构。
图8描绘了根据一个实施例的具有保护罩的封装组件，该保护罩直接形成在半导体模块的表面上，使得将半导体模块的表面的部分布置在空腔中。
图9包括图9A至图9C，描绘了根据实施例的直接在半导体模块的表面形成的各种保护罩，这些保护罩具有将MEMs器件暴露的开口并且具有保护MEMs器件的侧壁特征。
图10描绘了根据一个实施例的保护罩，该保护罩直接形成在半导体模块的表面上，使得将多个MEMs器件布置在不同的空腔中，并且使得通道在空腔之间延伸。
图11描绘了根据一个实施例的直接在半导体模块的表面上形成的保护罩和在保护罩周围形成的包覆成型结构。
具体实施方式
文中所述实施例提供了一种制作封装组件和对应的封装组件结构的方法。文中所述方法涉及3D印制工艺的使用。3D印制具有多个优于传统封装制作方法的优点。
文中公开的实施例的一个显著优点是在封装结构中形成倾斜表面，其通过传统封装形成工艺是不可能或很难实现的。特别地，本文公开的方法使用3D印制制作具有负锥度和/或逆行形状的保护结构。负锥度和逆行形状可特别有利于MEMs应用中的封装。可以某种方式将具有负锥度或逆行形状的保护罩布置在MEMs器件上方，使得保护罩将MEMs器件暴露于外部环境而同时基本保护芯片组件。负锥度和逆行形状很难或不可能通过传统模制工艺实现。必须使用具有对应于这些负锥度和逆行形状的倾斜表面的空腔的模制工具。在这种模具空腔中，在对应于负锥度和逆行形状的倾斜表面处形成的模塑料不能从模具空腔中去除。因为硬化的模塑料现在成为固态栓，其完全地配合在模制工具的负锥度中且阻止了模制工具的开口。本文中描述的实施例通过使用3D印制结构取代模制结构或通过将3D印制结构与包覆成型结构相结合，从而克服了该问题。
本文公开的实施例的另一个显著优点是封装工艺的简化。通常，三维封装结构，如包围半导体模块的保护罩，只通过模制工艺形成。模制涉及形成模具空腔、在空腔中沉积粘性材料、硬化该材料以及去除模具的多个工艺步骤。相比之下，使用本文中描述的3D印制工艺直接在半导体模块上或半导体模块周围以单一连续步骤形成三维封装结构。
图1描绘了根据一个实施例的可用于封装组件102中的基底100。基底100包括基本平坦的安装表面104，该安装表面104在第一基底边缘106和与第一基底边缘106相对的第二基底边缘108之间延伸。如图1B所示，多个导电接触焊盘110形成在安装表面104上。导电接触焊盘110彼此充分间隔开，使得可将半导体模块布置在导电接触焊盘110之间。导电接触焊盘110可延伸穿过半导体基底100至与安装表面104相对的底表面112。
图2描绘了根据一个实施例的布置在图1的基底100上的半导体模块114，该半导体模块114在保护罩中并且与基底100电连接。半导体模块114包括第一表面116、与第一表面116相对的第二表面118以及在第一表面116和第二表面118之间延伸的边侧120。半导体模块114可以为任意类型的集成电路器件，如电源开关器件、MEMs器件、微处理器、FPGA等。该半导体模块114可包括一个或多个集成在单个外壳中的单独半导体芯片。
如图2A所示，半导体模块114布置在导电接触焊盘110之间的安装表面104上，使得第二表面118面对安装表面104。半导体模块114具有布置在第一表面116上的外部连接端子122。导线124将导电接触焊盘110电连接至半导体模块114。如图2B所示，保护罩126布置在基底100上。保护罩126在第一表面116上方延伸。根据一个实施例，保护罩126直接与基底100和半导体模块114邻接，并完全覆盖安装表面104和第一表面116二者。保护罩126在半导体模块114的相对侧120上与安装表面104邻接。根据一个实施例，半导体模块114、在第一表面116上方延伸的保护罩126、基底100、导电接触焊盘110和导线124共同形成封装组件102。
图2B的封装组件102中的任意一个或所有部件，除半导体模块114，均可通过3D印制工艺形成。即，基底100、导电接触焊盘110、导线124和在第一表面116上方延伸的保护罩126可通过3D印制工艺形成。半导体模块114可根据已知方法单独制作。另外，不同布置的封装组件(未示出)可通过3D印制工艺形成。例如，可制作倒装芯片封装组件102，其中第二表面118包括直接与基底100上的导电焊盘电连接的导电端子。另外，封装组件102可包括多个布置在安装表面104上或彼此堆叠的半导体模块114。
本文中，3D印制工艺是指其中将材料层在由3D印制头确定的位置上顺序沉积，使得材料在由3D印制头的移动限定的印制方向上延伸。例如，通过计算机的3D模型控制3D印制头的移动。3D印制工艺不涉及模制，因为3D印制头将在不同条件下硬化的液态材料逐渐释放到印制头外部。用于硬化液体材料的不同条件的示例包括温度梯度或诸如光之类的辐射的变化。换言之，在3D印制工艺中，以不同的时间间隔沉积3D结构的特征并使其硬化。
封装组件102的非导电部件(例如，基底100和保护罩126)可由例如热塑性塑料形成。热塑性塑料理想地适用于3D印制，因为其易于在高温下成形且在冷却时硬化。示例性的热塑性塑料包括ABS(丙烯腈-丁二烯-苯乙烯)和PLA(聚乳酸)。可在热塑性塑料中提供填充剂材料以实现所需特性，如耐用性、绝缘系数等。另外，可控制3D印制工艺使得这些非导电部件为多孔的。即，可形成非导电部件以在材料中包含空隙。这些多孔结构可有利地用于如下应用，该应用要求保护罩126中的钝化程度使得气体或流体可穿过至半导体模块114而将灰尘颗粒排除。封装组件102的导电部件(例如，导电接触焊盘110和导线124)可由导电热塑性塑料形成，如与银(Ag)结合的PLA或ABS。备选地，封装组件的导电部件可通过选择性激光烧结金属粉末而形成。
封装组件102可通过如下顺序形成。首先，如图1所示，3D印制头形成导电接触焊盘110和基底100。其次，如图2所示，将半导体模块114布置在导电接触焊盘110之间的基底100上。再次，3D印制头形成导线124，该导线124将导电接触焊盘110与第一表面116上的连接端子122电连接。再次，3D印制头形成保护罩126。备选地，基底100、导电接触焊盘110和导线124可由传统工艺形成，且只有保护罩126可由3D印制形成。
图3描绘了在保护结构中具有负锥度的半导体封装组件102。该半导体封装组件102与在图2中描绘的封装组件102在所有方面均相同，除该组件102包括第一开口128之外，该第一开口128从保护罩126的外表面130延伸至半导体模块114的第一表面116。该第一开口128具有负锥度。
负锥度是指在保护罩126中的两个相对侧壁相对于与该相对侧壁邻接的表面的定向。如果相对侧壁之间相隔的距离随着相对侧壁接近邻接表面而增加，则存在负锥度。即，两个相对侧壁相对邻接表面倾斜并且沿相交的平面远离邻接表面而延伸。
在图3所描绘的实施例中，第一开口128具有第一组相对侧壁132，其与半导体模块114的第一表面116邻接并相对于第一表面116形成负锥度。另外，第一开口128具有第二组相对侧壁134，其从外表面130延伸至第一组相对侧壁132。
图3中描绘的保护罩126的配置在MEMs应用中可能是有益的。明显地，在第一组相对侧壁132中的负锥度限制了颗粒穿过第一开口128的能力。另外，第一开口128在半导体模块114的第一表面116和外表面130之间横向偏移，使得将整个第一表面116在垂直于第一表面116的方向上覆盖。因此，保护罩126基本保护了半导体模块114与电连接免受颗粒损坏。然而，第一开口128允许第一表面116的部分暴露于温度和其他大气条件下。
图4描绘了具有第二半导体模块115的半导体封装组件102。该第二半导体模块115与第一半导体模块114相似之处在于，其具有第一表面116、与第一表面116相对的第二表面118以及在第一表面116和第二表面118之间延伸的边侧120。邻近第一半导体模块114，将第二半导体模块115布置在基底100上，使得该第二半导体模块115的第二表面118面向安装表面104。保护罩126直接邻接第二半导体模块115的第一表面116并在该第二半导体模块115的第一表面116上方延伸。该保护罩126包括第二开口136，第二开口136从保护罩126的外表面130延伸至第二半导体模块115的第一表面116。
根据一个实施例，半导体封装组件102包括保护罩126中的通道138。该通道138布置于外表面130和第一半导体模块114及第二半导体模块115的第一表面116之间，且从第一开口128延伸至第二开口136。通道138具有可平行于第一半导体模块114及第二半导体模块115的第一表面116的相对侧壁140。备选地，通道134的相对侧壁140可相对于第一半导体模块114及第二半导体模块115的第一表面116倾斜，并且可以彼此不平行。由于在两个或更多MEMs传感器之间提供差动连接，通道134的布置在MEMs应用中可能是有益的。即，由每个MEMs传感器检测到的大气、温度、液体或气体的存在或其他环境条件并非完全彼此独立。
图3和图4中描绘的保护罩126的全部形状可以通过使用3D印制工艺形成保护罩126来实现。即，图3和图4中描绘的形状是保护罩126的示例性构型，其使用模制工艺很难或不可能实现，因为流体的高温密封剂材料在到达对应于模具空腔中的第一开口128的模具空腔的轮廓之前便趋向硬化。但3D印制可容易地形成这些倾斜表面，因为材料是顺序沉积并硬化的。即，3D印制工艺不涉及模制。另外，可容易地修改图3和图4中描绘的保护罩126的形状以满足特定应用的要求。例如，可容易地调整第二组相对侧壁134相对于第一表面116的角度以及在第一组相对侧壁132中的负锥度。
图5描绘了半导体封装组件102，其中保护罩126形成为与半导体模块114隔开的印制的3D层。本文中，印制的3D层是指通过连续沉积和硬化形成的完整结构。换言之，印制的3D层不是指由3D印制头形成的共同形成所需结构的单独部件层。
保护罩126围绕第一半导体模块114形成空腔142，该空腔142由保护罩126的内表面144和安装表面104限定。保护罩126包括一组相对侧壁146，其与安装表面104的第一部分和第二部分邻接。相对侧壁146相对于安装表面104形成负锥度。即，图5中所示保护罩126提供具有负锥度的空腔142。
参考图6，可将保护罩126形成为包括与第一表面116隔开的第一开口148。可将第一开口148直接置于第一表面116上方，或可使第一开口148与第一表面116水平偏离。
参考图7，可在保护罩126上方形成包覆成型结构150。该包覆成型结构150与保护罩126和基底100的安装表面104邻接。该包覆成型结构150可包括第二开口152，该第二开口152与保护罩126的第一开口148对准。
图7中描绘的包覆成型机构150与保护罩126共同提供了耐用的、包围并保护半导体模块114的壳体。图7中所描绘的布置的一个显著优点是保护罩126将导线124与包覆成型结构150的模制密封剂材料分开。因此，保护性涂覆和其他用于保护导线124免受由密封剂材料施加的应力的工艺步骤不是必要的。此外，保护罩126和包覆成型结构150中的第一开口148和第二开口152的布置有益地保护半导体模块114免于颗粒的损害，而同时将半导体模块114暴露于外部大气中。如图7所示，保护罩126中的第一开口148相对于包覆成型结构150中的第二开口152倾斜，这限制了颗粒进入封装结构。
在图5至图7所描绘的半导体封装组件102中，保护罩126可通过本文中所述的3D印制工艺形成。参考图5，保护罩126可由下述顺序形成。首先，将3D层印制在导电接触焊盘110之一和基底100的第一边106之间的安装表面104的第一部分154上。随后，将3D层在半导体模块114的第一表面116上方延伸。随后，将3D层印制在导电焊盘之一和相对于第一边106的基底100的第二边108之间的安装表面104的第二部分156上。换言之，保护罩126在不同时间形成在第一部分154和第二部分156上。可以连续顺序构建保护罩126，使得3D印制头在第一部分154上开始印制并在第二部分156上结束印制。
参考图6，除将3D层在半导体模块114的第一表面116上方延伸之后将3D印制工艺中断之外，可由上述参考图5的相同顺序形成保护罩126。随后，在第二部分156上印制3D层，并使其在第一表面116上方延伸，使得3D层包括与第一表面116隔开的第一开口148。即，3D层并不是围绕半导体模块114连续印制的。
参考图7，包覆成型结构150可通过模制工艺形成。模制工艺可以是公知的模制工艺，其中围绕保护罩126提供模具空腔并且将密封剂材料(流体状态)注入模具空腔并硬化。
上述模制与3D印制的组合具有优于只通过模制形成壳体或保护罩126的显著优点。例如，第一开口148的布置并不由模制工艺的能力所限制。即，封装组件102的内部形状在可由3D印制工艺形成的任意物体的范围内。然而，模制结构的优点，如密度、刚度等仍然可以通过在3D印制的保护罩126周围提供包覆成型结构150而实现。
参考图8，图8描绘了半导体封装组件102，其中保护罩126直接形成在半导体模块114上。该保护罩126邻接在第一位置158和第二位置160处的第一表面116。第一位置158和第二位置160中的每个与半导体模块114的边侧120隔开，使得相邻边侧120的第一表面116的部分从保护罩126中暴露。即，保护罩126只在第一表面116的部分上形成，且并不延伸至半导体模块114的边侧120。半导体封装组件102可任选地包括前述的其它部件(例如，基底100和导线124)。然而，保护罩126并不在这些部件之上延伸或与这些部件邻接。
将第一MEMs器件162布置在第一位置158和第二位置160之间的第一表面116上。因此，保护罩126围绕第一MEMs器件162，而同时使半导体模块114的其它部分暴露。MEMs器件162可以是用于MEMs应用的任何器件，如振荡器或传感器。通常的MEMs传感器的示例为气体传感器、压力传感器和加速度传感器。
如图8所示，半导体模块114可包括外部连接端子122，该外部连接端子122被布置在半导体模块114的第一位置158及第二位置160与边侧120之间的保护罩126的外部。因此，保护罩126并不妨碍将导线键合至外部连接端子122。
将如图8所描绘的MEMs器件162置于由保护罩126提供的第一空腔164中。第一空腔164由保护罩126的内表面166和第一表面116的在第一位置158与第二位置160之间的部分所限定。即，MEMs器件162完全由保护罩126包封。
参考图9，图9描绘了直接形成在半导体模块114上的保护罩126的各种实施例。如图9A所示，除保护结构中包括开口168之外，封装组件102基本与图8中所描绘的封装组件102相似。参考图9B，保护罩126具有三个开口168。参考图9C，保护罩126包括逆行形状。
逆行形状是指在保护罩126中的两个表面的定向，这两个表面彼此呈角度邻接并远离半导体模块114的第一表面116而延伸。如果呈角度的一个表面以小于90度的角度远离第一表面116而延伸，且另一个呈角度的表面以大于90度的角度远离第一表面116而延伸，则存在逆行形状。即，在保护罩126中的这两个表面相对第一表面116倾斜，且一个表面与另一个表面的倾斜相反，经过与第一表面116的垂直点。图9C中所描绘的保护罩126包括两个表面170、172，这两个表面170、172成角度彼此邻接并远离半导体模块114的第一表面116而延伸以形成相对第一表面116的逆行形状。
参考图10，图10示出了针对具有多个MEMs器件162的半导体模块114的半导体封装组件102。第一半导体模块114除其包含置于第一位置158与第二位置160之间的第二MEMs器件162之外，基本与图7至图10所示的半导体模块114相似。第二MEMs器件162布置在第二空腔174中，该第二空腔174与第一空腔164隔开，并由保护罩126的内表面166和第一表面116的在第一位置158与第二位置160之间的部分限定。在保护罩126中提供从第一空腔164延伸至第二空腔168的通道176。根据实施例，通道176的相对侧壁基本与第一表面116平行。备选地，相对侧壁可相对于第一表面116倾斜，且可彼此不平行。
图8至图10中所描绘的保护罩126可由前述3D印制工艺形成。例如，参考图8，保护罩126可通过印制如下3D层而形成，该3D层从半导体模块114的第一表面116上的第一位置158及第二位置160延伸，与边侧120间隔开，使得保护罩126包括由3D层的内表面166和第一表面116的部分所限定的第一空腔164。参考图9，保护罩126可通过印制3D层而形成，该3D层从半导体模块114的第一表面116上的第一位置158及第二位置160延伸，与边侧120间隔开，使得保护罩126包括与第一表面116间隔开的开口168。
图8至图10中所描绘的保护罩126为示例性3D印制层，其可直接在半导体模块114的第一表面116上形成。可利用3D印制工艺提供具有一些前述有利特性的保护罩118。例如，图9C中描绘的逆行形状明显地可被用于向MEMs器件提供非常窄的开口，这样的开口是不可能通过模制工艺制作。
有利地，在芯片级制造过程中，3D印制工艺可被用于直接在半导体模块114的第一表面116上制作保护罩126。即，在图8至图10所描绘的实施例中，在半导体芯片的单片化之前，可在晶圆级上制作保护层126。参考图11，在晶圆级上制造保护层126之后，可围绕保护罩126制作包覆成型结构178。3D印制与包覆成型结构178的组合可产生与前述参考图8中描绘的包覆成型结构150相似的优点。
图1至图11描绘了封装组件102的截面视图以图示本公开的方法和对应结构。这些附图的截面视角并不一定表示出封装组件102的每个截面。例如，图4中描绘的第一开口128和第二开口136以及通道138可能仅布置于与第一半导体模块114和第二半导体模块115对准的保护罩126的部分中。换言之，保护罩126可以是连续的结构。
空间相关术语如“下方”、“之下”、“下面”、“上方”、“上面”等用于简化描述以解释一个元件相对于第二元件的定位。除不同于附图中描绘的定向之外，这些术语旨在包含封装的不同定向。另外，术语如“第一”、“第二”等同样被用于描述各种元件、区域、部分等，且并不旨在限制。在整个说明书中，类似的术语指代类似元件。
参考描述的附图的定向使用方向性术语，如“在顶部”、“在底部”、“在前面”、“在后面”、“上面”、“下面”等。因为实施例中的部件可以以多种不同定向来定位，所以方向性术语旨在说明而并非限定。同样应该理解，在不偏离本发明范围的前提下，可使用其他实施例，并可以做出结构上或逻辑上的改变。因此，下面详细的描述不应理解为具有限制意义，并且本发明的保护范围由随附的权利要求限定。
本文中，术语“具有”、“包含”、“包括”、“含有”等为开放性术语，其表示所述元件或特征的存在，但并不排除额外元件或特征。除非上下文中明确指出，否则冠词“一个”、“一”和“该”旨在包括复数与单数。
应该理解，除非特别说明，否则本文中描述的各种实施例的特征可以相互组合。
尽管文中说明并描述了特定的实施例，但本领域的技术人员应该意识到，在没有偏离本发明保护范围的前提下，多种替代性的和/或等效性的实现可被替代用于所示和所述的特定实施例。本发明旨在覆盖文中所述特定实施例的任意修改或变形。因此，本发明旨在于仅由权利要求及其等同方案所限定。

Claims (19)

1.一种封装半导体模块的方法，所述方法包括：
提供半导体模块，所述半导体模块包括第一表面、与所述第一表面相对的第二表面和在所述第一表面与所述第二表面之间延伸的边侧；以及
至少部分地通过3D印制工艺形成封装组件，所述封装组件包括所述半导体模块和在所述第一表面上方延伸的保护罩，
其中形成封装组件包括通过所述3D印制工艺直接在所述半导体模块的所述第一表面上形成所述保护罩，以及
其中所述保护罩包括两个表面，所述两个表面成角度彼此邻接并且远离所述第一表面而延伸以形成相对于所述第一表面的逆行形状。
2.根据权利要求1所述的方法，其中通过印制3D层来形成所述保护罩，所述3D层从所述第一表面的第一位置及第二位置处延伸并与所述半导体模块的所述边侧间隔开，使得所述保护罩包括由所述3D层的内表面和所述第一表面的部分所限定的空腔。
3.根据权利要求1所述的方法，其中通过印制3D层来形成所述保护罩，所述3D层从所述半导体模块的所述第一表面上的第一位置及第二位置处延伸并与所述边侧间隔开，使得所述保护罩包括与所述第一表面间隔开的开口。
4.根据权利要求1所述的方法，进一步包括通过模制工艺形成与所述保护罩邻接的包覆成型结构。
5.一种封装半导体模块的方法，所述方法包括：
提供半导体模块，所述半导体模块包括第一表面、与所述第一表面相对的第二表面和在所述第一表面与所述第二表面之间延伸的边侧；以及
至少部分地通过3D印制工艺形成封装组件，所述封装组件包括具有所述半导体模块和在所述第一表面上方延伸的保护罩，
其中所述保护罩包括相对侧壁，所述相对侧壁包括负锥度。
6.根据权利要求5所述的方法，其中所述封装组件包括具有安装表面的基底、在所述安装表面上的多个导电接触焊盘和将所述导电接触焊盘与所述半导体模块电连接的导线，其中将所述半导体模块布置在所述导电接触焊盘之间的所述安装表面上，使得所述第二表面面向所述安装表面，其中所述保护罩在所述半导体模块的相对侧上与所述安装表面邻接，并且其中形成所述封装组件包括通过所述3D印制工艺形成所述基底、所述导电接触焊盘、所述导线以及所述保护罩中的任意一个。
7.根据权利要求6所述的方法，其中通过所述3D印制工艺形成所述保护罩：首先在所述多个 导电接触 焊盘之一和所述基底的第一边之间的所述安装表面的第一部分上印制3D层，并随后将所述3D层在所述半导体模块的所述第一表面上方延伸，并随后在所述多个 导电接触 焊盘之一和所述基底的与所述第一边相对的第二边之间的所述安装表面的第二部分上印制所述3D层。
8.根据权利要求7所述的方法，其中形成所述3D层，使得将所述半导体模块布置在由所述3D层的内表面和所述安装表面所限定的空腔中。
9.根据权利要求7所述的方法，进一步包括在将所述3D层在所述半导体模块的所述第一表面上方延伸之后中断印制所述3D层，并且随后在所述第二部分上印制所述3D层，并且将所述3D层在所述第一表面上方延伸，使得所述3D层包括与所述第一表面间隔开的开口。
10.根据权利要求7所述的方法，进一步包括通过模制工艺形成与所述保护罩邻接的包覆成型结构。
11.一种半导体封装组件，包括：
基底，所述基底包括安装表面；
第一半导体模块，所述第一半导体模块包括第一表面、与所述第一表面相对的第二表面和在所述第一表面和所述第二表面之间延伸的边侧，所述半导体模块被布置在所述基底上使得所述第二表面面向所述安装表面；
在所述第一表面上方延伸的保护罩，所述保护罩邻接所述安装表面和所述第一表面，并且包括向所述安装表面延伸的相对侧壁，所述相对侧壁包括负锥度，
其中所述保护罩通过3D印制工艺形成在所述第一半导体模块的所述第一表面上方。
12.根据权利要求11所述的半导体封装组件，其中所述保护罩在所述第一半导体模块周围形成空腔，所述空腔由所述保护罩的内表面和所述安装表面所限定，所述内表面包括所述相对侧壁。
13.根据权利要求11所述的半导体封装组件，其中所述保护罩直接与所述基底和所述半导体模块二者邻接，并且其中所述保护罩包括从所述保护罩的外表面延伸至所述半导体模块的所述第一表面的第一开口，所述第一开口包括所述相对侧壁。
14.根据权利要求13所述的半导体封装组件，进一步包括第二半导体模块，所述第二半导体模块包括第一表面、与所述第一表面相对的第二表面和在所述第一表面和所述第二表面之间延伸的边侧，所述第二半导体模块被邻近于所述第一半导体模块而布置在所述基底上，使得所述第二半导体模块的所述第二表面面向所述安装表面，其中所述保护罩直接邻接所述第二半导体模块的所述第一表面并在所述第二半导体模块的所述第一表面上方延伸，且其中所述保护罩包括第二开口，所述第二开口从所述保护罩的所述外表面延伸至所述第二半导体模块的所述第一表面。
15.根据权利要求14所述的半导体封装组件，进一步包括在所述保护罩中的通道，所述通道布置于所述外表面与所述第一半导体模块和所述第二半导体模块的所述第一表面之间，所述通道从所述第一开口延伸至所述第二开口。
16.根据权利要求15所述的半导体封装组件，其中所述通道包括相对侧壁，所述相对侧壁基本平行于所述第一半导体模块和所述第二半导体模块的所述第一表面。
17.一种半导体封装组件，包括：
第一半导体模块，包括第一表面、与所述第一表面相对的第二表面和在所述第一表面和所述第二表面之间延伸的边侧；以及
保护罩，邻接在第一位置和第二位置处的所述第一表面，所述第一位置和所述第二位置中的每个与所述半导体模块的所述边侧间隔开，使得邻近所述边侧的所述第一表面的部分从所述保护罩中暴露；
其中第一MEMs器件被布置在所述第一位置和所述第二位置之间的所述第一表面上，
其中所述保护罩通过3D印制工艺被直接形成在所述第一半导体模块的所述第一表面上，以及
其中所述保护罩包括两个表面，所述两个表面成角度彼此邻接并且远离所述第一表面而延伸以形成相对于所述第一表面的逆行形状。
18.根据权利要求17所述的半导体封装组件，其中所述第一MEMs器件被布置在第一空腔中，所述第一空腔由所述保护罩的内表面和在所述第一位置和所述第二位置之间的所述第一表面的部分所限定。
19.根据权利要求18所述的半导体封装组件，其中所述第一半导体模块包括布置在所述第一位置和所述第二位置之间的第二MEMs器件，其中所述第二MEMs器件被布置在第二空腔中，所述第二空腔与所述第一空腔间隔开，并且所述第二空腔由所述保护罩的内表面和在所述第一位置和所述第二位置之间的所述第一表面的部分所限定，其中所述保护罩包括从所述第一空腔延伸至所述第二空腔的通道。
CN201510091860.5A 2014-02-28 2015-02-28 封装半导体芯片的方法及具有倾斜表面的半导体封装体 Active CN104882418B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/193,480 2014-02-28
US14/193,480 US9818665B2 (en) 2014-02-28 2014-02-28 Method of packaging a semiconductor chip using a 3D printing process and semiconductor package having angled surfaces

Publications (2)

Publication Number Publication Date
CN104882418A CN104882418A (zh) 2015-09-02
CN104882418B true CN104882418B (zh) 2019-03-26

Family

ID=53801501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510091860.5A Active CN104882418B (zh) 2014-02-28 2015-02-28 封装半导体芯片的方法及具有倾斜表面的半导体封装体

Country Status (3)

Country Link
US (1) US9818665B2 (zh)
CN (1) CN104882418B (zh)
DE (1) DE102015102884A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
US10981680B2 (en) 2013-10-07 2021-04-20 Shay C. Colson 3-D printed package customization
US11716211B2 (en) 2016-10-01 2023-08-01 James L. Schmeling 3D-printed packaging with blockchain integration
US11292622B2 (en) 2013-10-07 2022-04-05 Shay C. Colson 3D printed vehicle packaging
US11292241B2 (en) 2016-05-25 2022-04-05 Shay C. Colson 3-D packaging and shipping based on aggregate data
US10676219B2 (en) 2016-10-01 2020-06-09 Shay C. Colson Printing packaging in expanded material
US9248611B2 (en) * 2013-10-07 2016-02-02 David A. Divine 3-D printed packaging
US9962921B1 (en) * 2014-12-17 2018-05-08 Amazon Technologies, Inc. Techniques for printing 3D shipping containers
KR101854845B1 (ko) * 2014-12-31 2018-05-04 주식회사 후본 전기부품을 실장하는 3차원 프린터 출력 방법
US10913202B2 (en) * 2015-03-19 2021-02-09 The Board Of Regents, The University Of Texas System Structurally integrating metal objects into additive manufactured structures
ITTO20150230A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti
CN106206331B (zh) * 2015-05-08 2019-02-01 华邦电子股份有限公司 堆叠封装装置及其制造方法
CN105161432A (zh) * 2015-09-17 2015-12-16 中芯长电半导体（江阴）有限公司 一种芯片封装方法
CN105336582B (zh) * 2015-11-10 2017-12-22 苏州玄禾物联网科技有限公司 一种基于3d打印技术的芯片制造方法
DE102015223399B4 (de) * 2015-11-26 2018-11-08 Robert Bosch Gmbh Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung
KR101739683B1 (ko) * 2016-01-05 2017-05-24 앰코 테크놀로지 코리아 주식회사 3d 프린팅 기술을 이용한 반도체 패키지 및 이의 제조 방법
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
TWI659511B (zh) * 2016-07-27 2019-05-11 華邦電子股份有限公司 封裝體用基板、其製造方法以及封裝體
CN107665876A (zh) * 2016-07-27 2018-02-06 华邦电子股份有限公司 封装体用基板、其制造方法以及封装体
US10179730B2 (en) * 2016-12-08 2019-01-15 Texas Instruments Incorporated Electronic sensors with sensor die in package structure cavity
US9761543B1 (en) 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US9865537B1 (en) 2016-12-30 2018-01-09 Texas Instruments Incorporated Methods and apparatus for integrated circuit failsafe fuse package with arc arrest
US9929110B1 (en) * 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
US10163660B2 (en) * 2017-05-08 2018-12-25 Tt Electronics Plc Sensor device with media channel between substrates
US10847384B2 (en) * 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects
KR101836769B1 (ko) 2017-07-14 2018-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
EP3454370B1 (en) * 2017-09-11 2020-09-09 Nokia Technologies Oy Package, and method of manufacturing a package comprising an enclosure and an integrated circuit
US10834827B2 (en) * 2017-09-14 2020-11-10 HELLA GmbH & Co. KGaA System for potting components using a cap
DE102017217406A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und Verfahren zu dessen Herstellung
US10516381B2 (en) * 2017-12-29 2019-12-24 Texas Instruments Incorporated 3D-printed protective shell structures for stress sensitive circuits
US20190319436A1 (en) * 2018-04-12 2019-10-17 Delphi Technologies, Llc Method of manufacturing an electrical assembly by overprinting material using an additive manufacturing process
US11121467B2 (en) 2019-06-24 2021-09-14 Nxp Usa, Inc. Semiconductor package with compact antenna formed using three-dimensional additive manufacturing process
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
US11367643B2 (en) 2019-06-28 2022-06-21 Applied Materials, Inc. Method for substrate registration and anchoring in inkjet printing
TWI795648B (zh) * 2019-06-28 2023-03-11 美商應用材料股份有限公司 用於在噴墨印刷中進行基板對位及錨定的方法與設備
US11329003B2 (en) 2019-06-28 2022-05-10 Applied Materials, Inc. Anchoring dies using 3D printing to form reconstructed wafer
US11784433B2 (en) 2019-07-04 2023-10-10 Hewlett-Packard Development Company, L.P. Connector
CN111017864A (zh) * 2019-09-27 2020-04-17 株洲国创轨道科技有限公司 一种基于3d打印的mems封装件及封装方法
DE102019217127A1 (de) * 2019-11-06 2021-05-06 Robert Bosch Gmbh Verfahren zur Herstellung eines Funktionsbauteil-Pakets
EP3852132A1 (en) 2020-01-20 2021-07-21 Infineon Technologies Austria AG Additive manufacturing of a frontside or backside interconnect of a semiconductor die
US11557565B2 (en) 2020-10-06 2023-01-17 Nxp Usa, Inc. Semiconductor device assembly and method therefor
US11502054B2 (en) 2020-11-11 2022-11-15 Nxp Usa, Inc. Semiconductor device assembly and method therefor
US11935844B2 (en) * 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
DE102021109180A1 (de) 2021-04-13 2022-10-13 Tdk Corporation Deckel, MEMS-Sensorbauelement und Herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539250A (zh) * 2009-04-21 2009-09-23 薛信培 一种大功率led灯
CN101823683A (zh) * 2010-04-15 2010-09-08 托肯恒山科技（广州）有限公司 一种加油机主板计量芯片防作弊装置及其方法
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN103517190A (zh) * 2012-06-21 2014-01-15 亚德诺半导体股份有限公司 驻极体电容麦克风

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
AU2004214604B2 (en) 2001-01-10 2005-08-25 Silverbrook Research Pty Ltd Encapsulated ink jet printhead assembly
AU2002356781A1 (en) 2002-01-14 2003-07-24 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. System for producing electrical and integrated circuits
JP4342174B2 (ja) 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
AU2003900180A0 (en) 2003-01-16 2003-01-30 Silverbrook Research Pty Ltd Method and apparatus (dam001)
US20090151972A1 (en) 2004-05-28 2009-06-18 Stellar Microdevices, Inc. Cold weld hermetic mems package and method of manufacture
US7547978B2 (en) 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US8877074B2 (en) 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
EP2195830A2 (en) 2007-09-14 2010-06-16 Nxp B.V. Method and apparatus for forming arbitrary structures for integrated circuit devices
ITTO20110577A1 (it) 2011-06-30 2012-12-31 Stmicroelectronics Malta Ltd Incapsulamento per un sensore mems e relativo procedimento di fabbricazione
SE536670C2 (sv) 2011-08-26 2014-05-13 Digital Metal Ab Skiktbaserad tillverkning av friformade mikrokomponenter avmultimaterial
CN103839896A (zh) * 2012-11-26 2014-06-04 飞思卡尔半导体公司 螺旋基板以及具有螺旋基板的三维封装件
US9214402B2 (en) * 2014-01-10 2015-12-15 Freescale Semiconductor, Inc. Pressure sensor device with gel retainer
DE102014201121A1 (de) 2014-01-22 2015-07-23 Robert Bosch Gmbh Elektronisches Funktionsbauteil und Verfahren zur Herstellung eines elektronischen Funktionsbauteils
KR20150096547A (ko) * 2014-02-14 2015-08-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539250A (zh) * 2009-04-21 2009-09-23 薛信培 一种大功率led灯
CN101823683A (zh) * 2010-04-15 2010-09-08 托肯恒山科技（广州）有限公司 一种加油机主板计量芯片防作弊装置及其方法
CN103517190A (zh) * 2012-06-21 2014-01-15 亚德诺半导体股份有限公司 驻极体电容麦克风
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法

Also Published As

Publication number Publication date
DE102015102884A1 (de) 2015-09-03
CN104882418A (zh) 2015-09-02
US20150249043A1 (en) 2015-09-03
US9818665B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
CN104882418B (zh) 封装半导体芯片的方法及具有倾斜表面的半导体封装体
CN102589753B (zh) 压力传感器及其封装方法
CN102659069B (zh) 具有至少一个mems组件的部件及其制造方法
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
US20140374917A1 (en) Component in the form of a wafer level package and method for manufacturing same
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
CN107240583A (zh) 多芯片压力传感器封装体
US20160013112A1 (en) Sensor System Comprising a Ceramic Housing
US9297713B2 (en) Pressure sensor device with through silicon via
KR200481748Y1 (ko) 센서 모듈
CN104458101A (zh) 侧通气压力传感器装置
US20170036907A1 (en) Pressure Sensor and Packaging Method Thereof
CN107265393A (zh) 包含mems管芯的半导体设备
CN102856468A (zh) 发光二极管封装结构及其制造方法
CN105293421A (zh) 微机电感测装置封装结构及制造工艺
US20170082466A1 (en) Electronic Module, Method and Device for Manufacturing an Electronic Module
KR20120135104A (ko) 이중 포트 압력 센서
CN105720019B (zh) 具有盖帽的图像感测装置和相关方法
US11655143B2 (en) Semiconductor component and method for producing same
CN104981900B (zh) 半导体芯片组件及制造其的方法
US9159637B2 (en) Electronic device with an interlocking mold package
US20120304452A1 (en) Method of making a dual port pressure sensor
EP3575765B1 (en) Overmolded lead frame assembly for pressure sensing applications
CN105609472B (zh) 压力传感器的封装结构及其制造方法
KR100216064B1 (ko) 반도체 칩 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant