CN107240583A - 多芯片压力传感器封装体 - Google Patents

多芯片压力传感器封装体 Download PDF

Info

Publication number
CN107240583A
CN107240583A CN201710192380.7A CN201710192380A CN107240583A CN 107240583 A CN107240583 A CN 107240583A CN 201710192380 A CN201710192380 A CN 201710192380A CN 107240583 A CN107240583 A CN 107240583A
Authority
CN
China
Prior art keywords
pressure sensor
substrate
logic chip
opening
mold compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710192380.7A
Other languages
English (en)
Other versions
CN107240583B (zh
Inventor
S·贝尔
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107240583A publication Critical patent/CN107240583A/zh
Application granted granted Critical
Publication of CN107240583B publication Critical patent/CN107240583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/02—Forming enclosures or casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F15/00—Details of, or accessories for, apparatus of groups G01F1/00 - G01F13/00 insofar as such details or appliances are not adapted to particular types of such apparatus
    • G01F15/14—Casings, e.g. of special material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

压力传感器封装体包括压力传感器，所述压力传感器具有附连到衬底的第一侧和与第一侧相反的第二侧，所述第一侧具有与衬底中的开口对准的压力入口，所述第二侧具有一个或多个电触点。附连到所述衬底的与所述压力传感器相反的一侧的逻辑芯片可用于处理来自所述压力传感器的信号。第一电导体连接到所述压力传感器的一个或多个电触点。第二电导体连接到所述逻辑芯片的一个或多个电触点。模制化合物完全包封所述第二电导体并且至少部分地包装所述逻辑芯片和所述第一电导体。所述模制化合物中的开口通道与所述衬底中的开口对准，以便限定所述压力传感器封装体的压力端口。

Description

多芯片压力传感器封装体
技术领域
本发明涉及压力传感器封装体，更具体地涉及压力传感器封装体内的部件的布置。
背景技术
压力传感器在许多应用——例如轮胎压力监测——中是关键部件。压力传感器典型地模制在封装体中，以确保压力传感器在宽的温度、湿度和负载条件的范围内可靠地工作。典型的压力传感器封装体包括具有压力入口的压力传感器芯片和诸如ASIC(Application-Specific Integrated Circuit：专用集成电路)的逻辑芯片。逻辑芯片电连接到压力传感器并且处理由压力传感器提供的信号。
传统的压力传感器封装体包括压力传感器和逻辑芯片，所述压力传感器和逻辑芯片彼此横向相邻地布置在衬底的不同区域上，例如引线框架的不同芯片焊盘上，并且与芯片的电连接通过焊线实现。压力传感器安装在芯片座的孔中，压力信号通过该孔作用到压力传感器芯片的激活表面——例如压电激活悬置膜——上。该组件用模制化合物包封，使得压力入口通过注射模制工具保持打开。从模制封装体突出的电连接从引线框架切断并且弯曲，从而可以实现板安装。
压力传感器芯片应该布置在封装体内，以免受组装工艺和壳体(封装体)的机械冲击。这种缓冲是期望的，因为压力传感器芯片上的机械应力导致传感器膜移动并因此产生不期望的信号。此外，来自环境的各种物质的影响可能导致腐蚀效应，这特别是可以影响典型地具有与焊线接触的Al，AlCu或Cu表面的接触焊盘。逻辑芯片的接触焊盘特别容易受到腐蚀效应的影响，因为部分恒定的电压被施加到这些焊盘，因此很容易发生电化学加速退化。需要一种改进的压力传感器封装体，其足以解决这些问题，同时还具有小尺寸。
发明内容
根据压力传感器封装体的一个实施例，压力传感器封装体包括具有开口的衬底和压力传感器，所述压力传感器具有附连到衬底的第一侧和与第一侧相反的第二侧。第一侧具有与衬底中的开口对准的压力入口，第二侧具有一个或多个电触点。压力传感器封装体还包括附连到衬底的与压力传感器相反的一侧并且可用于处理来自压力传感器的信号的逻辑芯片、连接到压力传感器的所述一个或多个电触点的第一电导体和连接到逻辑芯片的一个或多个电触点的第二电导体。模制化合物完全包封第二电导体并且至少部分地包封逻辑芯片和第一电导体。模制化合物中的开口通道与衬底中的开口对准，以便限定压力传感器封装体的压力端口。
根据制造压力传感器封装体的方法的一个实施例，所述方法包括：将压力传感器的第一侧附连到具有开口的衬底，压力传感器具有与第一侧相反的第二侧，第一侧具有与衬底中的开口对准的压力入口，第二侧具有一个或多个电触点；将逻辑芯片附连到衬底的与压力传感器相反的一侧，逻辑芯片可用于处理来自压力传感器的信号；将第一电导体连接到压力传感器的一个或多个电触点；将第二电导体连接到逻辑芯片的一个或多个电触点；在模制化合物中完全包封第二电导体并且至少部分地包封逻辑芯片和第一电导体；并且在模制化合物中形成与衬底中的开口对准的开口通道，以便限定压力传感器封装体的压力端口。
本领域技术人员在阅读下面的详细描述并且在查看附图时将认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。相同的附图标记表示相应的类似部件。各种所示实施例的特征可以组合，除非它们彼此排斥。实施例在附图中示出并且在下面的说明中详细描述。
图1示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的一个实施例的剖视图。
图2A至图2F示出制造图1中所示的压力传感器封装体的方法的一个实施例的不同阶段。
图3示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的另一实施例的剖视图。
图4示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的另一实施例的剖视图。
图5A至5F示出制造图4中所示的压力传感器封装体的方法的一个实施例的不同阶段。
图6示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的另一实施例的剖视图。
图7示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的另一实施例的剖视图。
图8A至图8F示出制造图7中所示的压力传感器封装体的方法的一个实施例的不同阶段。
图9示出具有附连到同一衬底的相反侧的压力传感器和逻辑芯片的压力传感器封装体的另一实施例的剖视图。
具体实施方式
根据本文所述的实施例，提供了一种压力传感器封装体，其包括压力传感器和用于处理来自压力传感器的信号的逻辑芯片。压力传感器具有包括压力入口的第一侧、与第一侧相反的第二侧以及在第二侧处的与压力入口相对的电触点。逻辑芯片与压力传感器附连到相同衬底，但是在衬底的与压力传感器相反的一侧。模制化合物完全包封连接到逻辑芯片的电触点的电导体，以便消除腐蚀效应，因为部分恒定的电压通过这些导体中的至少一些被施加到逻辑芯片。模制化合物还至少部分地包封逻辑芯片和连接到压力传感器的电触点的电导体。模制化合物中的开口通道与衬底中的开口和压力传感器的压力入口对准，以便限定压力传感器封装体的压力端口。
图1示出了压力传感器封装体100的一个实施例，其中，逻辑芯片102附连到衬底104的与压力传感器106相反的一侧104a，以便减小压力传感器封装体100的尺寸。衬底104可以是例如PCB(印刷电路板)的电路板、陶瓷衬底、引线框架的一部分等。在每种情况下，压力传感器106均具有包括压力入口108的第一侧106a、与第一侧106a相反的第二侧106b以及在第二侧106b处的与压力入口108相对的电触点110。通常，可以使用任何标准的压力传感器芯片。压力传感器106可以包括有源装置区域，所述有源装置区域包括例如用于感测加速度的晶体管。逻辑芯片102具有例如由粘合剂、焊料或其他标准的芯片附连材料112附连到衬底104的与压力传感器106相反的一侧104a的第一侧102a。
衬底104具有开口114，并且在压力传感器106的第一侧106a处的压力入口108与衬底104中的开口114对准。逻辑芯片102和压力传感器106可以至少部分地在垂直于压力传感器106的第一侧106a的竖直方向上重叠一个量d。逻辑芯片102可以是可用来处理来自压力传感器106的信号的ASIC、处理器或其他类型的电子电路。这可以包括信号调理、放大、数字化、发射、接收等。逻辑芯片102的与第一侧102a相反的第二侧102b具有用于逻辑芯片102的电触点116。第一电导体118将压力传感器106的电触点110连接到压力传感器封装体100的一个或多个外部电触点120。第二电导体122将逻辑芯片102的电触点116连接到压力传感器封装体100的一个或多个外部电触点120。外部电触点120提供到布置在封装体100内的压力传感器106和逻辑芯片102的电连接点，并且允许压力传感器106与逻辑芯片102之间的内部连接。在图1中，电导体118、122示为焊线。然而，也可以使用其他类型的电导体，例如带、金属夹等。
模制化合物124完全包封第二电导体122并且至少部分地包封逻辑芯片102和第一电导体118。模制化合物124中的开口通道126与衬底104中的开口114和压力传感器106的压力入口108对准，以便限定出压力传感器封装体100的压力端口。压力传感器106和连接到压力传感器106的电触点110的电导体118的一部分可以由硅胶128覆盖。硅胶128布置在模制化合物124与压力传感器106之间，以便使压力传感器106与由模制化合物124产生的机械应力解耦。可以使用任何标准的硅胶。
根据图1中所示的实施例，压力传感器封装体100的外部电触点120是在第一端120a处嵌入模制化合物124中的引线，并且在第二端120b处从模制化合物124突出。引线的第二端120b为压力传感器封装体100提供外部接触点。第一电导体118将压力传感器106的一个或多个电触点110连接到引线120中的一个或多个。第二电导体122将逻辑芯片102的一个或多个电触点116连接到引线120中的一个或多个。在一个实施例中，引线120的第一端120a在与衬底104不同的层面处终止于模制化合物124中，从而引线120的第一端120a和衬底104在模制化合物124内竖直偏移开。在另一个实施例中，压力传感器封装体100是无引线式封装体。
此外，根据图1中所示的实施例，压力传感器106包括例如由粘合剂、焊料或其他标准的芯片附连材料131附连到衬底104的与逻辑芯片102相反的一侧104b的第一玻璃衬底130。第一玻璃衬底130具有形成压力入口108的开口132。压力传感器106还包括堆叠在第一玻璃衬底130上并且具有压电激活悬置膜136的半导体芯片134和堆叠在半导体芯片134上并且具有空腔140的第二玻璃衬底138。压力传感器封装体100的压力端口108还由第一玻璃衬底130中的开口132限定。
由半导体芯片134提供的信号对应于压电激活悬置膜136响应于通过压力端口作用到膜136上的空气流的量而产生的移动或移位量。为此，第一玻璃衬底130中的开口132与模制化合物124的开口通道126对准，并且在膜136的一侧与膜136对准，以允许空气流入开口通道126中来作用到膜136上。第二玻璃衬底138中的空腔140在膜136的与第一玻璃衬底130中的开口132相反的一侧与膜136对准，以允许膜136响应于空气流移动。
图2A至图2F示出了制造图1中所示的压力传感器封装体100的方法的一个实施例。
在图2A中，例如以引线框架的形式提供压力传感器封装体100的衬底104和引线120。使用任何标准的芯片附连工艺(诸如焊接、胶合等)将逻辑芯片102附连到衬底104。在压力传感器106安装到铜引线框架的金属芯片焊盘的情况下，芯片焊盘可以具有从芯片焊盘向外延伸并将芯片焊盘连接到铜引线框架的外围的多个支撑结构或所谓的条(图2A中未示出)。引线框架典型地由平金属片例如通过冲压或蚀刻形成。例如，金属片可以暴露于去除未被光致抗蚀剂覆盖的区域的化学蚀刻剂。可以执行其他处理，例如激光蚀刻以图案化金属片。在图案化工艺之后，将图案化的框架单片化(分离)成引线框架。具有芯片焊盘和引线的一个这样的引线框架的一部分在图2A中示出，其中，芯片焊盘对应于衬底104，并且引线对应于外部电触点120。
在图2B中，将焊线122在一端连接到逻辑芯片102的电触点116，并在相反端连接到引线120。焊线、带、金属夹等可用于形成这些连接。
在图2C中，翻转封装体组件，并且使用任何标准的芯片附连工艺(例如焊接、胶合等)将压力传感器106附连到衬底104的与逻辑芯片102相反的一侧104b。
在图2D中，将引线118在一端连接到压力传感器106的电触点116并且在相反端连接到引线120。焊线、带、金属夹等可用于形成这些连接。
在图2E中，压力传感器106和连接到压力传感器106的电触点110的焊线118的一部分由硅胶128覆盖。硅胶128经受固化过程。可以使用任何标准的硅胶。
在图2F中，封装体组件在模制工具中模制。所得模制化合物124完全包封逻辑芯片102和连接到逻辑芯片102的电触点116的焊线122。模制化合物124还部分地包封连接到压力传感器106的电触点110的焊线118。压力传感器106由硅胶128包封，硅胶128又由模制化合物124包封，以便提供压力传感器106与模制化合物124之间的机械应力释放缓冲。设计模制工具，使得开口通道126在模制化合物124中形成，开口通道与衬底104中的开口114、压力传感器106的压力入口108对准，以便限定压力传感器封装体100的压力端口。在基于引线框架的衬底104的情况下，修整引线框架被并且弯曲引线120。
图3示出了压力传感器封装体200的另一实施例。图3中所示的实施例类似于图1中所示的实施例。然而，不同的是，省去了压力传感器106的两个玻璃衬底130、138。因此，压力传感器106的半导体芯片134附连到衬底104的与逻辑芯片102相反一侧104b而不是附连到玻璃衬底。压力传感器半导体芯片134具有压电激活悬置膜136和凹陷区域137。根据所述实施例，压力传感器封装体200的压力端口还由压力传感器半导体芯片134的凹陷区域137限定。此外，压力传感器半导体芯片134的凹陷区域137还与膜136对准，以便允许空气流入压力端口中以作用到膜136上。
图4示出了压力传感器封装体300的另一实施例。图4中所示的实施例类似于图1中所示的实施例。然而，不同的是，逻辑芯片102具有与模制化合物124中的开口通道126和衬底104中的开口114对准的开口302。因此，压力传感器封装体300的压力端口还由逻辑芯片102中的开口302限定。而且，限定模具化合物124中的开口通道126的每个侧壁304终止于逻辑芯片102的背离衬底104的表面102b处。因此，限定逻辑芯片102中的开口302的每一侧壁306未被模制化合物124覆盖。与图1中所示的实施例不同的还有，在附连压力传感器106之前，预模制衬底104。也就是说，将逻辑芯片102附连到衬底104的一侧104a，然后模制封装体组件。预模制的封装体组件在衬底104的与逻辑芯片102相反的一侧104b处具有位于模具化合物124中的空腔308。压力传感器106布置在空腔108中并附连到衬底104的该侧104b。
图5A至5F示出了制造图4中所示的压力传感器封装体300的方法的一个实施例。
在图5A中，例如以引线框架的形式提供压力传感器封装体300的衬底104和引线120。使用任何标准的芯片附连工艺(诸如焊接、胶合等)将逻辑芯片102附连到衬底104。逻辑芯片102附连到衬底104，使得逻辑芯片102中的开口302与衬底104中的开口114对准。
在图5B中，焊线122在一端连接到逻辑芯片102的电触点116，并在相反端连接到引线120。可以使用焊线、带、金属夹等形成这些连接。
在图5C中，封装体组件在模制工具中模制。设计模制工具，使得在模制化合物124中形成开口通道126，该开口通道与衬底104中的开口114和逻辑芯片102中的开口302对准。压力传感器封装体的压力端口还由逻辑芯片102中的开口302限定。限定模制化合物124中的开口通道126的每个侧壁304延伸到并且终止于逻辑芯片102的背离衬底104的表面102b处。限定逻辑芯片102中的开口302的每个侧壁306未被模制化合物124覆盖。进一步设计模制工具，使得所得预模制的封装体组件在衬底104的与逻辑芯片102相反的一侧104b处具有位于模制化合物124中的空腔308。所使用的模制工艺能够在逻辑芯片102的背离衬底104的表面102b上形成密封。在一个实施例中，采用膜辅助模制工艺，其中，一个或多个塑料膜在模具中使用。在将引线框架/衬底104和逻辑芯片102装载到模具中之前，膜被吸入模具(残料废品(cull)、流道和空腔)的内表面中。然后进行标准的传递模制工艺。
在图5D中，翻转封装体组件，并且将压力传感器106布置于先前在模制化合物124中形成的空腔308中，并且使用任何标准的芯片附连工艺(例如焊接、胶合等)附连到衬底104的与逻辑芯片102相反的一侧104b。
在图5E中，将焊线118在一端连接到压力传感器106的电触点110，并且在相反端连接到引线120。可以使用焊线、带、金属夹等形成这些连接。
在图5F中，压力传感器106和连接到压力传感器106的电触点110的焊线118由经历固化过程的硅胶128覆盖。在基于引线框架的衬底104的情况下，然后修整引线框架并且如果需要可以弯曲引线120。或者，可以在逻辑芯片102和压力传感器106都附连到衬底104的相反侧104a、104b之后并且在提供和固化硅胶128之后模制封装体组件，例如如上面结合图2F所描述的那样。
图6示出了压力传感器封装体400的另一实施例。图6中所示的实施例类似于图4中所示的实施例。然而，不同的是，省去了压力传感器106的两个玻璃衬底130、138。因此，压力传感器106的半导体芯片134附连到衬底104的与逻辑芯片102相反的一侧104b，而不是附连到玻璃衬底。压力传感器半导体芯片134具有压电激活悬置膜136和凹陷区域137，并且压力传感器封装体400的压力端口还由如前结合图3所描述的压力传感器半导体芯片134的凹陷区域137限定。不同于图3，逻辑芯片102具有与模制化合物124中的开口通道126和衬底104中的开口114对准的开口302，以便允许空气流入到压力端口中以作用到压力传感器半导体芯片134的膜136上。
图7示出了压力传感器封装体500的另一实施例。图7中所示的实施例类似于图4中所示的实施例。然而，不同的是，限定模制化合物124中的开口通道126的每个侧壁304终止于衬底104的表面104a处，逻辑芯片102附连到该表面。此外，限定逻辑芯片102中的开口302的每个侧壁306由模制化合物124覆盖。
图8A至8F示出了制造图7中所示的压力传感器封装体500的方法的一个实施例。
在图8A中，例如以引线框架的形式提供压力传感器封装体500的衬底104和引线120。使用任何标准的芯片附连工艺(诸如焊接、粘合等)将逻辑芯片102附连到衬底104。将逻辑芯片102附连到衬底104，使得逻辑芯片102中的开口302与衬底104中的开口114对准。
在图8B中，将焊线122在一端连接到逻辑芯片102的电触点116，并在相反端连接到引线120。焊线、带、金属夹等可以用于形成这些连接。
在图8C中，封装体组件在模制工具中模制。设计模制工具，使得开口通道126在模制化合物124中形成，该开口通道与逻辑芯片102中的开口302和衬底104中的开口114对准。压力传感器封装体的压力端口还由逻辑芯片102中的开口302限定。限定模制化合物124中的开口通道126的每个侧壁304延伸到并且终止于衬底104的附连有逻辑芯片102的表面104a处。因此，限定逻辑芯片102中的开口302的每个侧壁306由模制化合物124覆盖。还设计模制工具，使得所得到的预模制封装体组件在衬底104的与逻辑芯片102相反的一侧104b处具有位于模制化合物124中的空腔308。可以使用任何标准的模制工艺。
在图8D中，翻转封装体组件，并且将压力传感器106布置于先前在模制化合物124中形成的空腔308中，并且使用任何标准的附连工艺(例如焊接、胶合等)附连到衬底104的与逻辑芯片102相反的一侧104b。
在图8E中，将焊线118在一端连接到压力传感器106的电触点110，并且在相反端连接到引线120。可以使用焊线、带、金属夹等形成这些连接。
在图8F中，压力传感器106和连接到压力传感器106的电触点110的焊线118由硅胶128覆盖。硅胶128经受固化过程。在基于引线框架的衬底104的情况下，然后修整引线框架，并且如果需要可以弯曲引线120。或者，可以在逻辑芯片102和压力传感器106附连到衬底104的相反侧104a、104b并且在硅胶128被提供和固化之后模制封装体组件，例如如上面结合图2F所描述的那样。
图9示出了压力传感器封装体600的另一实施例。图9中所示的实施例类似于图7中所示的实施例。然而，不同的是，省去了压力传感器106的两个玻璃衬底130、138。因此，压力传感器106的半导体芯片134附连到衬底104的与逻辑芯片102相反的一侧104b，而不是附连到玻璃衬底。压力传感器半导体芯片134具有压电激活悬置膜136和凹陷区域137。压力传感器封装体600的压力端口还由压力传感器半导体芯片134的凹陷区域137限定，如上面结合图3所描述的那样。
为了便于描述，使用诸如“下方”，“之下”，“下部”，“之上”，“上部”等之类的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中所示的不同的取向之外的器件的不同取向。此外，诸如“第一”，“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。类似术语在整个描述中指代相同的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示所述元件或特征的存在，但不排除额外的元件或特征。冠词“一”，“一”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
考虑到上述变化和应用的范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其法律等同替换限制。

Claims (20)

1.一种压力传感器封装体，包括：
具有开口的衬底；
压力传感器，所述压力传感器具有附连到所述衬底的第一侧和与所述第一侧相反的第二侧，所述第一侧具有与所述衬底中的开口对准的压力入口，所述第二侧具有一个或多个电触点；
逻辑芯片，所述逻辑芯片附连到所述衬底的与所述压力传感器相反的一侧并且能够用于处理来自所述压力传感器的信号；
连接到所述压力传感器的所述一个或多个电触点的第一电导体；
连接到所述逻辑芯片的一个或多个电触点的第二电导体；
模制化合物，所述模制化合物完全包封所述第二电导体并且至少部分地包封所述逻辑芯片和所述第一电导体；以及
位于所述模制化合物中的开口通道，所述开口通道与所述衬底中的开口对准，以便限定所述压力传感器封装体的压力端口。
2.根据权利要求1所述的压力传感器封装体，其中，所述逻辑芯片和所述压力传感器在垂直于所述压力传感器的第一侧的竖直方向上至少部分地重叠。
3.根据权利要求1所述的压力传感器封装体，其中，所述逻辑芯片具有与所述模制化合物中的开口通道和所述衬底中的开口对准的开口，且所述压力传感器封装体的压力端口还由所述逻辑芯片中的开口限定。
4.根据权利要求3所述的压力传感器封装体，其中，限定所述模制化合物中的开口通道的每个侧壁终止于所述逻辑芯片的背离所述衬底的表面处，且限定所述逻辑芯片中的开口的每个侧壁未被所述模制化合物覆盖。
5.根据权利要求3所述的压力传感器封装体，其中，限定所述模制化合物中的开口通道的每个侧壁终止于所述衬底的附连有逻辑芯片的表面处，且限定所述逻辑芯片中的开口的每个侧壁被所述模制化合物覆盖。
6.根据权利要求1所述的压力传感器封装体，其中，所述衬底是电路板、陶瓷衬底、或引线框架的一部分。
7.根据权利要求1所述的压力传感器封装体，其中，所述第一电导体和所述第二电导体包括焊线。
8.根据权利要求1所述的压力传感器封装体，还包括：
多个引线，所述多个引线在第一端处嵌入所述模制化合物中并且在第二端处从所述模制化合物中突出，所述引线的第二端形成所述压力传感器封装体的外部电触点，
其中，所述第一电导体将所述压力传感器的所述一个或多个电触点连接到所述引线中的一个或多个，
其中，所述第二电导体将所述逻辑芯片的所述一个或多个电触点连接到所述引线中的一个或多个。
9.根据权利要求8所述的压力传感器封装体，其中，所述引线的第一端在所述模制化合物中在与所述衬底不同的层面处终止，从而所述引线的第一端和所述衬底在所述模制化合物内竖直偏移开。
10.根据权利要求1所述的压力传感器封装体，其中；
所述压力传感器包括附连到所述衬底的与所述逻辑芯片相反的一侧并且具有形成所述压力入口的开口的第一玻璃衬底、堆叠在所述第一玻璃衬底上并且包括膜的半导体芯片以及堆叠在所述半导体芯片上并且包括空腔的第二玻璃衬底；
所述压力传感器封装体的压力端口还由所述第一玻璃衬底中的开口限定；
所述第一玻璃衬底中的开口在膜的一侧处与所述膜对准，以便允许空气流入所述压力端口而作用到膜上；并且
所述第二玻璃衬底中的空腔在膜的与第一玻璃衬底相反的一侧与所述膜对准，以便允许所述膜响应于空气流移动。
11.根据权利要求1所述的压力传感器封装体，其中：
所述压力传感器包括半导体芯片，所述半导体芯片附连到所述衬底的与所述逻辑芯片相反的一侧并且具有膜和凹陷区域；
所述压力传感器封装体的压力端口还由所述半导体芯片的凹陷区域限定；并且
所述半导体芯片的凹陷区域与所述膜对准，以便允许空气流入所述压力端口而作用到膜上。
12.根据权利要求1所述的压力传感器封装体，还包括：覆盖所述压力传感器和所述第一电导体的一部分的硅胶，所述硅胶布置于所述模制化合物与所述压力传感器之间。
13.一种制造压力传感器封装体的方法，所述方法包括：
将压力传感器的第一侧附连到具有开口的衬底，所述压力传感器具有与所述第一侧相反的第二侧，所述第一侧具有与所述衬底中的开口对准的压力入口，所述第二侧具有一个或多个电触点；
将逻辑芯片附连到所述衬底的与所述压力传感器相反的一侧，所述逻辑芯片能够用于处理来自所述压力传感器的信号；
将第一电导体连接到所述压力传感器的一个或多个电触点；
将第二电导体连接到所述逻辑芯片的一个或多个电触点；
在模制化合物中完全包封所述第二电导体和至少部分地包封所述逻辑芯片和所述第一电导体；并且
在所述模制化合物中形成与所述衬底中的开口对准的开口通道，以便限定所述压力传感器封装体的压力端口。
14.根据权利要求13所述的方法，还包括：
将所述逻辑芯片中的开口与所述模制化合物中的开口通道和所述衬底中的开口对准，
其中，所述压力传感器封装体的压力端口还由所述逻辑芯片中的开口限定。
15.根据权利要求14所述的方法，其中，模制化合物被形成为使得：限定所述模制化合物中的开口通道的每个侧壁延伸到且终止于所述逻辑芯片的背离所述衬底的表面处而且限定所述逻辑芯片中的开口的每个侧壁未被所述模制化合物覆盖。
16.根据权利要求14所述的方法，其中，模制化合物被形成为使得：限定所述模制化合物中的开口通道的每个侧壁延伸到且终止于所述衬底的附连有逻辑芯片的表面处而且限定所述逻辑芯片中的开口的每个侧壁被模制化合物覆盖。
17.根据权利要求13所述的方法，还包括：
将多个引线在第一端处嵌入所述模制化合物中，并且使得所述引线在第二端处从所述模制化合物突出，所述引线的第二端形成所述压力传感器封装体的外部电触点；
经由所述第一电导体将所述压力传感器的一个或多个电触点连接到所述引线中的一个或多个；并且
经由所述第二电导体将所述逻辑芯片的一个或多个电触点连接到所述引线中的一个或多个。
18.根据权利要求13所述的方法，其中，将所述压力传感器的第一侧附连到所述衬底包括：
将所述压力传感器的第一玻璃衬底附连到所述衬底的与所述逻辑芯片相反的一侧，所述第一玻璃衬底具有形成所述压力入口的开口，所述压力传感器还具有堆叠在所述第一玻璃衬底上且包括膜的半导体芯片以及堆叠在所述半导体芯片上且包括空腔的第二玻璃衬底，
其中，所述压力传感器封装体的压力端口还由所述第一玻璃衬底中的开口限定，
其中，所述第一玻璃衬底附连到所述衬底的与所述逻辑芯片相反的一侧，使得所述第一玻璃衬底中的开口在所述膜的一侧与所述膜对准，以便允许空气流入所述压力端口而作用到所述膜上，并且所述第二玻璃衬底中的空腔在所述膜的与所述第一玻璃衬底相反的一侧与所述膜对准，以便允许所述膜响应于空气流移动。
19.根据权利要求13所述的方法，其中，所述压力传感器包括半导体芯片，所述半导体芯片附连到所述衬底的与所述逻辑芯片相反的一侧，并且具有膜和凹陷区域，其中，所述压力传感器封装体的压力端口还由所述半导体芯片的凹陷区域限定，所述方法还包括：
将所述半导体芯片的凹陷区域与所述膜对准，以便允许空气流入所述压力端口而作用到所述膜上。
20.根据权利要求13所述的方法，还包括：
用硅胶覆盖所述压力传感器、和所述第一电导体的一部分，所述硅胶布置于所述模制化合物与所述压力传感器之间。
CN201710192380.7A 2016-03-29 2017-03-28 多芯片压力传感器封装体 Active CN107240583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/084,232 2016-03-29
US15/084,232 US9952110B2 (en) 2016-03-29 2016-03-29 Multi-die pressure sensor package

Publications (2)

Publication Number Publication Date
CN107240583A true CN107240583A (zh) 2017-10-10
CN107240583B CN107240583B (zh) 2020-04-14

Family

ID=59886077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710192380.7A Active CN107240583B (zh) 2016-03-29 2017-03-28 多芯片压力传感器封装体

Country Status (3)

Country Link
US (1) US9952110B2 (zh)
CN (1) CN107240583B (zh)
DE (1) DE102017205346B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768034A (zh) * 2017-11-09 2019-05-17 罗伯特·博世有限公司 压力传感器模块和具有压力传感器模块的压力传感器设备
CN113286992A (zh) * 2019-01-03 2021-08-20 德尔福知识产权有限公司 压力传感器组件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107290096A (zh) * 2016-04-11 2017-10-24 飞思卡尔半导体公司 具有膜片的压力感测集成电路器件
KR20180037518A (ko) * 2016-10-04 2018-04-12 주식회사 아이티엠반도체 멀티 센서 장치 및 멀티 센서 장치의 제조 방법
US10119869B1 (en) * 2017-12-21 2018-11-06 Tactotek Oy Method for manufacturing a strain gauge device, a strain gauge device, and the use of the device
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11193842B2 (en) * 2019-06-06 2021-12-07 Te Connectivity Solutions Gmbh Pressure sensor assemblies with protective pressure feature of a pressure mitigation element
US11897763B2 (en) 2019-12-16 2024-02-13 Stmicroelectronics, Inc. Capless semiconductor package with a micro-electromechanical system (MEMS)
US11908755B2 (en) 2020-02-21 2024-02-20 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
DE102020120370B3 (de) 2020-08-03 2022-02-03 Infineon Technologies Ag Mems-sensor mit partikelfilter und verfahren zu seiner herstellung
US11397120B2 (en) 2020-09-23 2022-07-26 Apple Inc. Interface pressure sensor system for electronic device
US11839450B2 (en) 2020-09-23 2023-12-12 Apple Inc. Pressure sensor module for wearable applanation tonometer
US11839451B2 (en) 2020-09-23 2023-12-12 Apple Inc. Sensing structure for pulse-wave velocity measurement
US20220221353A1 (en) * 2021-01-12 2022-07-14 Texas Instruments Incorporated Semiconductor force sensors
KR102515303B1 (ko) * 2021-04-30 2023-03-29 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253399A (zh) * 2005-08-16 2008-08-27 罗伯特·博世有限公司 具有基片和壳体的传感器装置及制造传感器装置的方法
CN101944514A (zh) * 2010-04-27 2011-01-12 日月光半导体制造股份有限公司 半导体封装结构以及封装制作工艺
CN102659069A (zh) * 2010-12-23 2012-09-12 罗伯特·博世有限公司 具有至少一个mems组件的部件及其制造方法
US20140217566A1 (en) * 2013-02-01 2014-08-07 Analog Devices, Inc. Double-sided package
CN104517914A (zh) * 2013-09-27 2015-04-15 英飞凌科技股份有限公司 具有集成的密封的压力传感器封装
US20150137279A1 (en) * 2013-11-21 2015-05-21 Kong Bee Tiu Multi-die sensor device
CN104697707A (zh) * 2013-12-06 2015-06-10 英飞凌科技股份有限公司 具有堆叠管芯布置的压力传感器封装

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02291838A (ja) 1989-05-02 1990-12-03 Nec Corp ディスポーザブル血圧トランスデューサ
US6891239B2 (en) * 2002-03-06 2005-05-10 The Charles Stark Draper Laboratory, Inc. Integrated sensor and electronics package
US7282786B2 (en) * 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
US20080222884A1 (en) * 2007-03-14 2008-09-18 Honeywell International Inc. Packaging for chip-on-board pressure sensor
EP2090873B1 (en) * 2008-02-14 2011-06-01 Elmos Advanced Packaging B.V. Integrated circuit package
US8115286B2 (en) * 2008-10-22 2012-02-14 Honeywell International Inc. Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
DE102012209235B4 (de) * 2012-05-31 2023-08-10 Robert Bosch Gmbh Sensormodul mit zwei mikromechanischen Sensorelementen
US9448130B2 (en) * 2013-08-31 2016-09-20 Infineon Technologies Ag Sensor arrangement
US9628918B2 (en) * 2013-11-25 2017-04-18 Infineon Technologies Ag Semiconductor device and a method for forming a semiconductor device
US20160282212A1 (en) * 2015-03-25 2016-09-29 Infineon Technologies Ag Molded semiconductor package having enhanced local adhesion characteristics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253399A (zh) * 2005-08-16 2008-08-27 罗伯特·博世有限公司 具有基片和壳体的传感器装置及制造传感器装置的方法
CN101944514A (zh) * 2010-04-27 2011-01-12 日月光半导体制造股份有限公司 半导体封装结构以及封装制作工艺
CN102659069A (zh) * 2010-12-23 2012-09-12 罗伯特·博世有限公司 具有至少一个mems组件的部件及其制造方法
US20140217566A1 (en) * 2013-02-01 2014-08-07 Analog Devices, Inc. Double-sided package
CN104517914A (zh) * 2013-09-27 2015-04-15 英飞凌科技股份有限公司 具有集成的密封的压力传感器封装
US20150137279A1 (en) * 2013-11-21 2015-05-21 Kong Bee Tiu Multi-die sensor device
CN104697707A (zh) * 2013-12-06 2015-06-10 英飞凌科技股份有限公司 具有堆叠管芯布置的压力传感器封装

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768034A (zh) * 2017-11-09 2019-05-17 罗伯特·博世有限公司 压力传感器模块和具有压力传感器模块的压力传感器设备
CN113286992A (zh) * 2019-01-03 2021-08-20 德尔福知识产权有限公司 压力传感器组件
CN113286992B (zh) * 2019-01-03 2023-03-14 德尔福知识产权有限公司 压力传感器组件
US11719589B2 (en) 2019-01-03 2023-08-08 Delphi Technologies Ip Limited Systems and methods for pressure sensor assembly including improved encapsulation material

Also Published As

Publication number Publication date
DE102017205346B4 (de) 2024-05-16
DE102017205346A1 (de) 2017-10-05
US20170284880A1 (en) 2017-10-05
US9952110B2 (en) 2018-04-24
CN107240583B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN107240583A (zh) 多芯片压力传感器封装体
CN104697707B (zh) 具有堆叠管芯布置的压力传感器封装
US6677675B2 (en) Microelectronic devices and microelectronic die packages
US7282786B2 (en) Semiconductor package and process for making the same
EP3032227B1 (en) Flow sensor package
US6770163B1 (en) Mold and method for encapsulation of electronic device
TW201036120A (en) Exposed pad backside pressure sensor package
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US20140374848A1 (en) Semiconductor sensor device with metal lid
CN104517914A (zh) 具有集成的密封的压力传感器封装
US8307714B1 (en) Dual port pressure sensor
US20180053749A1 (en) Apparatus and methods for multi-die packaging
CN107527874B (zh) 腔式压力传感器器件
US9021689B2 (en) Method of making a dual port pressure sensor
JP4326609B2 (ja) 半導体素子を製造する方法
US20170033058A1 (en) Structures and methods for semiconductor packaging
US6683370B1 (en) Semiconductor component and method of manufacturing same
GB2432457A (en) Sensor arrangement and method for fabricating a sensor arrangement
TW201815661A (zh) 微機電裝置及製造方法
US9508632B1 (en) Apparatus and methods for stackable packaging
CN212387732U (zh) 电子设备
JP4207671B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant