CN104882410A - Soi器件及其形成方法 - Google Patents
Soi器件及其形成方法 Download PDFInfo
- Publication number
- CN104882410A CN104882410A CN201410071542.8A CN201410071542A CN104882410A CN 104882410 A CN104882410 A CN 104882410A CN 201410071542 A CN201410071542 A CN 201410071542A CN 104882410 A CN104882410 A CN 104882410A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- semiconductor substrate
- soi device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种SOI器件及其形成方法，该方法包括：提供半导体衬底；在所述半导体衬底上依次形成牺牲层和第一半导体层；形成栅极结构，其中该栅极结构位于所述第一半导体层上；将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除，暴露出所述牺牲层；将所述牺牲层去除，使所述第一半导体层和半导体衬底之间形成空隙；在所述半导体衬底上形成介质层，所述介质层至少填充所述第一半导体层和半导体衬底之间的空隙；在所述源极区域和漏极区域内生长第二半导体层，所述第二半导体层和所述第一半导体层相接。本发明能够在非SOI晶圆上形成SOI器件，有利于降低成本。
Description
技术领域
本发明涉及半导体器件及半导体加工工艺，尤其涉及一种SOI器件及其形成方法。
背景技术
绝缘体上硅（SOI）晶圆能够更好地控制短沟道效应（SCE，Short ChannelEffect），还能够消除结漏电（junction leakage）和隔离漏电（isolation leakage），而且能减少热载流子注入（HCI，Hot Carrier Injection），因而在半导体业界极具吸引力。
但是，由于SOI晶圆成本高昂，因而并未广泛地应用在批量化生产的半导体产业中。
发明内容
本发明要解决的技术问题是提供一种SOI器件及其形成方法，能够在非SOI晶圆上形成SOI器件，有利于降低成本。
为解决上述技术问题，本发明提供了一种SOI器件的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成牺牲层和第一半导体层；
形成栅极结构，其中该栅极结构位于所述第一半导体层上；
将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除，暴露出所述牺牲层；
将所述牺牲层去除，使所述第一半导体层和半导体衬底之间形成空隙；
在所述半导体衬底上形成介质层，所述介质层至少填充所述第一半导体层和半导体衬底之间的空隙；
在所述源极区域和漏极区域内生长第二半导体层，所述第二半导体层和所述第一半导体层相接。
根据本发明的一个实施例，在所述半导体衬底上形成介质层包括：
生长介质层，所述介质层填充所述第一半导体层和半导体衬底之间的空隙并延伸至覆盖所述源极区域和漏极区域内的半导体衬底；
将所述源极区域和漏极区域内的介质层刻蚀移除；
其中，所述第二半导体层位于所述半导体衬底上。
根据本发明的一个实施例，在所述半导体衬底上形成介质层包括：
生长介质层，所述介质层填充所述第一半导体层和半导体衬底之间的空隙并延伸至覆盖所述源极区域和漏极区域内的半导体衬底；
将多余的介质层刻蚀移除，使得所述介质层具有平坦的表面；
其中，所述第二半导体衬底位于所述介质层上。
根据本发明的一个实施例，所述牺牲层的材料为SiGe或Ge。
根据本发明的一个实施例，所述第一半导体层和第二半导体层的材料为硅。
根据本发明的一个实施例，所述介质层的材料为氧化硅。
根据本发明的一个实施例，将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除之前还包括：形成隔离结构，该隔离结构穿过所述第一半导体层和牺牲层并延伸入所述半导体衬底内；所述牺牲层被去除后，所述栅极结构由所述隔离结构支撑。
根据本发明的一个实施例，形成所述栅极结构之后还包括：
形成保护层，所述保护层覆盖所述栅极结构；
在所述源极区域和漏极区域内生长第二半导体层之后还包括：
对所述第二半导体层进行刻蚀，以在其中形成沟槽；
在所述沟槽中填充SiGe或SiC。
本发明还提供了一种SOI器件，包括：
半导体衬底；
位于所述半导体衬底上的介质层；
位于所述介质层上的第一半导体层；
位于所述第一半导体层上的栅极结构；
位于所述栅极结构两侧的源极区域和漏极区域内的第二半导体层，所述第二半导体层与所述第一半导体层相接且所述第二半导体层位于所述半导体衬底上。
根据本发明的一个实施例，所述第一半导体层和第二半导体层的材料为硅。
根据本发明的一个实施例，所述介质层的材料为氧化硅。
根据本发明的一个实施例，该SOI器件还包括：隔离结构，该隔离结构穿过所述第二半导体层并延伸入所述半导体衬底内。
根据本发明的一个实施例，所述第二半导体层中具有沟槽，该沟槽内填充有SiGe或SiC。
与现有技术相比，本发明具有以下优点：
本发明实施例的SOI器件的形成方法能够在非SOI衬底上形成器件，且实现的效果与在SOI晶圆上形成的器件基本相同，因此无需使用成本高昂的SOI衬底即可实现与其相类似的益处，有利于降低成本。
进一步地，本发明实施例形成的SOI器件可以是半SOI结构，也就是器件的源极和漏极仍然与半导体衬底相连，而沟道区则被介质层隔离；或者也可以是全SOI结构，也就是器件的源极、漏极和沟道区都被介质层隔离。
附图说明
图1是本发明实施例的SOI器件的形成方法的流程示意图；
图2至图9是根据本发明的SOI器件的形成方法的第一实例中各步骤对应的剖面结构示意图；
图10是图6所示结构沿另一个方向的剖面结构示意图，图10和图6的剖面方向垂直；
图11和图12是根据本发明的SOI器件的形成方法的第二实例中的部分步骤对应的剖面结构示意图。
具体实施方式
现有技术中，虽然使用SOI晶圆形成的SOI器件具有各种优点，但是由于SOI晶圆高昂的成本，导致其并未在产业中被大规模使用。
本发明提供了一种SOI器件的形成方法，能够在非SOI衬底上形成SOI器件，其效果和在SOI衬底上形成的SOI器件基本相同，从而能够大大降低生产成本。
参考图1，该SOI器件的形成方法包括如下步骤：
步骤S11，提供半导体衬底；
步骤S12，在所述半导体衬底上依次形成牺牲层和第一半导体层；
步骤S13，形成栅极结构，其中该栅极结构位于所述第一半导体层上；
步骤S14，将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除，暴露出所述牺牲层；
步骤S15，将所述牺牲层去除，使所述第一半导体层和半导体衬底之间形成空隙；
步骤S16，在所述半导体衬底上形成介质层，所述介质层至少填充所述第一半导体层和半导体衬底之间的空隙；
步骤S17，在所述源极区域和漏极区域内生长第二半导体层，所述第二半导体层和所述第一半导体层相接。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
下面参考图2至图9对第一实例进行说明。
首先参考图2，提供半导体衬底20，该半导体衬底20为非SOI衬底。作为一个非限制性的例子，该半导体衬底20可以是硅衬底。
之后，在该半导体衬底20上形成牺牲层21，并在牺牲层21上形成第一半导体层22。其中，牺牲层21的材料可以是SiGe或Ge，或者其他适当的材料。第一半导体层22的材料可以是Si，或者其他适当的半导体材料。需要说明的是，牺牲层21和第一半导体层22的厚度可以根据器件本身的需求以及工艺能力来确定。
参考图3，形成隔离结构24，该隔离结构24穿过第一半导体层22和牺牲层21并延伸入半导体衬底20内。该隔离结构24例如可以是浅沟槽隔离结构（STI），其形成过程例如可以包括：对第一半导体层22、牺牲层21和半导体衬底20进行刻蚀，在其中形成沟槽；之后在形成的沟槽中填充介电材料，例如二氧化硅。
接下来，在第一半导体层22上形成栅极结构23，该栅极结构23可以部分压在隔离结构23上。该栅极结构23例如可以包括栅氧化层以及位于栅氧化层之上的多晶硅栅极。此外，作为一个非限制性的例子，该栅极结构23周围还可以形成有侧墙（spacer）231。
另外，在形成侧墙231之前，还可以对栅极结构231下方的第一半导体层22进行轻掺杂漏（LDD）的口袋注入（pocket implant）。
参考图4，形成保护层232，该保护层232覆盖栅极结构23以及侧墙231。该保护层232是可选的，主要用途是后期对源极区域和漏极区域刻蚀形成沟槽以填充SiGe或SiC时，对栅极结构23起到保护作用，稍后将进行详细说明。
该保护层232例如可以包括堆叠的氧化硅层和氮化硅层，其形成方法例如可以是化学气相沉积（CVD）。在沉积之后，保护层232通常会一并覆盖第一半导体层22和隔离结构24的表面，可以采用干法刻蚀将覆盖在第一半导体层22和隔离结构24上的保护层232去除。
参考图5，将栅极结构23两侧的源极区域和漏极区域内的第一半导体层22去除，将位于第一半导体层22下方的牺牲层21暴露出来。作为一个非限制性的例子，可以采用干法刻蚀的方法将源极区域和漏极区域内的第一半导体层22刻蚀去除。
参考图6，将牺牲层21去除。牺牲层21被去除之后，栅极结构23下方的第一半导体层22与半导体衬底20之间形成空隙。
同时结合图6和图10，图10是图6所示结构沿另一个方向的剖面图，图10和图6的剖面方向垂直，由图6和图10可以看出，此时，栅极结构23以及位于其下方的第一半导体层22部分悬空，不过，由于隔离结构24对栅极结构23形成支撑作用，因而栅极结构23并不会垮塌。
参考图7，生长介质层25，该介质层25填充第一半导体层22和半导体衬底20之间的空隙，并延伸至覆盖源极区域和漏极区域内的半导体衬底20上。该介质层25的材料例如可以是氧化硅，其形成方法可以是热氧化法或者化学气相沉积。
参考图8，对介质层25进行刻蚀，将栅极结构23两侧的源极区域和漏极区域内的介质层25刻蚀去除，暴露出半导体衬底20。
参考图9，生长第二半导体层26，生长得到的第二半导体层26位于源极区域和漏极区域内且位于半导体衬底20上，并且，该第二半导体层26和第一半导体层22相接。更加具体而言，该第二半导体层26包围栅极结构23下方的介质层25以及第一半导体层22。
第二半导体层26的形成方法例如可以是外延生长，在外延生长过程中，第二半导体层26可以同时从第一半导体层22和半导体衬底20的表面生长出来。优选地，第二半导体层26的材料与第一半导体层22的材料相同，例如都是硅。
在形成第二半导体层26之后，还可以执行其他CMOS工艺步骤。例如，可以对源极区域和漏极区域内的第二半导体层26进行刻蚀，以在第二半导体层26中形成沟槽，刻蚀时，先前形成的保护层232将对栅极结构23形成保护作用；之后，对于PMOS晶体管，在沟槽内填充SiGe；对于NMOS晶体管，在沟槽内填充SiC。
第一实例中形成的SOI器件如图9所示，包括：半导体衬底20；位于半导体衬底20上的介质层25；位于介质层25上的第一半导体层22；位于第一半导体层22上的栅极结构23，该栅极结构23周围形成有侧墙231；位于栅极结构23两侧的源极区域和漏极区域内的第二半导体层26，该第二半导体层26与第一半导体层22相接，并且第二半导体层26位于半导体衬底20上。另外，该SOI器件还包括隔离结构24，该隔离结构24穿过第二半导体层26并延伸入半导体衬底20中。
第一实例中，第二半导体层26仍然与半导体衬底20相接，也就是后续形成在第二半导体层26中的源区和漏区与半导体衬底20并未隔离；而栅极结构23下方的第一半导体层22与半导体衬底20之间通过介质层25隔离，也就是位于第一半导体层22中的沟道区与半导体衬底20之间相隔离，因此，第一实例形成的器件结构为半SOI结构。
由上，第一实例的方案可以使用非SOI衬底来形成SOI器件，其效果与采用SOI衬底形成的器件基本相同。此外，第一实例的方案可以和抬高源漏工艺（raisedsource and drain process）相兼容。
下面参考图11和图12对第二实例进行说明。
第二实例的工艺步骤从开始阶段至形成介质层是和第一实例相同的，请参照第一实例中图2至图7以及相关的描述，不再赘述。
参考图7和图11，在形成介质层25之后，将多余的介质层25刻蚀移除，使得保留的介质层25具有平坦的表面。更进一步而言，刻蚀之后，保留的介质层25的上表面与第一半导体层22的下表面相齐平。
之后参考图12，生长第二半导体层26，该第二半导体层26位于介质层25之上并且和第一半导体层22相接。第二半导体层26的形成方法可以是外延生长，可以从第一半导体层22的侧表面生长出来。类似地，第二半导体层26的材料优选为和第一半导体层22的材料相同，例如都是硅。
至此，第二实例中形成的SOI器件如图12所示，包括：半导体衬底20；位于半导体衬底20上的介质层25；位于介质层25上的第一半导体层22和第二半导体层25，该第二半导体层25和第一半导体层22相接；位于第一半导体层22上的栅极结构23，该栅极结构23周围形成有侧墙231。此外，该SOI器件还可以包括：隔离结构24，该隔离结构24穿过第二半导体层26和介质层25并延伸入半导体衬底20中。
进一步而言，第一半导体层22位于栅极结构23下方，而第二半导体层25位于栅极结构23两侧的源极区域和漏极区域。
第二实例中，第二半导体层26、第一半导体层22与半导体衬底20之间都通过介质层25隔离，也就是位于第一半导体层22中的沟道区、后续形成在二半导体层26中的源区和漏区与半导体衬底20都相互隔离，因此，第二实例形成的器件结构为全SOI结构。
由上，第二实例的方案可以使用非SOI衬底来形成SOI器件，其效果与采用SOI衬底形成的器件基本相同。此外，第二实例的方案也可以和抬高源漏工艺（raised source and drain process）相兼容。
本发明的方案可以适用于多种产品，尤其适用于SRAM的制造工艺，SRAM工艺中由于单元面积（cell area）的限制，晶体管的宽度和长度都经过精细的设计，使得晶体管排布较为紧密，因此在牺牲层被移除后，栅极结构可以得到充分的支撑而不会垮塌。类似地，本发明的方案也可以很好地适用于其他宽度并不是非常大的器件。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (13)
1.一种SOI器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成牺牲层和第一半导体层；
形成栅极结构，其中该栅极结构位于所述第一半导体层上；
将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除，暴露出所述牺牲层；
将所述牺牲层去除，使所述第一半导体层和半导体衬底之间形成空隙；
在所述半导体衬底上形成介质层，所述介质层至少填充所述第一半导体层和半导体衬底之间的空隙；
在所述源极区域和漏极区域内生长第二半导体层，所述第二半导体层和所述第一半导体层相接。
2.根据权利要求1所述的SOI器件的形成方法，其特征在于，在所述半导体衬底上形成介质层包括：
生长介质层，所述介质层填充所述第一半导体层和半导体衬底之间的空隙并延伸至覆盖所述源极区域和漏极区域内的半导体衬底；
将所述源极区域和漏极区域内的介质层刻蚀移除；
其中，所述第二半导体层位于所述半导体衬底上。
3.根据权利要求1所述的SOI器件的形成方法，其特征在于，在所述半导体衬底上形成介质层包括：
生长介质层，所述介质层填充所述第一半导体层和半导体衬底之间的空隙并延伸至覆盖所述源极区域和漏极区域内的半导体衬底；
将多余的介质层刻蚀移除，使得所述介质层具有平坦的表面；
其中，所述第二半导体衬底位于所述介质层上。
4.根据权利要求1所述的SOI器件的形成方法，其特征在于，所述牺牲层的材料为SiGe或Ge。
5.根据权利要求1所述的SOI器件的形成方法，其特征在于，所述第一半导体层和第二半导体层的材料为硅。
6.根据权利要求1所述的SOI器件的形成方法，其特征在于，所述介质层的材料为氧化硅。
7.根据权利要求1所述的SOI器件的形成方法，其特征在于，将所述栅极结构两侧的源极区域和漏极区域内的第一半导体层去除之前还包括：形成隔离结构，该隔离结构穿过所述第一半导体层和牺牲层并延伸入所述半导体衬底内；所述牺牲层被去除后，所述栅极结构由所述隔离结构支撑。
8.根据权利要求1所述的SOI器件的形成方法，其特征在于，形成所述栅极结构之后还包括：
形成保护层，所述保护层覆盖所述栅极结构；
在所述源极区域和漏极区域内生长第二半导体层之后还包括：
对所述第二半导体层进行刻蚀以在其中形成沟槽；
在所述沟槽中填充SiGe或SiC。
9.一种SOI器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的介质层；
位于所述介质层上的第一半导体层；
位于所述第一半导体层上的栅极结构；
位于所述栅极结构两侧的源极区域和漏极区域内的第二半导体层，所述第二半导体层与所述第一半导体层相接且所述第二半导体层位于所述半导体衬底上。
10.根据权利要求9所述的SOI器件，其特征在于，所述第一半导体层和第二半导体层的材料为硅。
11.根据权利要求9所述的SOI器件，其特征在于，所述介质层的材料为氧化硅。
12.根据权利要求9所述的SOI器件，其特征在于，还包括：隔离结构，该隔离结构穿过所述第二半导体层并延伸入所述半导体衬底内。
13.根据权利要求9所述的SOI器件，其特征在于，所述第二半导体层中具有沟槽，该沟槽内填充有SiGe或SiC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410071542.8A CN104882410B (zh) | 2014-02-28 | 2014-02-28 | Soi器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410071542.8A CN104882410B (zh) | 2014-02-28 | 2014-02-28 | Soi器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882410A true CN104882410A (zh) | 2015-09-02 |
| CN104882410B CN104882410B (zh) | 2018-06-12 |
Family
ID=53949850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410071542.8A Active CN104882410B (zh) | 2014-02-28 | 2014-02-28 | Soi器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882410B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838752A (zh) * | 2020-06-24 | 2021-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080303090A1 (en) * | 2007-06-05 | 2008-12-11 | International Business Machines Corporation | Super hybrid soi cmos devices |
| CN102856197A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103390555A (zh) * | 2012-05-08 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体晶体管的制作方法 |
-
2014
- 2014-02-28 CN CN201410071542.8A patent/CN104882410B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080303090A1 (en) * | 2007-06-05 | 2008-12-11 | International Business Machines Corporation | Super hybrid soi cmos devices |
| CN102856197A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103390555A (zh) * | 2012-05-08 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体晶体管的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838752A (zh) * | 2020-06-24 | 2021-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113838752B (zh) * | 2020-06-24 | 2023-09-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882410B (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194697B (zh) | 半导体结构的形成方法 | |
| US7745847B2 (en) | Metal oxide semiconductor transistor | |
| US7605407B2 (en) | Composite stressors with variable element atomic concentrations in MOS devices | |
| CN102194755B (zh) | 鳍式场效晶体管及其制造方法 | |
| US9064688B2 (en) | Performing enhanced cleaning in the formation of MOS devices | |
| US8546219B2 (en) | Reducing performance variation of narrow channel devices | |
| TW201334184A (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| US9793296B2 (en) | Method for fabricating substrate of semiconductor device including epitaxial layer and silicon layer having same crystalline orientation | |
| CN102790004B (zh) | 一种全隔离混合晶向soi的制备方法 | |
| CN106910713B (zh) | 半导体装置及其制造方法 | |
| CN103681846B (zh) | 半导体装置及其制造方法 | |
| CN101859796B (zh) | 具有原位掺杂源漏的mos管结构及其形成方法 | |
| CN105514161B (zh) | 半导体装置及其制造方法 | |
| CN102931232A (zh) | Nmos晶体管及其形成方法 | |
| CN102637601A (zh) | 一种具有掩埋沟道的mos晶体管形成方法 | |
| CN103000499A (zh) | 一种锗硅硼外延层生长方法 | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| CN105633000A (zh) | 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法 | |
| CN104882410A (zh) | Soi器件及其形成方法 | |
| CN103280459A (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| US7863130B2 (en) | Tunable stressed polycrystalline silicon on dielectrics in an integrated circuit | |
| CN104900590B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN102646596A (zh) | 通过使用组合外延生长减少变化 | |
| CN103794500B (zh) | 晶体管及其形成方法 | |
| CN104576366B (zh) | 多栅极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |