CN104882160B - 具有多个电阻状态的相变存储器结构及其编程和感测方法 - Google Patents

具有多个电阻状态的相变存储器结构及其编程和感测方法 Download PDF

Info

Publication number
CN104882160B
CN104882160B CN201510333524.7A CN201510333524A CN104882160B CN 104882160 B CN104882160 B CN 104882160B CN 201510333524 A CN201510333524 A CN 201510333524A CN 104882160 B CN104882160 B CN 104882160B
Authority
CN
China
Prior art keywords
phase change
resistance
phase
memory cell
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510333524.7A
Other languages
English (en)
Other versions
CN104882160A (zh
Inventor
刘峻
迈克·瓦奥莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104882160A publication Critical patent/CN104882160A/zh
Application granted granted Critical
Publication of CN104882160B publication Critical patent/CN104882160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure

Abstract

本发明涉及具有多个电阻状态的相变存储器结构及其编程和感测方法。本发明提供一种具有多个电阻状态的相变存储器结构及其形成、编程和感测方法。所述存储器结构包含提供于电极之间的两个或两个以上相变元件。每一相变元件具有随着编程电压而变的相应电阻曲线，所述电阻曲线相对于其它相变元件的所述电阻曲线而移位。在使用两个相变元件的一个实例结构中，所述存储器结构能够在四个电阻状态之间切换。

Description

具有多个电阻状态的相变存储器结构及其编程和感测方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2008年4月11日、申请号为200880017619.6、发明名称为“具有多个电阻状态的相变存储器结构及其编程和感测方法”的发明专利申请案。
技术领域
本发明的实施例大体上涉及半导体装置领域，且更特定来说，涉及具有多级电阻状态的电阻性存储器装置，例如相变存储器装置。
背景技术
微处理器可存取的存储器装置在传统上已被分类为非易失性存储器装置或易失性存储器装置。非易失性存储器装置甚至在断开到存储器装置的功率时也能够保留所存储的信息。然而，传统上，非易失性存储器装置占用大量空间且消耗大量功率，从而使得这些装置不适合用于便携式装置中或作为频繁存取的易失性存储器装置的替代物。另一方面，易失性存储器装置倾向于比非易失性存储器装置提供更大的存储能力和编程选项。易失性存储器装置一般还比非易失性装置消耗更少的功率。然而，易失性存储器装置需要连续的电源以便保留所存储的存储器内容。
正在进行对随机存取的、具有相对低的功率消耗且是非易失性的商业上可行的存储器装置的研究和开发。一个进行中的研究领域是在电阻性存储器单元中，其中可以编程的方式改变电阻状态。一个研究途径涉及通过响应于所施加的编程电压在结构上或以化学方式改变存储器单元的物理性质(其又改变单元电阻)来将数据存储在存储器单元中的装置。正研究的可变电阻存储器装置的实例包含尤其使用可变电阻聚合物、钙钛矿、经掺杂非晶硅、相变玻璃和经掺杂硫族化物玻璃的存储器。
图1展示在衬底2上构造的可变电阻存储器单元(例如，相变存储器单元1)的基本成分，其具有形成于底部电极3与顶部电极5之间的可变电阻材料4。一种类型的可变电阻材料可为掺杂有V、Co、Ni、Pd、Fe和Mn的非晶硅，如罗斯(Rose)等人在第5,541,869号美国专利中所揭示。另一类型的可变电阻材料可包含钙钛矿材料，例如Pr(1-x)CaxMnO3(PCMO)、La(1-x)CaxMnO3(LCMO)、LaSrMnO3(LSMO)、GdBaCoxOy(GBCO)，如伊格纳提夫(Ignatiev)等人的第6,473,332号美国专利中所揭示。又一类型的可变电阻材料可为化学式AxBy的经掺杂硫族化物玻璃，其中“B”选自S、Se和Te及其混合物，且其中“A”包含来自周期表的III-A族(B、Al、Ga、In、Tl)、IV-A族(C、Si、Ge、Sn、Pb)、V-A族(N、P、As、Sb、Bi)或VII-A族(F、Cl、Br、I、At)的至少一种元素，且其中掺杂剂选自贵金属和过渡金属，包含Ag、Au、Pt、Cu、Cd、Ir、Ru、Co、Cr、Mn或Ni，如坎贝尔(Campbell)等人和坎贝尔的第6,881,623号和第6,888,155号美国专利中所揭示。又一类型的可变电阻材料包含碳聚合物膜，其包括碳黑颗粒或石墨，其例如混合在塑料聚合物中，例如杰克布森(Jacobson)等人的第6,072,716号美国专利中所揭示。用于形成所说明的电极3、5的材料可选自多种导电材料，尤其例如为钨、镍、钽、钛、氮化钛、铝、铂或银。
许多研究已集中于使用包含相变硫族化物作为电阻可变材料的存储器元件的存储器装置。硫族化物是周期表的VI族元素(例如Te或Se)的合金。当前用于可重写压缩光盘(“CR-RW”)中的特定硫族化物是Ge2Sb2Te5。除了具有用于CD-RW光盘中的有价值的光学性质之外，Ge2Sb2Te5还具有作为可变电阻材料的合意的物理性质。Ge、Sb和Te的各种组合可用作可变电阻材料，且其在本文中统称为“GST”材料。具体来说，GST材料可在非晶相与两个晶相之间改变结构相。非晶相(“a-GST”)的电阻与四方和六方晶相(分别为“c-GST”和“h-GST”)的电阻可显著不同。非晶GST的电阻大于四方GST或六方GST的电阻，所述四方GST或六方GST的电阻彼此类似。因此，在比较GST的各种相的电阻的过程中，可将GST视为二状态材料(非晶GST和结晶GST)，其中每一状态具有可等同于对应二进制状态的不同电阻。例如GST等电阻根据其材料相而改变的可变电阻材料被称作相变材料。
从一个GST相转变为另一GST相是响应于GST材料的温度改变而发生。通过使不同强度的电流通过GST材料，可导致温度改变，即加热和冷却。通过使结晶电流通过GST材料，因此将GST材料加温到结晶结构可生长的温度，使GST材料置于结晶状态中。使用更强的熔化电流熔化GST材料以用于随后冷却到非晶状态。因为典型的相变存储器单元使用结晶状态来表示二进制1，且使用非晶状态来表示二进制0，所以结晶电流被称作写入或设定电流ISET，且熔化电流被称作擦除或复位电流IRST。然而，所属领域的技术人员将理解，如果需要的话，可切换GST状态到二进制值的指派。
现有技术中已知的相变存储器单元通常具有对应于二进制0和1的两个稳定的电阻状态。因此，常规的二状态相变存储器单元可存储一位信息。具有两个以上稳定电阻状态的相变存储器单元是合意的，因为其将允许每一单元存储一位以上信息，进而增加存储器存储容量，而不显著增加存储装置尺寸或功率消耗。
中国的研究人员已提出一种此类将堆栈的硫族化物膜用作存储媒介的多状态相变存储器单元。参看杨赖(Y.Lai)等人的“堆栈的硫族化物层用作相变存储器的多阶段存储媒介(Stacked chalcogenide layers used as multi-stage storage medium for phasechange memory)”，应用物理A 84，21-25(2006)。如图2A中所示，所提出的多状态相变存储器单元200包括底部电极201、纯GST层202、钨层203、硅掺杂GST层204和顶部电极205。此提出的相变存储器单元200提供三个相对稳定的电阻状态(1)、(2)和(3)，如图2B所说明。用单元200实施三状态逻辑是困难的。需要易于实施且提供三个以上稳定电阻状态的多位相变存储器单元。
附图说明
图1是根据现有技术的二状态相变存储器单元的横截面图。
图2A是根据现有技术的三状态相变存储器单元的横截面图。
图2B是图2A的相变存储器单元响应于不同的编程电压的总电阻的图表。
图3A是根据本文中所揭示的实施例而构造的相变存储器单元的每一元件响应于不同的编程电压的电阻的图表。
图3B是根据本文中所揭示的实施例而构造的相变存储器单元的四个稳定电阻状态的图表。
图4是说明对根据本文中所揭示的实施例而构造的相变存储器单元进行编程的方法的流程图。
图5A是根据本文中所揭示的实施例的具有两个不同长度的元件的相变存储器单元的横截面图。
图5B是根据本文中所揭示的实施例的具有两个不同横截面面积的元件的相变存储器单元的横截面图。
图6A是根据本文中所揭示的实施例而构造的相变存储器单元的每一元件响应于不同的编程电压的电阻的图表。
图6B是根据本文中所揭示的实施例而构造的相变存储器单元的六个稳定电阻状态的图表。
图6C是根据本文中所揭示的实施例的具有三个不同长度的元件的相变存储器单元的横截面图。
图7A到7C是根据本文中所揭示的实施例被配置为堆栈单元的相变存储器单元在三个形成阶段处的横截面图。
图8A到8D是根据本文中所揭示的实施例具有具不同长度的元件的被配置为垂直单元的相变存储器单元在四个形成阶段处的横截面图。
图9A到9F是根据本文中所揭示的实施例具有具不同电阻率的元件的被配置为垂直单元的相变存储器单元在各个形成阶段处的横截面图。
图10A到10C是根据本文中所揭示的实施例具有具不同长度的元件的被配置为平面单元的相变存储器单元在三个形成阶段处的自顶向下视图。
图11A到11E是根据本文中所揭示的实施例具有具不同电阻率的元件的被配置为平面单元的相变存储器单元在各个形成阶段处的自顶向下视图。
图12描绘可结合本文中所揭示的多状态相变存储器单元实施例而使用的四状态、电压感测读出放大器。
图13描绘可结合本文中所揭示的多状态相变存储器单元实施例而使用的四状态、电流感测读出放大器。
图14说明包含根据本文中所揭示的实施例的存储器装置的处理器系统。
具体实施方式
在以下详细描述中，参考附图，附图形成详细描述的一部分且以说明的方式展示其中可实践所主张的本发明的特定实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够将其实施，且应理解，可利用其它实施例。所描述的处理步骤的进展是本发明的实施例的示范。然而，步骤序列不限于本文中所陈述的序列，且可如此项技术中已知进行改变，除了一定要以特定次序发生的步骤以外。
在一个实施例中，两个全切换相变材料元件经制造而共享相同的第一和第二电极。所述元件经设计以使得其随着编程电压而变的相应电阻曲线相对于彼此而移位，如图3A中所示。可通过用不同相变材料制造元件或通过调整一个或一个以上元件性质(例如，长度、电阻率、横截面面积、结晶温度和熔点)而实现移位的电阻曲线，如下文更详细地描述。
仍参看图3A，标记为R(a)的曲线对应于两个相变元件中的一者，而标记为R(b)的曲线对应于两个相变元件中的另一者。R(a)和R(b)之后的后缀“a”或“c”指示相应相变元件是处于非晶状态还是结晶状态。举例来说，标记“R(a)a”指示相变元件R(a)处于非晶状态。通过施加不同的编程电压，可实现标记为(1)、(2)、(3)和(4)的四个稳定电阻状态。在状态(1)中，两个元件均处于低电阻配置，R(a)c和R(b)c。在状态(2)中，元件R(a)处于高电阻配置，R(a)a，而元件R(b)处于低电阻配置，R(b)c。在状态(3)中，元件R(a)处于低电阻配置，R(a)c，而元件R(b)处于高电阻配置，R(b)c。在状态(4)中，两个元件均处于高电阻配置，R(a)a和R(b)a。
图3B是图3A中所绘制的元件R(a)和R(b)的组合电阻的图表，即相变存储器单元的总电阻。因为相变存储器单元实现四个稳定的电阻状态，所以其能够存储两位信息，即对应于其四个稳定电阻状态的22或四个离散值。总电阻级TR(1)对应于状态(1)。总电阻级TR(2)对应于状态(2)，依此类推。
图4说明对多状态相变存储器单元(例如，刚描述的四状态单元)进行编程的方法的步骤和最终的装置状态。编程开始于RESET(复位)脉冲402使元件R(a)和R(b)返回到初始非晶状态，即其中两个元件均处于高电阻配置的状态(4)。随后施加编程电压404以将存储器单元编程到四个状态(1)、(2)、(3)和(4)中的一者。编程脉冲的电压是将要存储在存储器单元中的值的函数，如图3B中所示。
图5A描绘根据所揭示的实施例而构造的相变存储器单元500。单元500包括第一电极501、第一相变元件502、第二相变元件503和第二电极505。相变元件502、503(包括任何合适的可变电阻材料，例如Ge2Sb2Te5)各自与两个电极501、505接触。为实现不同的相应电阻，相变元件502、503形成有不同的长度。第一元件502被描绘为比第二元件503长，但相反的情况也是可能的。第一电极501的伸长部分501a用于缩短在存储器单元500的含有第二相变元件503的部分中第一电极501与第二电极505之间的距离，进而准许第二相变元件503比第一相变元件502短。或者，第一电极501可为大体上平面的，而第二电极505含有降低的部分以与较短的相变元件503接触。介电材料514(例如，SiO2)围绕相变元件502、503。
图5B描绘根据另一所揭示的实施例而构造的相变存储器单元510。单元510包括第一电极511、第一相变元件512、第二相变元件513和第二电极515。元件512、513各自与两个电极511、515接触。元件512、513具有类似的电阻率和高度，但元件513具有比元件512低的熔点和宽的横截面面积。因此，减小元件513的编程电压和电阻。因为第一相变元件512和第二相变元件513具有大体上类似的长度，所以不需要图5A中所示的第一电极501的抬高部分501a，进而在此实施例中简化了电极形成。在替代实施例中，元件513具有与元件512相同的熔点、横截面面积和高度，但具有比元件512低的电阻率，进而实现类似移位的编程电压。在又一替代实施例中，元件513具有与元件512相同的横截面面积和高度，但具有比元件512低的电阻率和熔点，进而实现类似移位的编程电压。介电材料514围绕相变元件512、513。
虽然图5A和5B描绘根据所揭示的实施例而构造的四状态相变存储器单元，但所主张的本发明不限于此，且可经扩展以提供任意数目的稳定电阻状态。图6A展示根据所揭示的实施例而构造的六状态相变存储器单元(例如，图6C的单元600)中的三个相变元件的电阻曲线。所述元件经设计以使得其随着编程电压而变的相应电阻曲线相对于彼此而移位。可通过用不同相变材料制造元件或通过调整一个或一个以上元件性质(例如，长度、电阻率、横截面面积、结晶温度和熔点)而实现移位的电阻曲线，如下文更详细地描述。
仍参看图6A，标记为R(a)的曲线对应于第一相变元件，标记为R(b)的曲线对应于第二相变元件，且标记为R(c)的曲线对应于第三相变元件。R(a)、R(b)和R(c)之后的后缀“a”或“c”指示相应相变元件是处于非晶状态还是结晶状态。举例来说，标记“R(b)c”指示相变元件R(b)处于结晶状态。通过施加不同的编程电压，可实现标记为(1)、(2)、(3)、(4)、(5)和(6)的六个稳定电阻状态。在状态(1)中，所有三个元件均处于低电阻(即，结晶)配置。在状态(2)中，第一元件处于高电阻配置，而第二和第三元件处于低电阻配置。在状态(3)中，第一和第二元件处于高电阻配置，而第三元件处于低电阻配置。在状态(4)中，第一和第二元件处于低电阻配置，而第三元件处于高电阻配置。在状态(5)中，第一元件处于低电阻配置，而第二和第三元件处于高电阻配置。在状态(6)中，所有三个元件均处于高电阻(即，非晶)配置。
图6B是图6A中所绘制的元件R(a)、R(b)和R(c)的组合电阻的图表，即相变存储器单元的总电阻。因为相变存储器单元实现六个稳定的电阻状态，所以其能够存储六个离散值。总电阻级TR(1)对应于状态(1)。总电阻级TR(2)对应于状态(2)，依此类推。
图6C展示六状态相变存储器单元600的一个可能结构。单元600包括具有伸长部分601a、601b的第一电极601、第一相变元件602、第二相变元件603、第三相变元件604和第二电极605。所述结构类似于图5A中所描绘和上文所描述的四状态相变存储器单元的结构，但添加了第三元件604和第一电极601的第二伸长部分601b。三个相变元件602、603、604中的每一者具有不同的相应长度，致使每一者具有不同电阻。还可通过其它手段(例如，改变每一相变元件的横截面面积)来实现不同电阻，如上文参考图5B所描述。介电材料606围绕相变元件602、603、604。
根据本文中所揭示的实施例的相变存储器单元可被构造为堆栈单元。图7A到7C说明可用于将四状态相变存储器单元形成为堆栈单元的方法。如图7A中所示，存储器单元堆栈700经形成以包括第一相变材料层701(例如，Ge2Sb2Te5)，介电层702(例如，SiO2)和第二相变材料层703。通过例如用O或N掺杂剂掺杂704来更改第二相变材料703的电阻率，如图7B中所示。导电侧壁705、706用作电极且形成于栅极堆栈700的每一侧上，如图7C中所示。
根据本文中所揭示的实施例的相变存储器单元还可被构造为垂直单元。图8A到8D说明可用于将四状态相变存储器单元形成为垂直单元的方法。如图8A中所示，底部电极801形成有升高的部分801a，如上文参考图5A所描述。相变材料层802沉积于底部电极801上，如图8B中所示。相变材料802经蚀刻以形成两个相变材料元件803、804，如图8C中所示。介电材料806经形成以围绕相变元件803、804。顶部电极805随后形成于两个相变元件803、804和介电材料806上且与其接触，如图8D中所示。
在另一垂直单元实施例中，由此构造的相变存储器单元包括具有相同长度但具有不同相变材料成分的相变元件。图9A到9F说明形成此类相变存储器单元的两种替代方法。如图9A中所示，形成底部电极901。根据一个实施例，相同相变材料的两个相变元件902和903随后形成于底部电极901上并与其接触，如图9B中所示。介电材料经形成以围绕相变元件902、903。或者，可首先形成介电材料，随后将其蚀刻以形成沟道，在沟道中形成相变元件902、903。为实现不同电阻，元件903中的一者经受掺杂905，例如O或N掺杂，而另一元件902保持纯净，如图9C中所示。
参看图9D，在替代实施例中，一个相变元件902由第一相变材料形成。介电材料906形成在相变元件902周围。或者，可首先形成介电材料，且将其蚀刻以形成沟道，在沟道中形成相变元件902。如图9E中所示，具有与第一相变材料902不同的电阻率的第二相变材料的第二相变元件903形成于在介电材料906中蚀刻的沟道中，且位于底部电极901上方并与其接触。根据任一实施例，顶部电极904形成于相变元件902、903上方并与其接触，如图9F中所示。
根据本文中所揭示的实施例的相变存储器单元可被构造为平面单元。图10A到10C是说明将四状态相变存储器单元形成为平面单元的方法的自顶向下视图。如图10A中所示，第一电极1001和第二电极1002形成于衬底(未图示)上。第一电极1001包含延长部分1001a以容纳具有不同长度的相变材料元件，如先前所描述。相变材料1003沉积于电极上，如图10B中所示。相变材料随后经图案化以形成两个相变材料元件1004、1005，两者均与第一电极1001和第二电极1002接触，如图10C中所示。电介质(未图示)经形成以围绕相变元件1004、1005。
在另一平面单元实施例中，由此构造的相变存储器单元包括具有相同长度但具有不同相变材料成分的相变元件。图11A到11E是说明形成此类相变存储器单元的两种替代方法的自顶向下视图。如图11A中所示，形成第一电极1101和第二电极1102。根据一个实施例，相变材料沉积于所述电极上，随后将其图案化以形成两个相变元件1103、1104，如图11B中所示。为实现不同电阻，元件1104中的一者经受掺杂1105，例如O或N掺杂，而另一元件1103保持纯净，如图11C中所示。在替代实施例中，一个相变元件1103由第一相变材料形成，如图11D中所示。具有与第一相变材料不同的电阻率的第二相变材料的第二相变元件1104形成于电极1101与1102之间并与其接触，如图11E中所示。电介质(未图示)经形成以围绕相变元件1103、1104。
具有多状态相变存储器单元(例如，本文中所揭示的实施例)的存储器装置必须还在其读出电路中包括多状态读出放大器。举例来说，具有四状态相变存储器单元(例如，图5A和5B中所描绘的四状态相变存储器单元)的存储器装置需要四状态读出放大器。图12和13描绘用于感测四状态相变存储器单元的电阻的两个可能的感测方案。当然，其它实施例和配置也是可能的，包含所属领域的技术人员已知的能够确定四个以上状态的实施例和配置。
图12描绘可结合本文中所揭示的多状态相变存储器单元实施例而使用的用于读出放大器1200的四状态、电压感测方案。读出放大器1200通过施加固定的读取电流并确定对应于单元电阻R的读出电压是否大于对应于参考电阻R0的读出电压的1/2而获得二位结果的第一位。如果R＞1/2R0，那么第一位为1。否则，第一位为0。如果第一位为0，那么读出放大器通过确定对应于电阻R的读出电压是否大于对应于参考电阻R0的读出电压的1/6而获得第二位。如果R＞1/6R0，那么第二位为1。否则，第二位为0。如果第一位为1，那么读出放大器通过确定对应于单元电阻R的读出电压是否大于对应于参考电阻R0的读出电压的5/6而获得第二位。如果R＞5/6R0，那么第二位为1。否则，第二位为0。因此，根据一个实施例，对应于R＝0的读出电压产生00，对应于R＝1/3R0的读出电压产生01，对应于R＝2/3R0的读出电压产生10，且对应于R＝R0的读出电压产生11。
图13描绘可结合本文中所揭示的多状态相变存储器单元实施例而使用的用于读出放大器1300的四状态、电流感测方案。如所示，当施加固定的读取电压时，三个电流感测比较器1301、1302、1303分别将对应于单元电阻R的读出电流与对应于参考电阻1/6R0、1/2R0和5/6R0的参考电流进行比较。二位结果的第一位是电流感测比较器1302的输出。因此，如果对应于单元电阻R的读出电流小于对应于1/2R0的读出电流，那么第一位为1。否则，第一位为0。通过使三个电流感测比较器1301、1302、1303的输出通过逻辑门1304而获得二位结果的第二位，如所示。因此，根据一个实施例，对应于R＝0的读出电流产生00，对应于R＝1/3R0的读出电流产生01，对应于R＝2/3R0的读出电流产生10，且对应于R＝R0的读出电流产生11。
多状态相变存储器单元(包含本文中所描述的所揭示实施例)可被制造成具有根据本文中所描述的实施例而构造的存储器单元的一个或一个以上阵列的存储器装置集成电路的一部分。对应的集成电路可用于典型的处理器系统中。举例来说，图14说明典型的处理器系统1400，其包含采用根据本文中所描述的实施例的改进的相变存储器单元的存储器装置1403。处理器系统(例如，计算机系统)一般包括中央处理单元(CPU)1401(例如，微处理器、数字信号处理器或其它可编程数字逻辑装置)，其经由总线1405与一个或一个以上输入/输出(I/O)装置1404通信。存储器装置1403通常通过存储器控制器经由总线1405与CPU1401通信。
在计算机系统的情况下，处理器系统1400可包含例如可移除媒体装置1402(例如，CD-ROM驱动器或DVD驱动器)等外围装置，其经由总线1405与CPU 1401通信。存储器装置1403优选被构造为集成电路，其包含相变存储器装置的一个或一个以上阵列。如果需要的话，存储器装置1403可与处理器(例如，CPU 1401)进行组合，以作为单一集成电路。
可使用此项技术中众所周知的常规沉积、植入和蚀刻技术来形成本文中所揭示的相变存储器单元。另外，且也是此项技术中众所周知的，相变元件通常由不与电极接触的侧上的介电材料定界。还应了解，各种实施例已被描述为将相变材料用作示范性可变电阻材料。还可用其它类型的可变电阻材料来形成本发明的实施例。
上文描述和图式应仅视为对实现本文中所描述的特征和优点的示范性实施例的说明。可作出对特定工艺条件和结构的修改和替代。因此，所主张的本发明将不被视为由前文描述和图式限制，而是仅由所附权利要求书的范围限制。

Claims (32)

1.一种可编程电阻性存储器单元，其包括：
多个相变电阻元件，其提供于单个第一电极与单个第二电极之间，所述相变电阻元件中的每一者与所述单个第一电极和所述单个第二电极接触，且具有随着编程电压而变的相应电阻曲线，所述电阻曲线相对于所述相变电阻元件中的其它者的所述电阻曲线而移位，其中所述多个相变电阻元件与相同的单个第一电极以及相同的单个第二电极接触，其中所述多个相变电阻元件呈堆栈排列，且所述相同的单个第一电极以及相同的单个第二电极与所述相变电阻元件的堆栈的侧边接触。
2.根据权利要求1所述的可编程电阻性存储器单元，其中所述多个相变电阻元件包括两个相变电阻元件。
3.根据权利要求2所述的可编程电阻性存储器单元，其中在第一编程电压下，第一和第二相变电阻元件处于低电阻状态；在第二编程电压下，所述第一相变电阻元件处于高电阻状态，而所述第二相变电阻元件处于低电阻状态；在第三编程电压下，所述第一相变电阻元件处于低电阻状态，而所述第二相变电阻元件处于高电阻状态；且在第四编程电压下，所述第一和第二相变电阻元件处于高电阻状态。
4.根据权利要求2所述的可编程电阻性存储器单元，其中所述第二相变电阻元件经掺杂以使得所述第二相变电阻元件具有不同于所述第一相变电阻元件的电阻的电阻。
5.根据权利要求1所述的可编程电阻性存储器单元，其中所述多个相变电阻元件包括三个相变电阻元件。
6.根据权利要求5所述的可编程电阻性存储器单元，其中在第一编程电压下，第一、第二和第三相变电阻元件处于低电阻状态；在第二编程电压下，所述第一相变电阻元件处于高电阻状态，而所述第二和第三相变电阻元件处于低电阻状态；在第三编程电压下，所述第一和第二相变电阻元件处于高电阻状态，而所述第三相变电阻元件处于低电阻状态；在第四编程电压下，所述第一和第二相变电阻元件处于低电阻状态，而所述第三相变电阻元件处于高电阻状态；在第五编程电压下，所述第一相变电阻元件处于低电阻状态，而所述第二和第三相变电阻元件处于高电阻状态；且在第六编程电压下，所述第一、第二和第三相变电阻元件处于高电阻状态。
7.根据权利要求1所述的可编程电阻性存储器单元，其中所述多个相变电阻元件包括四个或四个以上相变电阻元件。
8.根据权利要求1所述的可编程电阻性存储器单元，其中所述存储器单元能够存储至少两个位。
9.根据权利要求1所述的可编程电阻性存储器单元，其像存储器单元一样排列成阵列。
10.一种电阻性存储器，其包括：
第一相变电阻材料，其提供于单个第一电极与单个第二电极之间并与其接触，所述第一相变电阻材料具有随着编程电压而变的第一电阻曲线；以及
第二相变电阻材料，其提供于所述单个第一电极与所述单个第二电极之间并与其接触，所述第二相变电阻材料具有随着编程电压而变的第二电阻曲线，所述第二电阻曲线相对于所述第一电阻曲线而移位，其中所述第一相变电阻材料、第二相变电阻材料以及第一电极和第二电极是共面的，并且组成平面存储器单元。
11.根据权利要求10所述的电阻性存储器，其中在第一编程电压下，所述第一和第二相变电阻材料处于高电阻状态；在第二编程电压下，所述第一和第二相变电阻材料处于低电阻状态；在第三编程电压下，所述第一相变电阻材料处于高电阻状态，且所述第二相变电阻材料处于低电阻状态；且在第四编程电压下，所述第一相变电阻材料处于低电阻状态，且所述第二相变电阻材料处于高电阻状态。
12.根据权利要求10所述的电阻性存储器，其中所述第二相变电阻材料的横截面面积大于所述第一相变电阻材料的横截面面积。
13.根据权利要求10所述的电阻性存储器，其中所述第二相变电阻材料的结晶温度低于所述第一相变电阻材料的结晶点。
14.根据权利要求10所述的电阻性存储器，其中所述第二相变电阻材料的熔点低于所述第一相变电阻材料的熔点。
15.根据权利要求10所述的电阻性存储器，其中所述第二相变电阻材料具有比所述第一相变电阻材料的电阻率低的电阻率。
16.根据权利要求10所述的电阻性存储器，其中所述第一和第二相变电阻材料具有大致相同的电阻率和长度，但所述第二相变电阻材料具有比所述第一相变电阻材料的结晶温度低的结晶温度、比所述第一相变电阻材料的熔点低的熔点和比所述第一相变电阻材料的横截面面积宽的横截面面积。
17.根据权利要求10所述的电阻性存储器，其中所述第一和第二相变电阻材料具有大致相同的结晶温度、熔点、横截面面积和长度，但所述第二相变电阻材料具有比所述第一相变电阻材料的电阻率低的电阻率。
18.根据权利要求10所述的电阻性存储器，其中所述第一和第二相变电阻材料具有大致相同的横截面面积和长度，但所述第二相变电阻材料具有比所述第一相变电阻材料的结晶温度低的结晶温度、比所述第一相变电阻材料的熔点低的熔点和比所述第一相变电阻材料的电阻率低的电阻率。
19.根据权利要求10所述的电阻性存储器，其中所述第一和第二相变电阻材料包括Ge、Sb和Te的组合。
20.根据权利要求19所述的电阻性存储器，其中所述第一和第二相变电阻材料包括Ge2Sb2Te5。
21.根据权利要求10所述的电阻性存储器，其中所述第一和第二相变电阻材料被介电材料围绕，除了与所述第一或第二电极接触的侧上之外。
22.一种用于感测存储在根据权利要求1所述的可编程电阻性存储器单元中的多位值的方法，所述方法包括：
将读取电流施加到所述存储器单元；
将对应于所述存储器单元的电阻的读出电压与多个参考电压进行比较；
基于所述比较的结果来确定存储在所述可编程电阻性存储器单元中的所述多位值。
23.根据权利要求22所述的方法，其中所述多个参考电压包括大致等于对应于参考电阻的读出电压的1/2的第一参考电压、大致等于对应于所述参考电阻的读出电压的1/6的第二参考电压和大致等于对应于所述参考电阻的读出电压的5/6的第三参考电压。
24.根据权利要求23所述的方法，其中通过将对应于所述存储器单元的电阻的所述读出电压与所述第一参考电压进行比较来确定所述多位值的第一位，且通过将对应于所述存储器单元的电阻的所述读出电压与所述第二或第三参考电压进行比较来确定所述多位值的第二位。
25.根据权利要求23所述的方法，其中所述确定步骤包括以下步骤：
如果对应于所述存储器单元的电阻的所述读出电压大于所述第一参考电压：
那么确定所述多位值的第一位为1；且
如果对应于所述存储器单元的电阻的所述读出电压大于所述第三参考电压，那么确定所述多位值的第二位为1，且否则确定所述多位值的所述第二位为0，以及
如果对应于所述存储器单元的电阻的所述读出电压不大于所述第一参考电压：
那么确定所述多位值的第一位为0；且
如果对应于所述存储器单元的电阻的所述读出电压大于所述第二参考电压，那么确定所述多位值的第二位为1，且否则确定所述多位值的所述第二位为0。
26.根据权利要求23所述的方法，其中大于0但小于所述第二参考电压的对应于所述存储器单元的电阻的读出电压对应于多位值00，大于所述第二参考电压但小于所述第一参考电压的读出电压对应于多位值01，大于所述第一参考电压但小于所述第三参考电压的读出电压对应于多位值10，且大于所述第三参考电压的读出电压对应于多位值11。
27.一种用于读取存储在根据权利要求1所述的可编程电阻性存储器单元中的多位值的读出放大器，所述读出放大器包括：
多个电流感测比较器，其经配置以将对应于所述存储器单元的电阻的读出电流与对应于参考电阻的多个参考电流进行比较。
28.根据权利要求27所述的读出放大器，其中所述多个电流感测比较器包括：
第一电流感测比较器，其经配置以将对应于所述存储器单元的电阻的所述读出电流与大致等于对应于参考电阻的读出电流的1/2的第一参考电流进行比较；
第二电流感测比较器，其经配置以将对应于所述存储器单元的电阻的所述读出电流与大致等于对应于参考电阻的读出电流的1/6的第二参考电流进行比较；以及
第三电流感测比较器，其经配置以将对应于所述存储器单元的电阻的所述读出电流与大致等于对应于参考电阻的读出电流的5/6的第三参考电流进行比较。
29.根据权利要求28所述的读出放大器，其中所述第一电流感测比较器的输出对应于所述多位值的第一位。
30.根据权利要求28所述的读出放大器，其中所述第二和第三感测比较器的输出对应于所述多位值的第二位。
31.根据权利要求28所述的读出放大器，其进一步包括：
反相器，其耦合到所述第一电流感测比较器；
第一“与”门，其耦合到所述反相器和所述第二电流感测比较器；
第二“与”门，其耦合到所述第一和第三电流感测比较器；以及
“或”门，其耦合到所述第一和第二“与”门。
32.根据权利要求31所述的读出放大器，其中所述“或”门的输出对应于所述多位值的第二位。
CN201510333524.7A 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法 Active CN104882160B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/806,515 US7859893B2 (en) 2007-05-31 2007-05-31 Phase change memory structure with multiple resistance states and methods of programming and sensing same
US11/806,515 2007-05-31
CN200880017619A CN101681676A (zh) 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880017619A Division CN101681676A (zh) 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法

Publications (2)

Publication Number Publication Date
CN104882160A CN104882160A (zh) 2015-09-02
CN104882160B true CN104882160B (zh) 2018-11-23

Family

ID=39535618

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200880017619A Pending CN101681676A (zh) 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN201510333524.7A Active CN104882160B (zh) 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200880017619A Pending CN101681676A (zh) 2007-05-31 2008-04-11 具有多个电阻状态的相变存储器结构及其编程和感测方法

Country Status (6)

Country Link
US (2) US7859893B2 (zh)
JP (1) JP5110408B2 (zh)
KR (1) KR101093328B1 (zh)
CN (2) CN101681676A (zh)
TW (1) TWI373132B (zh)
WO (1) WO2008150576A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US8124950B2 (en) * 2008-08-26 2012-02-28 International Business Machines Corporation Concentric phase change memory element
KR20100041139A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
KR101519363B1 (ko) * 2009-02-16 2015-05-13 삼성전자 주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
KR101025656B1 (ko) * 2009-06-18 2011-03-30 광주과학기술원 메모리 소자 및 그 제조방법
US8054662B2 (en) * 2009-08-28 2011-11-08 International Business Machines Corporation Content addressable memory array
US20110051485A1 (en) * 2009-08-28 2011-03-03 International Business Machines Corporation Content addressable memory array writing
US8059438B2 (en) * 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
KR101123736B1 (ko) 2010-04-12 2012-03-16 고려대학교 산학협력단 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법
CN102134698B (zh) * 2010-12-31 2013-01-02 中国科学院上海微系统与信息技术研究所 用于相变存储器的Al-Sb-Te系列相变材料及其制备方法
US8614911B2 (en) 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
US8605497B2 (en) 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
US8964458B2 (en) * 2012-04-13 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current
TWI469408B (zh) * 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US20130306929A1 (en) * 2012-05-16 2013-11-21 Jaeho Lee Multilayer-Stacked Phase Change Memory Cell
KR101371438B1 (ko) * 2012-06-20 2014-03-10 인텔렉추얼디스커버리 주식회사 서로 다른 종류의 전극을 이용한 멀티비트 저항변화 메모리 소자 및 그 제조방법
US9227378B2 (en) * 2012-08-07 2016-01-05 Micron Technology, Inc. Methods, devices and processes for multi-state phase change devices
US8638598B1 (en) 2012-10-01 2014-01-28 International Business Machines Corporation Multi-bit resistance measurement
US8837198B2 (en) 2012-10-01 2014-09-16 International Business Machines Corporation Multi-bit resistance measurement
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
FR2995443B1 (fr) * 2012-09-10 2014-09-26 St Microelectronics Crolles 2 Cellule memoire a changement de phase
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US8934284B2 (en) 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
US20160225823A1 (en) * 2013-09-16 2016-08-04 Hewlett Packard Enterprise Development Lp Switching resistance memory devices with interfacial channels
KR20150043759A (ko) * 2013-10-15 2015-04-23 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그의 제조방법
CN103682096B (zh) * 2013-12-31 2018-11-09 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
US9911492B2 (en) 2014-01-17 2018-03-06 International Business Machines Corporation Writing multiple levels in a phase change memory using a write reference voltage that incrementally ramps over a write period
US9824769B2 (en) * 2015-07-16 2017-11-21 Texas Instruments Incorporated Fusible link cell with dual bit storage
CN106299112B (zh) * 2016-08-18 2019-06-18 中国科学院上海微系统与信息技术研究所 多态相变存储器单元器件及其制备方法
JP6602279B2 (ja) 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US10635398B2 (en) * 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
US10454025B1 (en) * 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
US11024372B2 (en) * 2018-08-13 2021-06-01 Micron Technology, Inc. Segregation-based memory
CN109300499B (zh) * 2018-09-26 2021-08-24 京东方科技集团股份有限公司 数据存储电路及数据读写方法、阵列基板、显示装置
US11271151B2 (en) * 2019-06-12 2022-03-08 International Business Machines Corporation Phase change memory using multiple phase change layers and multiple heat conductors
CN110619906B (zh) * 2019-08-19 2021-06-25 中国科学院上海微系统与信息技术研究所 多级相变存储器的读出电路及读出方法
US11825728B2 (en) 2020-05-28 2023-11-21 Duke University Organic-inorganic metal halide glass
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element
US11744065B2 (en) * 2021-09-22 2023-08-29 International Business Machines Corporation Read-only memory for chip security that is MOSFET process compatible

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982659A (en) * 1996-12-23 1999-11-09 Lsi Logic Corporation Memory cell capable of storing more than two logic states by using different via resistances
EP1249841A1 (en) * 2001-04-10 2002-10-16 STMicroelectronics S.r.l. Reading circuit and method for a multilevel non volatile memory
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418049B1 (en) * 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
EP1416497A3 (fr) 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
TWI280614B (en) * 2004-11-09 2007-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and operating method thereof
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
JP4492816B2 (ja) * 2006-10-03 2010-06-30 株式会社半導体理工学研究センター 多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982659A (en) * 1996-12-23 1999-11-09 Lsi Logic Corporation Memory cell capable of storing more than two logic states by using different via resistances
EP1249841A1 (en) * 2001-04-10 2002-10-16 STMicroelectronics S.r.l. Reading circuit and method for a multilevel non volatile memory
CN1892889A (zh) * 2005-07-06 2007-01-10 三星电子株式会社 相变存储设备以及对其进行编程的方法

Also Published As

Publication number Publication date
US7859893B2 (en) 2010-12-28
KR20100020489A (ko) 2010-02-22
CN104882160A (zh) 2015-09-02
WO2008150576A1 (en) 2008-12-11
US20080298114A1 (en) 2008-12-04
TWI373132B (en) 2012-09-21
US20110062409A1 (en) 2011-03-17
JP5110408B2 (ja) 2012-12-26
CN101681676A (zh) 2010-03-24
US7952919B2 (en) 2011-05-31
TW200903796A (en) 2009-01-16
JP2010529580A (ja) 2010-08-26
KR101093328B1 (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
CN104882160B (zh) 具有多个电阻状态的相变存储器结构及其编程和感测方法
CN101183681B (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
US8605495B2 (en) Isolation device free memory
US7974117B2 (en) Non-volatile memory cell with programmable unipolar switching element
US8063394B2 (en) Integrated circuit
US20080121865A1 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US7233017B2 (en) Multibit phase change memory device and method of driving the same
CN101924072B (zh) 具有稳定微结构的相变存储器装置及集成电路的制造方法
US20050180216A1 (en) Phase change access device for memories
US8263962B2 (en) Inverted variable resistance memory cell and method of making the same
US8357920B2 (en) Electronic component, and a method of manufacturing an electronic component
US20130011992A1 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US20090272958A1 (en) Resistive Memory
US20090201716A1 (en) Memory Element with Positive Temperature Coefficient Layer
US9450182B2 (en) Self-aligned memory cell contact
WO2020263360A1 (en) Multi-level phase change memory cells and method of making the same
CN1836288A (zh) 相变存储器的读取偏置方案
CN100477318C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料
CN100364132C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料
EP2153477B1 (en) Non-volatile memory device
CN100511749C (zh) 用于相变存储器的含硅系列硫族化物相变薄膜材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant