CN104836535B - 一种宽幅可变增益放大器 - Google Patents

Abstract

本发明提供了一种宽幅可变增益放大器，包括：前置电路、源极跟随电路、可编程衰减电路和固定增益放大器；输入信号经前置电路进入源极跟随电路，源极跟随电路将来自前置电路的输入信号进行升压处理，得到升压输入信号，并将升压输入信号传递给可编程衰减电路，可编程衰减电路选择增益衰减量，并对升压输入信号进行增益处理，得到第一增益信号，并将第一增益信号传递给固定增益放大器，固定增益放大器将第一增益信号进行增益处理得到所需增益信号。本发明实施例的宽幅可变增益放大器通过调节可编程衰减电路的电阻值，进而改变增益衰减量，从而实现了增益可变的功能。

Description

一种宽幅可变增益放大器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种宽幅可变增益放大器。

背景技术

可变增益放大器广泛应用于通信系统和图像、音频和视频模拟信号处理电路中。上述通信信号以及图像、音频和视频模拟信号强度不是恒定的，并且信号幅度变化范围很大。对于这类大摆幅输入信号要使用可变增益放大器。

现有技术中，可变增益放大器包括闭环可变增益放大器和开环可变增益放大器，开环可变增益放大器性能的稳定性较差，线性度较低，信号的动态范围较小。

发明内容

为了解决上述问题，本发明实施例提供了一种宽幅可变增益放大器，可增强放大器性能的稳定性，提高线性度以及扩大信号的动态范围。

为了解决上述技术问题，本发明采用如下技术方案：

依据本发明实施例的一个方面，提供了一种宽幅可变增益放大器，包括：前置电路、源极跟随电路、可编程衰减电路和固定增益放大器；

所述前置电路的第一端与信号输入端连接，所述前置电路的第二端与接地端口相连，所述前置电路的第三端与所述源极跟随电路的第一输入端相连，所述源极跟随电路的第二输入端与第一偏置电压相连；所述源极跟随电路的输出端与所述可编程衰减电路的第一输入端相连；所述可编程衰减电路的第二输入端与参考电压相连；所述可编程衰减电路的输出端与所述固定增益放大器的正向输入端相连；所述固定增益放大器的负向输入端与所述参考电压相连；

输入信号经所述前置电路进入所述源极跟随电路，所述源极跟随电路将来自所述前置电路的输入信号进行升压处理，得到升压输入信号，并将所述升压输入信号传递给所述可编程衰减电路，所述可编程衰减电路选择增益衰减量，并对所述升压输入信号进行增益处理，得到第一增益信号，并将所述第一增益信号传递给所述固定增益放大器，所述固定增益放大器将所述第一增益信号进行增益处理得到所需增益信号。

可选的，所述前置电路包括：所述第一电容和所述第二电容，所述第一电容的第一端与信号输入端连接，所述第一电容的第二端分别与所述第二电容的第一端和所述源极跟随电路的第一输入端相连；所述第二电容的第二端与接地端口相连；

可选的，所述源极跟随电路包括：第一晶体管和第二晶体管，所述第一晶体管和第二晶体管均是P沟道场效应晶体管，其中，

所述第一晶体管的栅极和第一偏置电压相连，所述第一晶体管的源极与电源相连，所述第一晶体管的漏极分别与所述第二晶体管的源极和所述可编程衰减电路的第一输入端相连；所述第二晶体管的漏极与接地端口相连。

可选的，所述可编程衰减电路包括：第一数字信号控制开关、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻、第二十电阻，其中，所述第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管均是N沟道场效应晶体管，所述第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十九电阻和第二十电阻的电阻值均相等；

所述第三晶体管的栅极与第一数字信号控制开关的第一通道相连，所述第三晶体管的源极分别与所述第二晶体管的源极和第一电阻的第一端相连，所述第三晶体管的源极作为所述可编程衰减电路的第一输入端，所述第三晶体管的漏极分别与所述第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管的漏极相连；所述第四晶体管的栅极与第一数字信号控制开关的第二通道相连，所述第四晶体管的源极分别与所述第一电阻的第二端、第二电阻的第一端和第八电阻的第一端相连；所述第五晶体管的栅极与第一数字信号控制开关的第三通道相连，所述第五晶体管的源极分别与所述第二电阻的第二端、第三电阻的第一端和第十电阻的第一端相连；所述第六晶体管的栅极与第一数字信号控制开关的第四通道相连，所述第六晶体管的源极分别与所述第三电阻的第二端、第四电阻的第一端和第十二电阻的第一端相连；所述第七晶体管的栅极与第一数字信号控制开关的第五通道相连，所述第七晶体管的源极分别与所述第四电阻的第二端、第五电阻的第一端和第十四电阻的第一端相连；所述第八晶体管的栅极与第一数字信号控制开关的第六通道相连，所述第八晶体管的源极分别与所述第五电阻的第二端、第六电阻的第一端和第十六电阻的第一端相连；所述第九晶体管的栅极与第一数字信号控制开关的第七通道相连，所述第九晶体管的源极分别与所述第六电阻的第二端、第七电阻的第一端和第十八电阻的第一端相连；所述第十晶体管的栅极与第一数字信号控制开关的第八通道相连，所述第十晶体管的源极分别与所述第七电阻的第二端和第二十电阻的第一端相连；所述第八电阻的第二端与所述第九电阻的第一端相连；所述第十电阻的第二端与所述第十一电阻的第一端相连；第十二电阻的第二端与所述第十三电阻的第一端相连；第十四电阻的第二端与所述第十五电阻的第一端相连；第十六电阻的第二端与所述第十七电阻的第一端相连；第十八电阻的第二端与所述第十九电阻的第一端相连；所述第九电阻的第二端分别与所述参考电压、所述第十一电阻的第二端、所述第十三电阻的第二端、所述第十五电阻的第二端、所述第十七电阻的第二端、所述第十九电阻的第二端和所述第二十电阻的第二端相连。

可选的，所述固定增益放大器包括：第二十一电阻、第二十二电阻和三级增益放大器；所述三级增益放大器的正向输入端与所述第十晶体管的漏极相连，所述三级增益放大器的负向输入端分别与所述第二十一电阻的第一端和所述第二十二电阻的第一端相连，所述三级增益放大器的输出端与所述第二十二电阻的第二端相连；所述第二十一电阻的第二端与所述参考电压相连。

可选的，所述三级增益放大器包括：第一级预放大级电路、第二级放大级电路和第三级共源级电路；

所述第一级预放大级电路将接收到的信号进行放大，得到一级放大信号，并将所述一级放大信号传递给所述第二级放大级电路；

所述第二级放大级电路，用于将来自所述第一级预放大级电路的所述一级放大信号进行放大，得到二级放大信号，并将所述二级放大信号传递给所述第三级共源级电路；

所述第三级共源级电路，用于将来自所述第二级放大级电路的所述二级放大信号进行放大，得到三级放大信号。

可选的，所述第一级预放大级电路包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管，所述第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管均是N沟道场效应晶体管；

所述第十一晶体管的栅极分别与第二偏置电压和所述第十二晶体管的栅极相连，所述第十一晶体管的源极与所述第十三晶体管漏极相连，所述第十一晶体管的漏极分别与电源和所述第十二晶体管的漏极相连；所述第十二晶体管的源极与所述第十四晶体管漏极相连；所述第十三晶体管的栅极作为所述三级增益放大器的正向输入端，所述第十三晶体管的源极分别与所述第十四晶体管的源极和所述第十五晶体管的漏极相连；所述第十四晶体管的栅极作为所述三级增益放大器的负向输入端；所述第十五晶体管的栅极与第三偏置电压相连，所述第十五晶体管的源极与接地端口相连。

可选的，所述第二级放大级电路包括：辅助运算放大电路、第二十三电阻、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管和第二十六晶体管，所述第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管和第二十一晶体管均是P沟道场效应晶体管，所述第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管和第二十六晶体管均是N沟道场效应晶体管；

所述第十六晶体管的栅极与所述第二十三电阻的第一端相连，所述第十六晶体管的源极分别与电源和所述第十七晶体管的源极相连，所述第十六晶体管的漏极与所述第十八晶体管的源极相连，所述第十七晶体管的栅极分别与所述第二十三电阻的第二端、所述第十八晶体管的漏极和所述第二十晶体管的漏极相连，所述第十七晶体管的漏极与所述第十九晶体管的源极相连；所述第十八晶体管的栅极分别与第四偏置电压和所述第十九晶体管的栅极相连；所述第十九晶体管的漏极与所述第二十一晶体管的源极相连；所述第二十晶体管的栅极分别与第五偏置电压和所述第二十一晶体管的栅极相连，所述第二十晶体管的漏极与所述第二十二晶体管的漏极相连；所述第二十一晶体管的漏极与所述第二十三晶体管的漏极相连；所述第二十二晶体管的栅极分别与所述第二十九晶体管的漏极和所述辅助运算放大电路负向输出端相连，所述第二十二晶体管的源极分别与所述第二十四晶体管的漏极和所述辅助运算放大电路正向输入端相连；所述第二十三晶体管的栅极分别与所述第三十晶体管的漏极和所述辅助运算放大电路正向输出端相连，所述第二十三晶体管的源极分别与所述第二十五晶体管的漏极和所述辅助运算放大电路负向输入端相连；所述第二十四晶体管的栅极与所述第十三晶体管的漏极相连，所述第二十四晶体管的源极分别与所述第二十五晶体管的源极和所述第二十六晶体管的漏极相连；所述第二十五晶体管的栅极与所述第十四晶体管的漏极相连；所述第二十六晶体管的栅极与第六偏置电压相连，所述第二十六晶体管的源极与接地端口相连。

可选的，所述辅助运算放大电路包括：第二十七晶体管、第二十八晶体管、第二十九晶体管、第三十晶体管、第三十一晶体管和第三十二晶体管，所述第二十七晶体管、第二十八晶体管、第二十九晶体管和第三十晶体管均是P沟道场效应晶体管，所述第三十一晶体管和第三十二晶体管均是N沟道场效应晶体管；

所述第二十七晶体管的栅极分别与第七偏置电压和所述第二十八晶体管的栅极相连，所述第二十七晶体管的源极分别与电源和所述第二十八晶体管的源极相连，所述第二十七晶体管的漏极与所述第二十九晶体管的源极相连；所述第二十八晶体管的漏极与所述第三十晶体管的源极相连；所述第二十九晶体管的栅极分别与第八偏置电压和所述第三十晶体管的栅极相连，所述第二十九晶体管的漏极与所述第三十一晶体管的漏极相连；所述第三十晶体管的漏极与所述第三十二晶体管的漏极相连；所述第三十一晶体管的栅极作为所述辅助运算放大电路的正向输入端，与所述第二十四晶体管的漏极相连，所述第三十一晶体管的源极与所述第三十二晶体管的源极相连，并且均与接地端口相连，所述第三十一晶体管的漏极作为所述辅助运算放大电路的负向输出端，与所述第二十二晶体管的栅极相连；所述第三十二晶体管的栅极作为所述辅助运算放大电路的负向输入端，与所述第二十五晶体管的漏极相连，所述第三十二晶体管的漏极作为所述辅助运算放大电路的正向输出端，与所述第二十三晶体管的栅极相连。

可选的，所述第三级共源级电路包括：第三十三晶体管、第三十四晶体管、第三电容和第四电容，所述第三十三晶体管均是P沟道场效应晶体管，所述第三十四晶体管是N沟道场效应晶体管；

所述第三十三晶体管的栅极与第九偏置电压相连，所述第三十三晶体管的源极与电源相连，所述第三十三晶体管的漏极分别与所述第三十四晶体管的漏极、所述第三电容的第一端和所述第四电容的第一端相连；所述第三十四晶体管的栅极与所述第二十一晶体管的漏极相连，所述第三十四晶体管的源极与接地端口相连；所述第三电容的第二端与所述第十九晶体管的漏极相连；所述第四电容的第二端与接地端口相连。

可选的，所述宽幅可变增益放大器还包括：电压钳位电路；

所述电压钳位电路包括：或门电路、第二数字信号控制开关、第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第三十九晶体管、第四十晶体管、第四十一晶体管、第四十二晶体管、第四十三晶体管、第四十四晶体管、第四十五晶体管、第四十六晶体管、第四十七晶体管、第四十八晶体管、第四十九晶体管、第五十晶体管、第五十一晶体管、第五十二晶体管、第五十三晶体管、第五十四晶体管、第五十五晶体管、第五十六晶体管、第五十七晶体管、第五十八晶体管、第五十九晶体管、第六十晶体管和第二十四电阻，所述第三十五晶体管、第三十六晶体管、第三十七晶体管、第三十八晶体管、第四十晶体管、第四十一晶体管、第四十三晶体管、第四十四晶体管、第四十六晶体管、第四十七晶体管、第四十九晶体管、第五十晶体管、第五十二晶体管、第五十三晶体管、第五十五晶体管、第五十六晶体管、第五十八晶体管和第五十九晶体管、均是P沟道场效应晶体管，所述第三十九晶体管、第四十二晶体管、第四十五晶体管、第四十八晶体管、第五十一晶体管、第五十四晶体管、第五十七晶体管、第六十晶体管均是N沟道场效应晶体管；

所述第三十五晶体管的栅极与第十偏置电压相连，所述第三十五晶体管的源极分别与电源、所述第三十七晶体管的源极、所述第四十晶体管的源极、所述第四十三晶体管的源极、所述第四十六晶体管的源极、所述第四十九晶体管的源极、所述第五十二晶体管的源极、所述第五十五晶体管的源极和所述第五十八晶体管的源极相连，所述第三十五晶体管的漏极分别与所述第三十六晶体管的源极、所述第三十八晶体管的源极、所述第四十一晶体管的源极、所述第四十四晶体管的源极、所述第四十七晶体管的源极、所述第五十晶体管的源极、所述第五十三晶体管的源极、所述第五十六晶体管的源极和所述第五十九晶体管的源极相连；所述第三十六晶体管的栅极与或门电路的输出端相连，所述第三十六晶体管的漏极作为所述电压钳位电路的输出端，与所述第一电容的第二端相连；所述第三十七晶体管的栅极分别与所述第三十九晶体管的栅极和所述第二数字信号控制开关的第一通道相连，所述第三十七晶体管的漏极分别与所述第三十八晶体管的栅极和所述第三十九晶体管的漏极相连；所述第三十八晶体管的漏极与所述第二十四电阻的第一端相连，并且与接地端口相连；所述第三十九晶体管的源极分别与所述第二十四电阻的第二端、所述第四十二晶体管的源极、所述第四十五晶体管的源极、所述第四十八晶体管的源极、所述第五十一晶体管的源极、所述第五十四晶体管的源极、所述第五十七晶体管的源极和所述第六十晶体管的源极相连；所述第四十晶体管的栅极分别与所述第四十二晶体管的栅极和所述第二数字信号控制开关的第二通道相连，所述第四十晶体管的漏极分别与所述第四十一晶体管的栅极和所述第四十二晶体管的漏极相连；所述第四十一晶体管的漏极与接地端口相连；所述第四十三晶体管的栅极分别与所述第四十五晶体管的栅极和所述第二数字信号控制开关的第三通道相连，所述第四十三晶体管的漏极分别与所述第四十四晶体管的栅极和所述第四十五晶体管的漏极相连；所述第四十四晶体管的漏极与接地端口相连；所述第四十六晶体管的栅极分别与所述第四十八晶体管的栅极和所述第二数字信号控制开关的第四通道相连，所述第四十六晶体管的漏极分别与所述第四十七晶体管的栅极和所述第四十八晶体管的漏极相连；所述第四十七晶体管的漏极与接地端口相连；所述第四十九晶体管的栅极分别与所述第五十一晶体管的栅极和所述第二数字信号控制开关的第五通道相连，所述第四十九晶体管的漏极分别与所述第五十晶体管的栅极和所述第五十一晶体管的漏极相连；所述第五十晶体管的漏极与接地端口相连；所述第五十二晶体管的栅极分别与所述第五十四晶体管的栅极和所述第二数字信号控制开关的第六通道相连，所述第五十二晶体管的漏极分别与所述第五十三晶体管的栅极和所述第五十四晶体管的漏极相连；所述第五十三晶体管的漏极与接地端口相连；所述第五十五晶体管的栅极分别与所述第五十七晶体管的栅极和所述第二数字信号控制开关的第七通道相连，所述第五十五晶体管的漏极分别与所述第五十六晶体管的栅极和所述第五十七晶体管的漏极相连；所述第五十六晶体管的漏极与接地端口相连；所述第五十八晶体管的栅极分别与所述第六十晶体管的栅极和所述第二数字信号控制开关的第八通道相连，所述第五十八晶体管的漏极分别与所述第五十九晶体管的栅极和所述第六十晶体管的漏极相连；所述第五十九晶体管的漏极与接地端口相连；所述或门电路的第一输入端与外部时钟控制电路的输出端相连，所述或门电路的第二输入端与使能控制电路的输出端相连。

可选的，所述宽幅可变增益放大器还包括：第二十五电阻、第二十六电阻、第一二极管、第二二极管和第三二极管；

所述第二十五电阻的第一端分别与所述第一电容的第二端、所述第二十六电阻的第一端、所述第一二极管的正极和所述第二二极管的负极相连，所述第二十五电阻的第二端与所述第二晶体管的栅极相连；所述第二十六电阻的第二端分别与所述第三二极管的正极、所述电压钳位电路的输出端相连；所述第一二极管的负极与电源相连；所述第二二极管的正极与接地端口相连；所述第三二极管的负极与电源相连。

本发明实施例的有益效果至少包括：本发明实施例提供的宽幅可变增益放大器通过调节可编程衰减电路的电阻值，进而改变增益衰减量，从而实现了增益可变的功能；进一步，所述固定增益放大器中的三级增益放大器为双端输入单端输出的三级结构，采用了共源共栅电容补偿和电流镜电阻补偿技术，实现了宽带、大摆幅以及较强的驱动能力。

附图说明

图1表示本发明实施例提供的宽幅可变增益放大器的结构示意图之一；

图2表示本发明实施例提供的可编程衰减电路的结构示意图；

图3表示本发明实施例提供的宽幅可变增益放大器的结构示意图之二；

图4表示本发明实施例提供的第一级预放大级电路的结构示意图；

图5表示本发明实施例提供的第一级预放大级电路和第二级放大级电路的结构示意图；

图6表示本发明实施例提供的辅助运算放大电路的结构示意；

图7表示本发明实施例提供的三级增益放大器的结构示意图；

图8表示本发明实施例提供的电压钳位电路的结构示意图；

图9表示本发明实施例提供的宽幅可变增益放大器的结构示意图之三。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

实施例一

如图1所示，为本发明实施例提供的宽幅可变增益放大器的结构示意图，包括：前置电路1、源极跟随电路2、可编程衰减电路3和固定增益放大器4；

前置电路1的第一端与信号输入端Vin连接，前置电路1的第二端与接地端口AVSS相连，前置电路1的第三端与源极跟随电路2的第一输入端相连，源极跟随电路2的第二输入端与第一偏置电压VB1相连；源极跟随电路2的输出端与可编程衰减电路3的第一输入端相连；可编程衰减电路3的第二输入端与参考电压Vref相连；可编程衰减电路3的输出端与固定增益放大器4的正向输入端相连；固定增益放大器4的负向输入端与参考电压Vref相连；

输入信号经前置电路1进入源极跟随电路2，源极跟随电路2将来自前置电路1的输入信号进行升压处理，得到升压输入信号，并将升压输入信号传递给可编程衰减电路3，可编程衰减电路3选择增益衰减量，并对升压输入信号进行增益处理，得到第一增益信号，并将第一增益信号传递给固定增益放大器4，固定增益放大器4将第一增益信号进行增益处理得到所需增益信号。

本发明实施例提供的宽幅可变增益放大器通过调节可编程衰减电路的电阻值，进而改变增益衰减量，从而实现了增益可变的功能。

实施例二

参见图1，在实施例一的基础上，前置电路1包括：第一电容C1和第二电容C2，第一电容C1的第一端与信号输入端Vin连接，第一电容C1的第二端分别与第二电容C2的第一端和源极跟随电路2的第一输入端相连；第二电容C2的第二端与接地端口AVSS相连。

应当说明的是，第一电容C1避免直流信号和低频信号对输入信号的影响，第二电容C2起到了降噪的功能。

实施例三

参见图1，在实施例二的基础上，源极跟随电路2包括：第一晶体管M1和第二晶体管M2，第一晶体管M1和第二晶体管M2均是P沟道场效应晶体管，其中，

第一晶体管M1的栅极和第一偏置电压VB1相连，第一晶体管M1的源极与电源AVDD相连，第一晶体管M1的漏极分别与第二晶体管M2的源极和可编程衰减电路3的第一输入端相连；第二晶体管M2的漏极与接地端口AVSS相连。

应当说明的是，源极跟随电路2具有升压的功能，当输入信号电压过低时，对输入信号进行升压以满足更高的电路要求。

实施例四

参见图2和图3，在实施例三的基础上，可编程衰减电路3包括：第一数字信号控制开关、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20，其中，第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10均是N沟道场效应晶体管，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19和第二十电阻R20的电阻值均相等；

第三晶体管M3的栅极与第一数字信号控制开关的第一通道相连，第三晶体管M3的源极分别与第二晶体管M2的源极和第一电阻R1的第一端相连，第三晶体管M3的源极作为可编程衰减电路3的第一输入端，第三晶体管M3的漏极分别与第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10的漏极相连；第四晶体管M4的栅极与第一数字信号控制开关的第二通道相连，第四晶体管M4的源极分别与第一电阻R1的第二端、第二电阻R2的第一端和第八电阻R8的第一端相连；第五晶体管M5的栅极与第一数字信号控制开关的第三通道相连，第五晶体管M5的源极分别与第二电阻R2的第二端、第三电阻R3的第一端和第十电阻R10的第一端相连；第六晶体管M6的栅极与第一数字信号控制开关的第四通道相连，第六晶体管M6的源极分别与第三电阻R3的第二端、第四电阻R4的第一端和第十二电阻R12的第一端相连；第七晶体管M7的栅极与第一数字信号控制开关的第五通道相连，第七晶体管M7的源极分别与第四电阻R4的第二端、第五电阻R5的第一端和第十四电阻R14的第一端相连；第八晶体管M8的栅极与第一数字信号控制开关的第六通道相连，第八晶体管M8的源极分别与第五电阻R5的第二端、第六电阻R6的第一端和第十六电阻R16的第一端相连；第九晶体管M9的栅极与第一数字信号控制开关的第七通道相连，第九晶体管M9的源极分别与第六电阻R6的第二端、第七电阻R7的第一端和第十八电阻R18的第一端相连；第十晶体管M10的栅极与第一数字信号控制开关的第八通道相连，第十晶体管M10的源极分别与第七电阻R7的第二端和第二十电阻R20的第一端相连；第八电阻R8的第二端与第九电阻R9的第一端相连；第十电阻R10的第二端与第十一电阻R11的第一端相连；第十二电阻R12的第二端与第十三电阻R13的第一端相连；第十四电阻R14的第二端与第十五电阻R15的第一端相连；第十六电阻R16的第二端与第十七电阻R17的第一端相连；第十八电阻R18的第二端与第十九电阻R19的第一端相连；第九电阻R9的第二端分别与参考电压Vref、第十一电阻R11的第二端、第十三电阻R13的第二端、第十五电阻R15的第二端、第十七电阻R17的第二端、第十九电阻R19的第二端和第二十电阻R20的第二端相连。

应当说明的是，通过改变第一数字信号控制开关中八路通道的电平信号，即可决定第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10是否截止，从而改变增益衰减量，其中，当第三晶体管M3处于工作状态时，对应的第一级的衰减值相应的，第n级的衰减值可以表示为

实施例五

参见图3，在实施例四的基础上，固定增益放大器4包括：第二十一电阻R21、第二十二电阻R22和三级增益放大器41；三级增益放大器41的正向输入端Vinp与第十晶体管M10的漏极相连，三级增益放大器41的负向输入端Vinn分别与第二十一电阻R21的第一端和第二十二电阻R22的第一端相连，三级增益放大器41的输出端Vout与第二十二电阻R22的第二端相连；第二十一电阻R21的第二端与参考电压Vref相连。

应当说明的是固定增益放大器采用闭环负反馈结构，其它的增益取决于第二十二电阻R22与第二十一电阻R21的比值，可以得到一个较精确的增益值。进入可编程衰减电路3的信号Vsignal，在可编程衰减电路3和固定增益放大器4的共同作用下，实现增益可变；与第一级衰减相对应的第一级输出相应的，第n级的输出

实施例六

在实施例五的基础上，三级增益放大器41包括：第一级预放大级电路411、第二级放大级电路412和第三级共源级电路413；

第一级预放大级电路411将接收到的信号进行放大，得到一级放大信号，并将一级放大信号传递给第二级放大级电路412；

第二级放大级电路412，用于将来自第一级预放大级电路411的一级放大信号进行放大，得到二级放大信号，并将二级放大信号传递给第三级共源级电路413；

第三级共源级电路413，用于将来自第二级放大级电路412的二级放大信号进行放大，得到三级放大信号。

实施例七

参见图4，在实施例六的基础上，第一级预放大级电路411包括：第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14和第十五晶体管M15，第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14和第十五晶体管M15均是N沟道场效应晶体管；

第十一晶体管M11的栅极分别与第二偏置电压VB2和第十二晶体管M12的栅极相连，第十一晶体管M11的源极与第十三晶体管M13漏极相连，第十一晶体管M11的漏极分别与电源AVDD和第十二晶体管M12的漏极相连；第十二晶体管M12的源极与第十四晶体管M14漏极相连；第十三晶体管M13的栅极作为三级增益放大器41的正向输入端Vinp，第十三晶体管M13的源极分别与第十四晶体管M14的源极和第十五晶体管M15的漏极相连；第十四晶体管M14的栅极作为三级增益放大器41的负向输入端Vinn；第十五晶体管M15的栅极与第三偏置电压VB3相连，第十五晶体管M15的源极与接地端口AVSS相连。

应当说明的是，在第一级预放大级电路411中：第十一晶体管M11和第十二晶体管M12构成偏置电流源，第十三晶体管M13和第十四晶体管M14的栅极为差分输入端，第十五晶体管M15为偏置电流源的有源负载。

实施例八

参见图5，在实施例七的基础上，第二级放大级电路412包括：辅助运算放大电路314、第二十三电阻R23、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24、第二十五晶体管M25和第二十六晶体管M26，第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第二十晶体管M20和第二十一晶体管M21均是P沟道场效应晶体管，第二十二晶体管M22、第二十三晶体管M23、第二十四晶体管M24、第二十五晶体管M25和第二十六晶体管M26均是N沟道场效应晶体管；

第十六晶体管M16的栅极与第二十三电阻R23的第一端相连，第十六晶体管M16的源极分别与电源AVDD和第十七晶体管M17的源极相连，第十六晶体管M16的漏极与第十八晶体管M18的源极相连，第十七晶体管M17的栅极分别与第二十三电阻R23的第二端、第十八晶体管M18的漏极和第二十晶体管M20的漏极相连，第十七晶体管M17的漏极与第十九晶体管M19的源极相连；第十八晶体管M18的栅极分别与第四偏置电压VB4和第十九晶体管M19的栅极相连；第十九晶体管M19的漏极与第二十一晶体管M21的源极相连；第二十晶体管M20的栅极分别与第五偏置电压VB5和第二十一晶体管M21的栅极相连，第二十晶体管M20的漏极与第二十二晶体管M22的漏极相连；第二十一晶体管M21的漏极与第二十三晶体管M23的漏极相连；第二十二晶体管M22的栅极分别与第二十九晶体管M29的漏极和辅助运算放大电路314负向输出端Von2相连，第二十二晶体管M22的源极分别与第二十四晶体管M24的漏极和辅助运算放大电路314正向输入端Vip2相连；第二十三晶体管M23的栅极分别与第三十晶体管M30的漏极和辅助运算放大电路314正向输出端Vop2相连，第二十三晶体管M23的源极分别与第二十五晶体管M25的漏极和辅助运算放大电路314负向输入端Vin2相连；第二十四晶体管M24的栅极与第十三晶体管M13的漏极相连，第二十四晶体管M24的源极分别与第二十五晶体管M25的源极和第二十六晶体管M26的漏极相连；第二十五晶体管M25的栅极与第十四晶体管M14的漏极相连；第二十六晶体管M26的栅极与第六偏置电压VB6相连，第二十六晶体管M26的源极与接地端口AVSS相连。

应当说明的是，在第二级放大级电路412中：第十六晶体管M16和第十七晶体管M17构成双端转单端电流镜，第十八晶体管M18、第十九晶体管M19、第二十晶体管M20和第二十一晶体管M21构成共源共栅有源负载管，第二十四晶体管M24和第二十五晶体管M25的栅极为差分输入端，第二十六晶体管M26为尾电流有源负载管。

实施例九

参见图6和图7，在实施例八的基础上，辅助运算放大电路314包括：第二十七晶体管M27、第二十八晶体管M28、第二十九晶体管M29、第三十晶体管M30、第三十一晶体管M31和第三十二晶体管M32，第二十七晶体管M27、第二十八晶体管M28、第二十九晶体管M29和第三十晶体管M30均是P沟道场效应晶体管，第三十一晶体管M31和第三十二晶体管M32均是N沟道场效应晶体管；

第二十七晶体管M27的栅极分别与第七偏置电压VB7和第二十八晶体管M28的栅极相连，第二十七晶体管M27的源极分别与电源AVDD和第二十八晶体管M28的源极相连，第二十七晶体管M27的漏极与第二十九晶体管M29的源极相连；第二十八晶体管M28的漏极与第三十晶体管M30的源极相连；第二十九晶体管M29的栅极分别与第八偏置电压VB8和第三十晶体管M30的栅极相连，第二十九晶体管M29的漏极与第三十一晶体管M31的漏极相连；第三十晶体管M30的漏极与第三十二晶体管M32的漏极相连；第三十一晶体管M31的栅极作为辅助运算放大电路314的正向输入端Vip2，与第二十四晶体管M24的漏极相连，第三十一晶体管M31的源极与第三十二晶体管M32的源极相连，并且均与接地端口AVSS相连，第三十一晶体管M31的漏极作为辅助运算放大电路314的负向输出端Von2，与第二十二晶体管M22的栅极相连；第三十二晶体管M32的栅极作为辅助运算放大电路314的负向输入端Vin2，与第二十五晶体管M25的漏极相连，第三十二晶体管M32的漏极作为辅助运算放大电路314的正向输出端Vop2，与第二十三晶体管M23的栅极相连。

应当说明的是，在辅助运算放大电路314中：第二十七晶体管M27、第二十八晶体管M28、第二十九晶体管M29和第三十晶体管M30构成共源共栅有源负载，第三十一晶体管M31和第三十二晶体管M32的栅极为差分输入端。

实施例十

参见图7，在实施例九的基础上，第三级共源级电路413包括：第三十三晶体管M33、第三十四晶体管M34、第三电容C3和第四电容C4，第三十三晶体管M33均是P沟道场效应晶体管，第三十四晶体管M34是N沟道场效应晶体管；

第三十三晶体管M33的栅极与第九偏置电压VB9相连，第三十三晶体管M33的源极与电源AVDD相连，第三十三晶体管M33的漏极分别与第三十四晶体管M34的漏极、第三电容C3的第一端和第四电容C4的第一端相连；第三十四晶体管M34的栅极与第二十一晶体管M21的漏极相连，第三十四晶体管M34的源极与接地端口AVSS相连；第三电容C3的第二端与第十九晶体管M19的漏极相连；第四电容C4的第二端与接地端口AVSS相连。

应当说明的是，在第三级共源级电路413中：第三十三晶体管M33为有源负载管，第三十四晶体管M34为输入放大管。三级增益放大器41的等效输入跨导表达式为：G_m＝A₁×g_m24＝g_m24×g_m13/g_m11，其中，G_m表示三级增益放大器41总的输入跨导，m表示晶体管，m11表示第十一晶体管，g_m11表示第十一晶体管的跨导，m13表示第十三晶体管，g_m13表示第十三晶体管的跨导，g_m24表示第二十四晶体管的跨导，m24表示第二十四晶体管，A₁表示第一级预放大级电路411的增益；第二十三电阻R23用来补偿由第十六晶体管M16和第十七晶体管M17构成的电流镜产生的零极点对，R₂₃＝2C_gsm18/g_m18×C_gsm17，其中，R₂₃表示第二十三电阻，C_gsm18表示第十八晶体管的栅源电容，g_m18表示第十八晶体管的跨导，C_gsm17表示第十七晶体管的栅源电容，g表示栅极，s表示源极，m表示晶体管；第三电容C3采用共源共栅补偿间接补偿方法对三级增益放大器41进行补偿，其表达式为f＝g_m19/2πC₃，其中f表示三级增益放大器41的带宽，g_m19表示第十九晶体管的跨导，C₃表示第三电容的电容值，m表示晶体管。三级增益放大器41采用了双端输入单端输出的三级结构，并采用了共源共栅电容补偿和电流镜电阻补偿技术，实现了宽带、大摆幅以及较强的驱动能力。

实施例十一

参见图8，在实施例十的基础上，宽幅可变增益放大器还包括：电压钳位电路；

电压钳位电路包括：或门电路、第二数字信号控制开关、第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第三十九晶体管M39、第四十晶体管M40、第四十一晶体管M41、第四十二晶体管M42、第四十三晶体管M43、第四十四晶体管M44、第四十五晶体管M45、第四十六晶体管M46、第四十七晶体管M47、第四十八晶体管M48、第四十九晶体管M49、第五十晶体管M50、第五十一晶体管M51、第五十二晶体管M52、第五十三晶体管M53、第五十四晶体管M54、第五十五晶体管M55、第五十六晶体管M56、第五十七晶体管M57、第五十八晶体管M58、第五十九晶体管M59、第六十晶体管M60和第二十四电阻R24，第三十五晶体管M35、第三十六晶体管M36、第三十七晶体管M37、第三十八晶体管M38、第四十晶体管M40、第四十一晶体管M41、第四十三晶体管M43、第四十四晶体管M44、第四十六晶体管M46、第四十七晶体管M47、第四十九晶体管M49、第五十晶体管M50、第五十二晶体管M52、第五十三晶体管M53、第五十五晶体管M55、第五十六晶体管M56、第五十八晶体管M58和第五十九晶体管M59、均是P沟道场效应晶体管，第三十九晶体管M39、第四十二晶体管M42、第四十五晶体管M45、第四十八晶体管M48、第五十一晶体管M51、第五十四晶体管M54、第五十七晶体管M57、第六十晶体管M60均是N沟道场效应晶体管；

第三十五晶体管M35的栅极与第十偏置电压VB10相连，第三十五晶体管M35的源极分别与电源AVDD、第三十七晶体管M37的源极、第四十晶体管M40的源极、第四十三晶体管M43的源极、第四十六晶体管M46的源极、第四十九晶体管M49的源极、第五十二晶体管M52的源极、第五十五晶体管M55的源极和第五十八晶体管M58的源极相连，第三十五晶体管M35的漏极分别与第三十六晶体管M36的源极、第三十八晶体管M38的源极、第四十一晶体管M41的源极、第四十四晶体管M44的源极、第四十七晶体管M47的源极、第五十晶体管M50的源极、第五十三晶体管M53的源极、第五十六晶体管M56的源极和第五十九晶体管M59的源极相连；第三十六晶体管M36的栅极与或门电路的输出端相连，第三十六晶体管M36的漏极作为电压钳位电路的输出端Vreset，与第一电容C1的第二端相连；第三十七晶体管M37的栅极分别与第三十九晶体管M39的栅极和第二数字信号控制开关的第一通道相连，第三十七晶体管M37的漏极分别与第三十八晶体管M38的栅极和第三十九晶体管M39的漏极相连；第三十八晶体管M38的漏极与第二十四电阻R24的第一端相连，并且与接地端口AVSS相连；第三十九晶体管M39的源极分别与第二十四电阻R24的第二端、第四十二晶体管M42的源极、第四十五晶体管M45的源极、第四十八晶体管M48的源极、第五十一晶体管M51的源极、第五十四晶体管M54的源极、第五十七晶体管M57的源极和第六十晶体管M60的源极相连；第四十晶体管M40的栅极分别与第四十二晶体管M42的栅极和第二数字信号控制开关的第二通道相连，第四十晶体管M40的漏极分别与第四十一晶体管M41的栅极和第四十二晶体管M42的漏极相连；第四十一晶体管M41的漏极与接地端口AVSS相连；第四十三晶体管M43的栅极分别与第四十五晶体管M45的栅极和第二数字信号控制开关的第三通道相连，第四十三晶体管M43的漏极分别与第四十四晶体管M44的栅极和第四十五晶体管M45的漏极相连；第四十四晶体管M44的漏极与接地端口AVSS相连；第四十六晶体管M46的栅极分别与第四十八晶体管M48的栅极和第二数字信号控制开关的第四通道相连，第四十六晶体管M46的漏极分别与第四十七晶体管M47的栅极和第四十八晶体管M48的漏极相连；第四十七晶体管M47的漏极与接地端口AVSS相连；第四十九晶体管M49的栅极分别与第五十一晶体管M51的栅极和第二数字信号控制开关的第五通道相连，第四十九晶体管M49的漏极分别与第五十晶体管M50的栅极和第五十一晶体管M51的漏极相连；第五十晶体管M50的漏极与接地端口AVSS相连；第五十二晶体管M52的栅极分别与第五十四晶体管M54的栅极和第二数字信号控制开关的第六通道相连，第五十二晶体管M52的漏极分别与第五十三晶体管M53的栅极和第五十四晶体管M54的漏极相连；第五十三晶体管M53的漏极与接地端口AVSS相连；第五十五晶体管M55的栅极分别与第五十七晶体管M57的栅极和第二数字信号控制开关的第七通道相连，第五十五晶体管M55的漏极分别与第五十六晶体管M56的栅极和第五十七晶体管M57的漏极相连；第五十六晶体管M56的漏极与接地端口AVSS相连；第五十八晶体管M58的栅极分别与第六十晶体管M60的栅极和第二数字信号控制开关的第八通道相连，第五十八晶体管M58的漏极分别与第五十九晶体管M59的栅极和第六十晶体管M60的漏极相连；第五十九晶体管M59的漏极与接地端口AVSS相连；或门电路的第一输入端与外部时钟控制电路的输出端相连，或门电路的第二输入端与使能控制电路的输出端相连。

应当说明的是，通过控制第二数字信号控制开关，即可改变进入源极跟随电路2的信号的大小，为输入信号增加了更多的选择性。

实施例十二

参见图9，在实施例十一的基础上，宽幅可变增益放大器还包括：第二十五电阻R25、第二十六电阻R26、第一二极管D1、第二二极管D2和第三二极管D3；

第二十五电阻R25的第一端分别与第一电容C1的第二端、第二十六电阻R26的第一端、第一二极管D1的正极和第二二极管D2的负极相连，第二十五电阻R25的第二端与第二晶体管M2的栅极相连；第二十六电阻R26的第二端分别与第三二极管D3的正极、电压钳位电路的输出端Vreset相连；第一二极管D1的负极与电源AVDD相连；第二二极管D2的正极与接地端口AVSS相连；第三二极管D3的负极与电源AVDD相连。

应当说明的是，第一二极管D1、第二二极管D2和第三二极管D3为电路提供了静电保护。

以上的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。

Claims (5)

1.一种宽幅可变增益放大器，其特征在于，包括：前置电路(1)、源极跟随电路(2)、可编程衰减电路(3)和固定增益放大器(4)；

所述前置电路(1)的第一端与信号输入端(Vin)连接，所述前置电路(1)的第二端与接地端口(AVSS)相连，所述前置电路(1)的第三端与所述源极跟随电路(2)的第一输入端相连，所述源极跟随电路(2)的第二输入端与第一偏置电压(VB1)相连；所述源极跟随电路(2)的输出端与所述可编程衰减电路(3)的第一输入端相连；所述可编程衰减电路(3)的第二输入端与参考电压(Vref)相连；所述可编程衰减电路(3)的输出端与所述固定增益放大器(4)的正向输入端相连；所述固定增益放大器(4)的负向输入端与所述参考电压(Vref)相连；

输入信号经所述前置电路(1)进入所述源极跟随电路(2)，所述源极跟随电路(2)将来自所述前置电路(1)的输入信号进行升压处理，得到升压输入信号，并将所述升压输入信号传递给所述可编程衰减电路(3)，所述可编程衰减电路(3)选择增益衰减量，并对所述升压输入信号进行增益处理，得到第一增益信号，并将所述第一增益信号传递给所述固定增益放大器(4)，所述固定增益放大器(4)将所述第一增益信号进行增益处理得到所需增益信号；

其中，所述前置电路(1)包括：第一电容(C1)和第二电容(C2)，所述第一电容(C1)的第一端与信号输入端(Vin)连接，所述第一电容(C1)的第二端分别与所述第二电容(C2)的第一端和所述源极跟随电路(2)的第一输入端相连；所述第二电容(C2)的第二端与接地端口(AVSS)相连；

其中，所述源极跟随电路(2)包括：第一晶体管(M1)和第二晶体管(M2)，所述第一晶体管(M1)和第二晶体管(M2)均是P沟道场效应晶体管，其中，

所述第一晶体管(M1)的栅极和第一偏置电压(VB1)相连，所述第一晶体管(M1)的源极与电源(AVDD)相连，所述第一晶体管(M1)的漏极分别与所述第二晶体管(M2)的源极和所述可编程衰减电路(3)的第一输入端相连；所述第二晶体管(M2)的漏极与接地端口(AVSS)相连；

其中，所述可编程衰减电路(3)包括：第一数字信号控制开关、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)、第二十电阻(R20)，其中，所述第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10)均是N沟道场效应晶体管，所述第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第十九电阻(R19)和第二十电阻(R20)的电阻值均相等；

所述第三晶体管(M3)的栅极与第一数字信号控制开关的第一通道相连，所述第三晶体管(M3)的源极分别与所述第二晶体管(M2)的源极和第一电阻(R1)的第一端相连，所述第三晶体管(M3)的源极作为所述可编程衰减电路(3)的第一输入端，所述第三晶体管(M3)的漏极分别与所述第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10)的漏极相连；所述第四晶体管(M4)的栅极与第一数字信号控制开关的第二通道相连，所述第四晶体管(M4)的源极分别与所述第一电阻(R1)的第二端、第二电阻(R2)的第一端和第八电阻(R8)的第一端相连；所述第五晶体管(M5)的栅极与第一数字信号控制开关的第三通道相连，所述第五晶体管(M5)的源极分别与所述第二电阻(R2)的第二端、第三电阻(R3)的第一端和第十电阻(R10)的第一端相连；所述第六晶体管(M6)的栅极与第一数字信号控制开关的第四通道相连，所述第六晶体管(M6)的源极分别与所述第三电阻(R3)的第二端、第四电阻(R4)的第一端和第十二电阻(R12)的第一端相连；所述第七晶体管(M7)的栅极与第一数字信号控制开关的第五通道相连，所述第七晶体管(M7)的源极分别与所述第四电阻(R4)的第二端、第五电阻(R5)的第一端和第十四电阻(R14)的第一端相连；所述第八晶体管(M8)的栅极与第一数字信号控制开关的第六通道相连，所述第八晶体管(M8)的源极分别与所述第五电阻(R5)的第二端、第六电阻(R6)的第一端和第十六电阻(R16)的第一端相连；所述第九晶体管(M9)的栅极与第一数字信号控制开关的第七通道相连，所述第九晶体管(M9)的源极分别与所述第六电阻(R6)的第二端、第七电阻(R7)的第一端和第十八电阻(R18)的第一端相连；所述第十晶体管(M10)的栅极与第一数字信号控制开关的第八通道相连，所述第十晶体管(M10)的源极分别与所述第七电阻(R7)的第二端和第二十电阻(R20)的第一端相连；所述第八电阻(R8)的第二端与所述第九电阻(R9)的第一端相连；所述第十电阻(R10)的第二端与所述第十一电阻(R11)的第一端相连；第十二电阻(R12)的第二端与所述第十三电阻(R13)的第一端相连；第十四电阻(R14)的第二端与所述第十五电阻(R15)的第一端相连；第十六电阻(R16)的第二端与所述第十七电阻(R17)的第一端相连；第十八电阻(R18)的第二端与所述第十九电阻(R19)的第一端相连；所述第九电阻(R9)的第二端分别与所述参考电压(Vref)、所述第十一电阻(R11)的第二端、所述第十三电阻(R13)的第二端、所述第十五电阻(R15)的第二端、所述第十七电阻(R17)的第二端、所述第十九电阻(R19)的第二端和所述第二十电阻(R20)的第二端相连；

其中，所述固定增益放大器(4)包括：第二十一电阻(R21)、第二十二电阻(R22)和三级增益放大器(41)；所述三级增益放大器(41)的正向输入端(Vinp)与所述第十晶体管(M10)的漏极相连，所述三级增益放大器(41)的负向输入端(Vinn)分别与所述第二十一电阻(R21)的第一端和所述第二十二电阻(R22)的第一端相连，所述三级增益放大器(41)的输出端(Vout)与所述第二十二电阻(R22)的第二端相连；所述第二十一电阻(R21)的第二端与所述参考电压(Vref)相连；

其中，所述三级增益放大器(41)包括：第一级预放大级电路(411)、第二级放大级电路(412)和第三级共源级电路(413)；

所述第一级预放大级电路(411)将接收到的信号进行放大，得到一级放大信号，并将所述一级放大信号传递给所述第二级放大级电路(412)；

所述第二级放大级电路(412)，用于将来自所述第一级预放大级电路(411)的所述一级放大信号进行放大，得到二级放大信号，并将所述二级放大信号传递给所述第三级共源级电路(413)；

所述第三级共源级电路(413)，用于将来自所述第二级放大级电路(412)的所述二级放大信号进行放大，得到三级放大信号；

其中，所述第一级预放大级电路(411)包括：第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)和第十五晶体管(M15)，所述第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)和第十五晶体管(M15)均是N沟道场效应晶体管；

所述第十一晶体管(M11)的栅极分别与第二偏置电压(VB2)和所述第十二晶体管(M12)的栅极相连，所述第十一晶体管(M11)的源极与所述第十三晶体管(M13)漏极相连，所述第十一晶体管(M11)的漏极分别与电源(AVDD)和所述第十二晶体管(M12)的漏极相连；所述第十二晶体管(M12)的源极与所述第十四晶体管(M14)漏极相连；所述第十三晶体管(M13)的栅极作为所述三级增益放大器(41)的正向输入端(Vinp)，所述第十三晶体管(M13)的源极分别与所述第十四晶体管(M14)的源极和所述第十五晶体管(M15)的漏极相连；所述第十四晶体管(M14)的栅极作为所述三级增益放大器(41)的负向输入端(Vinn)；所述第十五晶体管(M15)的栅极与第三偏置电压(VB3)相连，所述第十五晶体管(M15)的源极与接地端口(AVSS)相连；

其中，所述第二级放大级电路(412)包括：辅助运算放大电路(314)、第二十三电阻(R23)、第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)、第二十晶体管(M20)、第二十一晶体管(M21)、第二十二晶体管(M22)、第二十三晶体管(M23)、第二十四晶体管(M24)、第二十五晶体管(M25)和第二十六晶体管(M26)，所述第十六晶体管(M16)、第十七晶体管(M17)、第十八晶体管(M18)、第十九晶体管(M19)、第二十晶体管(M20)和第二十一晶体管(M21)均是P沟道场效应晶体管，所述第二十二晶体管(M22)、第二十三晶体管(M23)、第二十四晶体管(M24)、第二十五晶体管(M25)和第二十六晶体管(M26)均是N沟道场效应晶体管；

所述第十六晶体管(M16)的栅极与所述第二十三电阻(R23)的第一端相连，所述第十六晶体管(M16)的源极分别与电源(AVDD)和所述第十七晶体管(M17)的源极相连，所述第十六晶体管(M16)的漏极与所述第十八晶体管(M18)的源极相连，所述第十七晶体管(M17)的栅极分别与所述第二十三电阻(R23)的第二端、所述第十八晶体管(M18)的漏极和所述第二十晶体管(M20)的漏极相连，所述第十七晶体管(M17)的漏极与所述第十九晶体管(M19)的源极相连；所述第十八晶体管(M18)的栅极分别与第四偏置电压(VB4)和所述第十九晶体管(M19)的栅极相连；所述第十九晶体管(M19)的漏极与所述第二十一晶体管(M21)的源极相连；所述第二十晶体管(M20)的栅极分别与第五偏置电压(VB5)和所述第二十一晶体管(M21)的栅极相连，所述第二十晶体管(M20)的漏极与所述第二十二晶体管(M22)的漏极相连；所述第二十一晶体管(M21)的漏极与所述第二十三晶体管(M23)的漏极相连；所述第二十二晶体管(M22)的栅极分别与第二十九晶体管(M29)的漏极和所述辅助运算放大电路(314)负向输出端(Von2)相连，所述第二十二晶体管(M22)的源极分别与所述第二十四晶体管(M24)的漏极和所述辅助运算放大电路(314)正向输入端(Vip2)相连；所述第二十三晶体管(M23)的栅极分别与第三十晶体管(M30)的漏极和所述辅助运算放大电路(314)正向输出端(Vop2)相连，所述第二十三晶体管(M23)的源极分别与所述第二十五晶体管(M25)的漏极和所述辅助运算放大电路(314)负向输入端(Vin2)相连；所述第二十四晶体管(M24)的栅极与所述第十三晶体管(M13)的漏极相连，所述第二十四晶体管(M24)的源极分别与所述第二十五晶体管(M25)的源极和所述第二十六晶体管(M26)的漏极相连；所述第二十五晶体管(M25)的栅极与所述第十四晶体管(M14)的漏极相连；所述第二十六晶体管(M26)的栅极与第六偏置电压(VB6)相连，所述第二十六晶体管(M26)的源极与接地端口(AVSS)相连。

2.如权利要求1所述的宽幅可变增益放大器，其特征在于，所述辅助运算放大电路(314)包括：第二十七晶体管(M27)、第二十八晶体管(M28)、第二十九晶体管(M29)、第三十晶体管(M30)、第三十一晶体管(M31)和第三十二晶体管(M32)，所述第二十七晶体管(M27)、第二十八晶体管(M28)、第二十九晶体管(M29)和第三十晶体管(M30)均是P沟道场效应晶体管，所述第三十一晶体管(M31)和第三十二晶体管(M32)均是N沟道场效应晶体管；

所述第二十七晶体管(M27)的栅极分别与第七偏置电压(VB7)和所述第二十八晶体管(M28)的栅极相连，所述第二十七晶体管(M27)的源极分别与电源(AVDD)和所述第二十八晶体管(M28)的源极相连，所述第二十七晶体管(M27)的漏极与所述第二十九晶体管(M29)的源极相连；所述第二十八晶体管(M28)的漏极与所述第三十晶体管(M30)的源极相连；所述第二十九晶体管(M29)的栅极分别与第八偏置电压(VB8)和所述第三十晶体管(M30)的栅极相连，所述第二十九晶体管(M29)的漏极与所述第三十一晶体管(M31)的漏极相连；所述第三十晶体管(M30)的漏极与所述第三十二晶体管(M32)的漏极相连；所述第三十一晶体管(M31)的栅极作为所述辅助运算放大电路(314)的正向输入端(Vip2)，与所述第二十四晶体管(M24)的漏极相连，所述第三十一晶体管(M31)的源极与所述第三十二晶体管(M32)的源极相连，并且均与接地端口(AVSS)相连，所述第三十一晶体管(M31)的漏极作为所述辅助运算放大电路(314)的负向输出端(Von2)，与所述第二十二晶体管(M22)的栅极相连；所述第三十二晶体管(M32)的栅极作为所述辅助运算放大电路(314)的负向输入端(Vin2)，与所述第二十五晶体管(M25)的漏极相连，所述第三十二晶体管(M32)的漏极作为所述辅助运算放大电路(314)的正向输出端(Vop2)，与所述第二十三晶体管(M23)的栅极相连。

3.如权利要求2所述的宽幅可变增益放大器，其特征在于，所述第三级共源级电路(413)包括：第三十三晶体管(M33)、第三十四晶体管(M34)、第三电容(C3)和第四电容(C4)，所述第三十三晶体管(M33)均是P沟道场效应晶体管，所述第三十四晶体管(M34)是N沟道场效应晶体管；

所述第三十三晶体管(M33)的栅极与第九偏置电压(VB9)相连，所述第三十三晶体管(M33)的源极与电源(AVDD)相连，所述第三十三晶体管(M33)的漏极分别与所述第三十四晶体管(M34)的漏极、所述第三电容(C3)的第一端和所述第四电容(C4)的第一端相连；所述第三十四晶体管(M34)的栅极与所述第二十一晶体管(M21)的漏极相连，所述第三十四晶体管(M34)的源极与接地端口(AVSS)相连；所述第三电容(C3)的第二端与所述第十九晶体管(M19)的漏极相连；所述第四电容(C4)的第二端与接地端口(AVSS)相连。

4.如权利要求3所述的宽幅可变增益放大器，其特征在于，所述宽幅可变增益放大器还包括：电压钳位电路；

所述电压钳位电路包括：或门电路、第二数字信号控制开关、第三十五晶体管(M35)、第三十六晶体管(M36)、第三十七晶体管(M37)、第三十八晶体管(M38)、第三十九晶体管(M39)、第四十晶体管(M40)、第四十一晶体管(M41)、第四十二晶体管(M42)、第四十三晶体管(M43)、第四十四晶体管(M44)、第四十五晶体管(M45)、第四十六晶体管(M46)、第四十七晶体管(M47)、第四十八晶体管(M48)、第四十九晶体管(M49)、第五十晶体管(M50)、第五十一晶体管(M51)、第五十二晶体管(M52)、第五十三晶体管(M53)、第五十四晶体管(M54)、第五十五晶体管(M55)、第五十六晶体管(M56)、第五十七晶体管(M57)、第五十八晶体管(M58)、第五十九晶体管(M59)、第六十晶体管(M60)和第二十四电阻(R24)，所述第三十五晶体管(M35)、第三十六晶体管(M36)、第三十七晶体管(M37)、第三十八晶体管(M38)、第四十晶体管(M40)、第四十一晶体管(M41)、第四十三晶体管(M43)、第四十四晶体管(M44)、第四十六晶体管(M46)、第四十七晶体管(M47)、第四十九晶体管(M49)、第五十晶体管(M50)、第五十二晶体管(M52)、第五十三晶体管(M53)、第五十五晶体管(M55)、第五十六晶体管(M56)、第五十八晶体管(M58)和第五十九晶体管(M59)、均是P沟道场效应晶体管，所述第三十九晶体管(M39)、第四十二晶体管(M42)、第四十五晶体管(M45)、第四十八晶体管(M48)、第五十一晶体管(M51)、第五十四晶体管(M54)、第五十七晶体管(M57)、第六十晶体管(M60)均是N沟道场效应晶体管；

所述第三十五晶体管(M35)的栅极与第十偏置电压(VB10)相连，所述第三十五晶体管(M35)的源极分别与电源(AVDD)、所述第三十七晶体管(M37)的源极、所述第四十晶体管(M40)的源极、所述第四十三晶体管(M43)的源极、所述第四十六晶体管(M46)的源极、所述第四十九晶体管(M49)的源极、所述第五十二晶体管(M52)的源极、所述第五十五晶体管(M55)的源极和所述第五十八晶体管(M58)的源极相连，所述第三十五晶体管(M35)的漏极分别与所述第三十六晶体管(M36)的源极、所述第三十八晶体管(M38)的源极、所述第四十一晶体管(M41)的源极、所述第四十四晶体管(M44)的源极、所述第四十七晶体管(M47)的源极、所述第五十晶体管(M50)的源极、所述第五十三晶体管(M53)的源极、所述第五十六晶体管(M56)的源极和所述第五十九晶体管(M59)的源极相连；所述第三十六晶体管(M36)的栅极与或门电路的输出端相连，所述第三十六晶体管(M36)的漏极作为所述电压钳位电路的输出端(Vreset)，与所述第一电容(C1)的第二端相连；所述第三十七晶体管(M37)的栅极分别与所述第三十九晶体管(M39)的栅极和所述第二数字信号控制开关的第一通道相连，所述第三十七晶体管(M37)的漏极分别与所述第三十八晶体管(M38)的栅极和所述第三十九晶体管(M39)的漏极相连；所述第三十八晶体管(M38)的漏极与所述第二十四电阻(R24)的第一端相连，并且与接地端口(AVSS)相连；所述第三十九晶体管(M39)的源极分别与所述第二十四电阻(R24)的第二端、所述第四十二晶体管(M42)的源极、所述第四十五晶体管(M45)的源极、所述第四十八晶体管(M48)的源极、所述第五十一晶体管(M51)的源极、所述第五十四晶体管(M54)的源极、所述第五十七晶体管(M57)的源极和所述第六十晶体管(M60)的源极相连；所述第四十晶体管(M40)的栅极分别与所述第四十二晶体管(M42)的栅极和所述第二数字信号控制开关的第二通道相连，所述第四十晶体管(M40)的漏极分别与所述第四十一晶体管(M41)的栅极和所述第四十二晶体管(M42)的漏极相连；所述第四十一晶体管(M41)的漏极与接地端口(AVSS)相连；所述第四十三晶体管(M43)的栅极分别与所述第四十五晶体管(M45)的栅极和所述第二数字信号控制开关的第三通道相连，所述第四十三晶体管(M43)的漏极分别与所述第四十四晶体管(M44)的栅极和所述第四十五晶体管(M45)的漏极相连；所述第四十四晶体管(M44)的漏极与接地端口(AVSS)相连；所述第四十六晶体管(M46)的栅极分别与所述第四十八晶体管(M48)的栅极和所述第二数字信号控制开关的第四通道相连，所述第四十六晶体管(M46)的漏极分别与所述第四十七晶体管(M47)的栅极和所述第四十八晶体管(M48)的漏极相连；所述第四十七晶体管(M47)的漏极与接地端口(AVSS)相连；所述第四十九晶体管(M49)的栅极分别与所述第五十一晶体管(M51)的栅极和所述第二数字信号控制开关的第五通道相连，所述第四十九晶体管(M49)的漏极分别与所述第五十晶体管(M50)的栅极和所述第五十一晶体管(M51)的漏极相连；所述第五十晶体管(M50)的漏极与接地端口(AVSS)相连；所述第五十二晶体管(M52)的栅极分别与所述第五十四晶体管(M54)的栅极和所述第二数字信号控制开关的第六通道相连，所述第五十二晶体管(M52)的漏极分别与所述第五十三晶体管(M53)的栅极和所述第五十四晶体管(M54)的漏极相连；所述第五十三晶体管(M53)的漏极与接地端口(AVSS)相连；所述第五十五晶体管(M55)的栅极分别与所述第五十七晶体管(M57)的栅极和所述第二数字信号控制开关的第七通道相连，所述第五十五晶体管(M55)的漏极分别与所述第五十六晶体管(M56)的栅极和所述第五十七晶体管(M57)的漏极相连；所述第五十六晶体管(M56)的漏极与接地端口(AVSS)相连；所述第五十八晶体管(M58)的栅极分别与所述第六十晶体管(M60)的栅极和所述第二数字信号控制开关的第八通道相连，所述第五十八晶体管(M58)的漏极分别与所述第五十九晶体管(M59)的栅极和所述第六十晶体管(M60)的漏极相连；所述第五十九晶体管(M59)的漏极与接地端口(AVSS)相连；所述或门电路的第一输入端与外部时钟控制电路的输出端相连，所述或门电路的第二输入端与使能控制电路的输出端相连。

5.如权利要求4所述的宽幅可变增益放大器，其特征在于，所述宽幅可变增益放大器还包括：第二十五电阻(R25)、第二十六电阻(R26)、第一二极管(D1)、第二二极管(D2)和第三二极管(D3)；

所述第二十五电阻(R25)的第一端分别与所述第一电容(C1)的第二端、所述第二十六电阻(R26)的第一端、所述第一二极管(D1)的正极和所述第二二极管(D2)的负极相连，所述第二十五电阻(R25)的第二端与所述第二晶体管(M2)的栅极相连；所述第二十六电阻(R26)的第二端分别与所述第三二极管(D3)的正极、所述电压钳位电路的输出端(Vreset)相连；所述第一二极管(D1)的负极与电源(AVDD)相连；所述第二二极管(D2)的正极与接地端口(AVSS)相连；所述第三二极管(D3)的负极与电源(AVDD)相连。