CN104796102A - 一种流水线adc中宽带电流型运算放大器 - Google Patents

Abstract

本发明涉及运算放大器领域，具体是一种流水线ADC中宽带电流型运算放大器。本发明主体采用折叠式增益提高结构。BN和BP为辅助运放，其中BN为电流型辅助运放，BP采用传统的折叠式共源共栅结构。电流共模反馈电路接于主运放的M₁与M₂的漏极，通过调节主运放支路电流对输出信号的共模电平进行调节。本发明在提高输出摆幅的同时，减小信号主通路上的寄生电容，提高整个运放的电路速度。将该运算放大器应用于视频处理的ADC中，可提高ADC的速度，满足视频处理的要求，并具有低功耗，动态范围大等特点。

Description

一种流水线ADC中宽带电流型运算放大器

技术领域

本发明涉及运算放大器领域，具体是一种流水线ADC中宽带电流型运算放大器。

背景技术

数字图形处理、数字通信等领域的飞速发展对ADC的速度、精度和功耗等性能提出了更高的要求。在众多ADC的结构中，流水线ADC同时具备高速与高精度的优势，因而备受关注，应用最广。

目前，比较器的带宽，采样电容上的噪声，以及各级负载电容都使流水线ADC速度的进一步提高受到影响。但对流水线ADC速度影响最大的是采样保持电路的运算放大器和各级余量运算放大器的带宽。

为了获得较准确的增益和较小的非线性误差，传统的流水线ADC的采样保持电路的运算放大器和各级余量运算放大器通常采用闭环的高性能放大器来实现。这种结构通过增加辅助运放来提高输出阻抗并提高开环增益，但是，所增加的辅助运放又会引入新的寄生电容，从而增加了极点，减小了整个运放的带宽。

采用电流作为输入变量的电流模放大器可提供较大的带宽，较低的功耗和更宽的信号范围，因此近年来受到研究人员的重视。电流模放大器中的信号采用电流方式传输，处于饱和状态的晶体管的漏源电压与漏电流呈现平方根关系，从而降低了放大器对输出摆幅和电源电压的要求。通常电流放大器信号通路上的寄生电容较小，因此能有效地提高电路速度，减少系统的建立时间。

发明内容

本发明所要解决的技术问题是：如何提高ADC的速度，满足视频处理的要求，并具有低功耗，动态范围大等特点。

本发明的所采用的技术方案是：一种流水线ADC中宽带电流型运算放大器，NMOS管M₁的栅极、NMOS管M₂的栅极连接到偏置电压V_b3，NMOS管M₁的源极、NMOS管M₂的源极连接到NMOS管M₁₃的漏极，NMOS管M₁₃的源极接地，NMOS管M₁₃的栅极连接偏置电压V_b2，NMOS管M₁的漏极、NMOS管M₃的源极连接第一辅助运放BP的y2端、控制电流I₁端，NMOS管M₂的漏极、NMOS管M₄的源极连接第二辅助运放BP的y2端和控制电流I₂端，第一辅助运放BP的x2端接于所述第二辅助运放BP的x2端，NMOS管M₃的栅极连接第一辅助运放BP的z2端，NMOS管M₄的栅极连接第二辅助运放BP的z2端，NMOS管M₃的漏极、PMOS管M₅的漏极连接到输出信号V_op，NMOS管M₄的漏极、PMOS管M₆的漏极连接到输出信号V_on，PMOS管M₅的栅极连接到第三辅助运放BN的z1端，PMOS管M₆的栅极连接到第四辅助运放BN的z1端，PMOS管M₅的源极、PMOS管M₇的漏极、NMOS管M₁₅的漏极连接到第三辅助BN的y1端，PMOS管M₆的源极、PMOS管M₈的漏极、NMOS管M₁₄的漏极连接到第四辅助BN的y1端，第三辅助BN的x1端连接第四辅助BN的x1端，PMOS管M₇的栅极、PMOS管M₈的栅极连接到偏置电压V_b1，PMOS管M₇的源极、PMOS管M₈的源极连接电源V_DD，NMOS管M₁₄的源极、NMOS管M₁₅的源极连接NMOS管M₁₆的漏极，NMOS管M₁₄的栅极连接输入信号V_in，NMOS管M₁₅的栅极连接输入信号V_ip，NMOS管M₁₆的源极接地，NMOS管M₁₆的栅极连接偏置电压V_b4，控制电流I₁端和控制电流I₂端连接到电流共模反馈电路，电流共模反馈电路连接电压共模反馈电路CMFB，电压共模反馈电路CMFB连接到输出信号V_op和输出信号V_op。

作为一种优选方式：所述电流共模反馈电路中，NMOS管M₉的源极、NMOS管M₁₀的源极接地，NMOS管M₉的栅极、NMOS管M₉的栅极连接电压共模反馈电路CMFB的V_CM端，NMOS管M₉的漏极、PMOS管M₁₁的漏极连接到控制电流I₁端，NMOS管M₁₀的漏极、PMOS管M₁₂的漏极连接到控制电流I₂端，PMOS管M₁₁的源极、PMOS管M₁₂的源极连接电源V_DD，PMOS管M₁₁的栅极、PMOS管M₁₂的栅极连接到偏置电压V_b5。

作为一种优选方式：第一辅助运放BP电路与第二辅助运放BP电路结构相同，BP电路中，NMOS管M_p10的栅极、NMOS管M_p11的栅极连接到偏置电压V_p5，NMOS管M_p10的源极、NMOS管M_p11的源极连接到NMOS管M_p12的漏极，NMOS管M_p12的源极接地，NMOS管M_p12的栅极连接偏置电压V_p6，NMOS管M_p10的漏极、NMOS管M_p8的源极连接，NMOS管M_p11的漏极、NMOS管M_p9的源极连接，NMOS管M_p8的栅极、NMOS管M_p9的栅极连接偏置电压V_p4，NMOS管M_p8的漏极、PMOS管M_p6的漏极连接，NMOS管M_p9的漏极、PMOS管M_p7的漏极连接到z2端，PMOS管M_p6的栅极、PMOS管M_p7的栅极连接偏置电压V_p3，PMOS管M_p6的源极、PMOS管M_p4的漏极、NMOS管M_p3的漏极连接，PMOS管M_p7的源极、PMOS管M_p5的漏极、NMOS管M_p1的漏极连接，PMOS管M_p4的栅极、PMOS管M_p5的栅极连接到偏置电压V_p2，PMOS管M_p4的源极、PMOS管M_p5的源极连接电源V_DD，NMOS管M_p1的源极、NMOS管M_p2的源极连接NMOS管M_p3的漏极，NMOS管M_p1的栅极连接y2端，NMOS管M_p2的栅极连接x2端，NMOS管M_p3的源极接地，NMOS管M_p3的栅极连接偏置电压V_p1。

作为一种优选方式：第三辅助运放BN电路与第四辅助运放BN电路结构相同，BN电路中，NMOS管M_B7的栅极、NMOS管M_B8的栅极连接到偏置电压V_b3，NMOS管M_B7的源极、NMOS管M_B8的源极连接到NMOS管M_B9的漏极，NMOS管M_B9的源极接地，NMOS管M_B9的栅极连接偏置电压V_b4，NMOS管M_B7的漏极、NMOS管M_B2的源极连接x1端，NMOS管M_B8的漏极、NMOS管M_B1的源极连接y1端，NMOS管M_B2的漏极、PMOS管M_B3的漏极连接z1端，NMOS管M_B1的漏极、PMOS管M_B1的栅极连接，PMOS管M_B3的栅极、PMOS管M_B4的栅极连接偏置电压V_b2，PMOS管M_B3的源极、PMOS管M_B5的漏极连接，PMOS管M_B4的源极、PMOS管M_B6的漏极连接，PMOS管M_B5的栅极、PMOS管M_B6的栅极连接到偏置电压V_b1，PMOS管M_B5的源极、PMOS管M_B6的源极连接电源V_DD。

本发明的有益效果是：本法在提高输出摆幅的同时，减小信号主通路上的寄生电容，提高整个运放的电路速度。将该运算放大器应用于视频处理的ADC中，可提高ADC的速度，满足视频处理的要求，并具有低功耗，动态范围大等特点。

附图说明

图1是本发明的电路结构示意图；

图2是本发明的第一辅助运放BP电路结构示意图；

图3是本发明的第三辅助运放BN电路结构示意图；

图4是本发明的电压共模反馈电路图(CMFB)；

图5是本发明的整个运放建立时间的波形图；

图6是本发明整个运放的增益相位波特图；

图7是本发明采样保持电路的输出信号频谱图。

具体实施方式

本说明书所附图式所绘示的结构、大小和比例等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士阅读和理解，并非用来限定本发明可以实施的限定条件，因此不具有技术上的实质意义，任何结构的修饰、大小的改变和比例关系的调整，在不影响本发明所能产生的功效以及本发明所能实现的目的的前提条件下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。另外，本说明书中所引用的诸如“上”、“下”、“左”、“右”以及“一”等用语，也仅仅是为了便于叙述的明了，而不是用来限定本发明可以实施的范围，其相对关系的调整或更改在无实质变更技术内容的前提下，应当也视为本发明可以实施的范畴。本发明中所有标注相同的节点代表同一个节点。

本发明主体采用折叠式增益提高结构。BN和BP为辅助运放，其中BN为电流型辅助运放，BP采用传统的折叠式共源共栅结构。电流共模反馈电路接于主运放的M₁与M₂的漏极，通过调节主运放支路电流对输出信号的共模电平进行调节。CMFB为电压共模反馈电路，接于电流共模反馈的M₉与M₁₀的栅极检测输出信号共模电平。

如图1所示，一种流水线ADC中宽带电流型运算放大器，NMOS管M₁的栅极、NMOS管M₂的栅极连接到偏置电压V_b3，NMOS管M₁的源极、NMOS管M₂的源极连接到NMOS管M₁₃的漏极，NMOS管M₁₃的源极接地，NMOS管M₁₃的栅极连接偏置电压V_b2，NMOS管M₁的漏极、NMOS管M₃的源极连接第一辅助运放BP的y2端、控制电流I₁端，NMOS管M₂的漏极、NMOS管M₄的源极连接第二辅助运放BP的y2端和控制电流I₂端，第一辅助运放BP的x2端接于所述第二辅助运放BP的x2端，NMOS管M₃的栅极连接第一辅助运放BP的z2端，NMOS管M₄的栅极连接第二辅助运放BP的z2端，NMOS管M₃的漏极、PMOS管M₅的漏极连接到输出信号V_op，NMOS管M₄的漏极、PMOS管M₆的漏极连接到输出信号V_on，PMOS管M₅的栅极连接到第三辅助运放BN的z1端，PMOS管M₆的栅极连接到第四辅助运放BN的z1端，PMOS管M₅的源极、PMOS管M₇的漏极、NMOS管M₁₅的漏极连接到第三辅助BN的y1端，PMOS管M₆的源极、PMOS管M₈的漏极、NMOS管M₁₄的漏极连接到第四辅助BN的y1端，第三辅助BN的x1端连接第四辅助BN的x1端，PMOS管M₇的栅极、PMOS管M₈的栅极连接到偏置电压V_b1，PMOS管M₇的源极、PMOS管M₈的源极连接电源V_DD，NMOS管M₁₄的源极、NMOS管M₁₅的源极连接NMOS管M₁₆的漏极，NMOS管M₁₄的栅极连接输入信号V_in，NMOS管M₁₅的栅极连接输入信号V_ip，NMOS管M₁₆的源极接地，NMOS管M₁₆的栅极连接偏置电压V_b4，控制电流I₁端和控制电流I₂端连接到电流共模反馈电路，电流共模反馈电路连接电压共模反馈电路CMFB，电压共模反馈电路CMFB连接到输出信号V_op和输出信号V_op。所述电流共模反馈电路中，NMOS管M₉的源极、NMOS管M₁₀的源极接地，NMOS管M₉的栅极、NMOS管M₉的栅极连接电压共模反馈电路CMFB的V_CM端，NMOS管M₉的漏极、PMOS管M₁₁的漏极连接到控制电流I₁端，NMOS管M₁₀的漏极、PMOS管M₁₂的漏极连接到控制电流I₂端，PMOS管M₁₁的源极、PMOS管M₁₂的源极连接电源V_DD，PMOS管M₁₁的栅极、PMOS管M₁₂的栅极连接到偏置电压V_b5。

如图2所示，第一辅助运放BP电路与第二辅助运放BP电路结构相同，BP电路中，NMOS管M_p10的栅极、NMOS管M_p11的栅极连接到偏置电压V_p5，NMOS管M_p10的源极、NMOS管M_p11的源极连接到NMOS管M_p12的漏极，NMOS管M_p12的源极接地，NMOS管M_p12的栅极连接偏置电压V_p6，NMOS管M_p10的漏极、NMOS管M_p8的源极连接，NMOS管M_p11的漏极、NMOS管M_p9的源极连接，NMOS管M_p8的栅极、NMOS管M_p9的栅极连接偏置电压V_p4，NMOS管M_p8的漏极、PMOS管M_p6的漏极连接，NMOS管M_p9的漏极、PMOS管M_p7的漏极连接到z2端，PMOS管M_p6的栅极、PMOS管M_p7的栅极连接偏置电压V_p3，PMOS管M_p6的源极、PMOS管M_p4的漏极、NMOS管M_p3的漏极连接，PMOS管M_p7的源极、PMOS管M_p5的漏极、NMOS管M_p1的漏极连接，PMOS管M_p4的栅极、PMOS管M_p5的栅极连接到偏置电压V_p2，PMOS管M_p4的源极、PMOS管M_p5的源极连接电源V_DD，NMOS管M_p1的源极、NMOS管M_p2的源极连接NMOS管M_p3的漏极，NMOS管M_p1的栅极连接y2端，NMOS管M_p2的栅极连接x2端，NMOS管M_p3的源极接地，NMOS管M_p3的栅极连接偏置电压V_p1。

如图3所示，第三辅助运放BN电路与第四辅助运放BN电路结构相同，BN电路中，NMOS管M_B7的栅极、NMOS管M_B8的栅极连接到偏置电压V_b3，NMOS管M_B7的源极、NMOS管M_B8的源极连接到NMOS管M_B9的漏极，NMOS管M_B9的源极接地，NMOS管M_B9的栅极连接偏置电压V_b4，NMOS管M_B7的漏极、NMOS管M_B2的源极连接x1端，NMOS管M_B8的漏极、NMOS管M_B1的源极连接y1端，NMOS管M_B2的漏极、PMOS管M_B3的漏极连接z1端，NMOS管M_B1的漏极、PMOS管M_B1的栅极连接，PMOS管M_B3的栅极、PMOS管M_B4的栅极连接偏置电压V_b2，PMOS管M_B3的源极、PMOS管M_B5的漏极连接，PMOS管M_B4的源极、PMOS管M_B6的漏极连接，PMOS管M_B5的栅极、PMOS管M_B6的栅极连接到偏置电压V_b1，PMOS管M_B5的源极、PMOS管M_B6的源极连接电源V_DD。所述辅助运放BN的x1端的输入信号i_x1用于稳定输出端z1的共模电平。利用y1点输入阻抗无穷大，输入电流为0，以及该电路输出阻抗较大等特性，将其作为辅助运放应用在增益提高型运放中。另外，NMOS管M_B1的栅漏短路，使得信号在从y1点向z1点传递时少了栅极与漏极之间的寄生电容的影响，从而增加了整个运放的带宽。

如图4所示，所述电压共模反馈电路(CMFB)采用开关电容电路的结构。包括电容C₁、C₂、C₃、C₄，开关S₁、S₂、S₃、S₄、S₅、S₆，偏置电压V_b3，标准共模电压V_inc，输入信号V_op、V_on，输出信号V_CM，电容C₁的上端与开关S₁的左端相连，电容C₁的下端与开关S₃的左端相连，电容C₃的上端与电容C₁的下端相连，电容C₃的下端与开关S₅的左端相连，电容C₂的上端与开关S₁的右端相连，电容C₂的下端与开关S₃的右端相连，电容C₄的上端与开关S₃的右端相连，电容C₄的下端与开关S₅的右端相连，开关S₂的左端和右端分别接电容C₂的上端和标准共模电压V_inc，开关S₄的左端和右端分别接电容C₂的下端和输出信号V_CM，开关S₆的左端和右端分别接电容C₄的下端和标准共模电压V_inc，输入信号V_op位于电容C₁的上端，偏置电压V_b3位于电容C₁的下端，输入信号V_on位于电容C₃的下端。所述CMFB电路检测输出共模电平，再利用电流共模反馈电路将两个控制电流I₁、I₂分别反馈回主运放的M₁与M₂的漏极，从而起到调节输出共模电平的作用。当输出端共模电平符合设计要求时，I₁≈I₂≈0，M₁₁的源漏电流和M9相等，即I_S11＝I_S9，同理I_S12＝I_S10。当共模电平偏移设计值+Δv时，CMFB的输出V_CM电压升高，则I_S9>I_S11，小信号电流从主运放M₃和M₄管的源极流向电流共模反馈电路，则v_y2电压下降，辅助运放BP的负反馈作用使共模电平下降；反之，共模电平偏移-Δv时，v_y2电压上升，则共模电平上升。

本发明中电流增益A_Bi，电压增益A_Bv以及输出阻抗R_out如下各式：

R_out≈[1+g_mB2r_b2]r_OB2□r_b1≈r_b1

$R_x\≈\frac{1}{g_{\mathrm{mB}2}}$

$A_{\mathrm{Bi}}=\frac{i_{\mathrm{out}}}{i_{\mathrm{in}}}=\±1$

$A_{\mathrm{Bv}}=\frac{v_{\mathrm{out}}}{v_{\mathrm{in}}}=-h_{\mathrm{mB}2}{r}_{b1}\≈-g_{\mathrm{mB}2}{R}_{\mathrm{out}}$

其中，r_b1和r_b2分别为与M_B2相连接的PMOS电流源和NMOS电流源的等效输出阻抗。Rx是辅助运放BN的x1端的输出阻抗，可以看出x1端的输出阻抗较小。所述电流型运算放大器的总增益A_v为：

A_v＝A_MA_Bv

A_M≈g_m1[(g_m3r_O3r_O1)□(g_m5r_O5r_O7)]

其中A_M为主运放的开环增益。

第1非主极点可推导得：

$P_2=\frac{1}{\frac{C_{\mathrm{gs}3}}{g_{m3}}+\frac{C_{B2}}{g_{\mathrm{mB}2}}}$

从该式可以看出，整个运放的第1非主极点受到主运放的第1非主极点和辅助运放BN的单位增益带宽的影响。辅助运放BN的单位增益带宽越大，P₂的频率受辅助运放的影响越小。若辅助运放采用以PMOS管做输入管的折叠式共源共栅的运放结构，则单位增益带宽可近似的写为：g_min/C_out，其中g_min为输入管的跨导，C_out为辅助运放输出端的等效电容。通常NMOS管的跨导比PMOS管的大，所以在输出端口等效电容相等的情况下，(g_mB2/C_B2)>(g_min/C_out)。这表明采用的辅助运放的结构较传统的折叠式共源共栅的结构，在相同负载下，对主运放第1非主极点的影响较小。

在电路仿真实验中，选择ADC的采样频率为160MHz时，采样保持周期为6.25ns，其中采样和保持的过程各占3.125ns。当采保电路输入幅值为1V的阶跃信号时，在采样期间非线性转换时间和运放的建立时间波形如图5所示，从图可以看出，经过1.83ns的转换和建立时间，输出信号基本稳定。

整个运放的增益相位波特图如图6所示，运放的增益为83.19dB，单位增益带宽为1.6GHz，相位裕度为61.6deg。在输入正弦信号为63.68MHz时，采样保持电路的输出信号频谱图如图7所示，可以计算得：SNR＝66.92dB，ENOB＝10.82bit。

综上所述，转换速率的实验值与估算值接近，该运放的增益与带宽均符合本芯片的设计要求，采保电路的动态性能满足ADC的要求，本设计的运放单位增益带宽和转换速率较大，具有较好的频率特性。所以，本发明具有较强的实用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神和技术思想下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神和技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种流水线ADC中宽带电流型运算放大器，其特征在于：NMOS管M₁的栅极、NMOS管M₂的栅极连接到偏置电压V _b3，NMOS管M₁的源极、NMOS管M₂的源极连接到NMOS管M₁₃的漏极，NMOS管M₁₃的源极接地，NMOS管M₁₃的栅极连接偏置电压V _b2，NMOS管M₁的漏极、NMOS管M₃的源极连接第一辅助运放BP的y2端、控制电流I₁端，NMOS管M₂的漏极、NMOS管M₄的源极连接第二辅助运放BP的y2端和控制电流I₂端，第一辅助运放BP的x2端接于所述第二辅助运放BP的x2端，NMOS管M₃的栅极连接第一辅助运放BP的z2端，NMOS管M₄的栅极连接第二辅助运放BP的z2端，NMOS管M₃的漏极、PMOS管M₅的漏极连接到输出信号V _op ，NMOS管M₄的漏极、PMOS管M₆的漏极连接到输出信号V _on ，PMOS管M₅的栅极连接到第三辅助运放BN的z1端，PMOS管M₆的栅极连接到第四辅助运放BN的z1端，PMOS管M₅的源极、PMOS管M₇的漏极、NMOS管M₁₅的漏极连接到第三辅助BN的y1端，PMOS管M₆的源极、PMOS管M₈的漏极、NMOS管M₁₄的漏极连接到第四辅助BN的y1端，第三辅助BN的x1端连接第四辅助BN的x1端，PMOS管M₇的栅极、PMOS管M₈的栅极连接到偏置电压V _b1，PMOS管M₇的源极、PMOS管M₈的源极连接电源V_DD，NMOS管M₁₄的源极、NMOS管M₁₅的源极连接NMOS管M₁₆的漏极，NMOS管M₁₄的栅极连接输入信号V _in ，NMOS管M₁₅的栅极连接输入信号V _ip ，NMOS管M₁₆的源极接地，NMOS管M₁₆的栅极连接偏置电压V _b4，控制电流I₁端和控制电流I₂端连接到电流共模反馈电路，电流共模反馈电路连接电压共模反馈电路CMFB，电压共模反馈电路CMFB连接到输出信号V _op 和输出信号V _op 。

2.根据权利要求1所述的一种流水线ADC中宽带电流型运算放大器，其特征在于：所述电流共模反馈电路中，NMOS管M₉的源极、NMOS管M₁₀的源极接地，NMOS管M₉的栅极、NMOS管M₉的栅极连接电压共模反馈电路CMFB的V_CM端，NMOS管M₉的漏极、PMOS管M₁₁的漏极连接到控制电流I₁端，NMOS管M₁₀的漏极、PMOS管M₁₂的漏极连接到控制电流I₂端，PMOS管M₁₁的源极、PMOS管M₁₂的源极连接电源V_DD，PMOS管M₁₁的栅极、PMOS管M₁₂的栅极连接到偏置电压V _b5。

3.根据权利要求1所述的一种流水线ADC中宽带电流型运算放大器，其特征在于：第一辅助运放BP电路与第二辅助运放BP电路结构相同，BP电路中，NMOS管M_p10的栅极、NMOS管M_p11的栅极连接到偏置电压V _p5 ，NMOS管M_p10的源极、NMOS管M_p11的源极连接到NMOS管M_p12的漏极，NMOS管M_p12的源极接地，NMOS管M_p12的栅极连接偏置电压V _p6 ，NMOS管M_p10的漏极、NMOS管M_p8的源极连接，NMOS管M_p11的漏极、NMOS管M_p9的源极连接，NMOS管M_p8的栅极、NMOS管M_p9的栅极连接偏置电压V _p4 ，NMOS管M_p8的漏极、PMOS管M_p6的漏极连接，NMOS管M_p9的漏极、PMOS管M_p7的漏极连接到z2端，PMOS管M_p6的栅极、PMOS管M_p7的栅极连接偏置电压V _p3 ，PMOS管M_p6的源极、PMOS管M_p4的漏极、NMOS管M_p3的漏极连接，PMOS管M_p7的源极、PMOS管M_p5的漏极、NMOS管M_p1的漏极连接，PMOS管M_p4的栅极、PMOS管M_p5的栅极连接到偏置电压V _p2 ，PMOS管M_p4的源极、PMOS管M_p5的源极连接电源V_DD，NMOS管M_p1的源极、NMOS管M_p2的源极连接NMOS管M_p3的漏极，NMOS管M_p1的栅极连接y2端，NMOS管M_p2的栅极连接x2端，NMOS管M_p3的源极接地，NMOS管M_p3的栅极连接偏置电压V _p1 。

4.根据权利要求1所述的一种流水线ADC中宽带电流型运算放大器，其特征在于：第三辅助运放BN电路与第四辅助运放BN电路结构相同，BN电路中，NMOS管M_B7的栅极、NMOS管M_B8的栅极连接到偏置电压V _b3 ，NMOS管M_B7的源极、NMOS管M_B8的源极连接到NMOS管M_B9的漏极，NMOS管M_B9的源极接地，NMOS管M_B9的栅极连接偏置电压V _b4 ，NMOS管M_B7的漏极、NMOS管M_B2的源极连接x1端，NMOS管M_B8的漏极、NMOS管M_B1的源极连接y1端，NMOS管M_B2的漏极、PMOS管M_B3的漏极连接z1端，NMOS管M_B1的漏极、PMOS管M_B1的栅极连接，PMOS管M_B3的栅极、PMOS管M_B4的栅极连接偏置电压V _b2 ，PMOS管M_B3的源极、PMOS管M_B5的漏极连接，PMOS管M_B4的源极、PMOS管M_B6的漏极连接，PMOS管M_B5的栅极、PMOS管M_B6的栅极连接到偏置电压V _b1 ，PMOS管M_B5的源极、PMOS管M_B6的源极连接电源V_DD。