CN109560816B - 一种适用于12位低功耗流水线adc中的改进的运算放大电路 - Google Patents

一种适用于12位低功耗流水线adc中的改进的运算放大电路 Download PDF

Info

Publication number
CN109560816B
CN109560816B CN201811586985.5A CN201811586985A CN109560816B CN 109560816 B CN109560816 B CN 109560816B CN 201811586985 A CN201811586985 A CN 201811586985A CN 109560816 B CN109560816 B CN 109560816B
Authority
CN
China
Prior art keywords
switch
tube
electrode
pmos tube
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811586985.5A
Other languages
English (en)
Other versions
CN109560816A (zh
Inventor
任明远
许洪海
张倍宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin University of Science and Technology
Original Assignee
Harbin University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin University of Science and Technology filed Critical Harbin University of Science and Technology
Priority to CN201811586985.5A priority Critical patent/CN109560816B/zh
Publication of CN109560816A publication Critical patent/CN109560816A/zh
Application granted granted Critical
Publication of CN109560816B publication Critical patent/CN109560816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种应用于12位低功耗流水线ADC中的改进的运算放大电路，包括PMOS管M1,PMOS管M2,PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin‑,共模电压Vcm，输出电压Vo+，输出电压Vo‑，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12。通过开关控制电路的充电状态和工作状态，提高了工作效率，采用两种互相耦合的电路结构，在降低功耗，节省芯片面积的同时提高共模抑制能力和电源抑制能力，对降低噪声有所改良。

Description

一种适用于12位低功耗流水线ADC中的改进的运算放大电路
技术领域
本发明涉及一种适用于12位低功耗流水线ADC中的改进的运算放大电路。属于模拟集成电路设计与集成系统领域。
背景技术
低功耗流水线ADC在分辨率6位到12位之间可以提供很高的采样速率，因此在市场的推动下，广泛应用于移动通讯系统，便携式设备及测试设备等领域，流水线ADC设计的主要趋势是降低功耗和减小芯片面积，而运算放大器作为流水线ADC的重要组成模块，要求运算放大器具有低噪声，低功耗等性能的同时还要保持线性度等特性，运算放大器的性能在一定程度上决定了流水线ADC的性能，因此运算放大器的设计是极为重要的。
发明内容
本发明的目的在于针对低功耗流水线ADC中的运算放大电路设计，在保证流水线ADC稳定性能的同时降低流水线ADC的功耗，减小芯片面积，减小噪声，因此，提供了一种通过开关控制工作的全对称的改进的运算放大电路。
本发明的上述目的主要是通过以下的方案实现的：
一种12位低功耗流水线ADC的基本框架如图1所示，其特征在于：包括流水线级电路（101），第一级流水线内部电路（102），延迟和校准电路（103），改进的运算放大电路（104），其中：
流水线级电路（101）：由五个流水线ADC电路级联构成，第一级3.5位的流水线ADC电路采用了无采样保持SHA_Less的电路结构，相比于有采样保持SHA的电路结构，在实现相同性能的同时，功耗降低了20%左右，并且消除了后者因自身结构所引入的噪声等非线性因素影响。第二、三、四级1.5位电路采用运放共享结构，可以在提高速度的同时，降低了功耗。最后再级联一个3位的快闪Flash型ADC电路，每一级的输出都连接下一级的输入；
第一级流水线内部电路（102）:即为SHA_Less电路的框架图，输入信号vin1直接接入子级ADC电路和加法电路中，子级ADC电路将输入的模拟信号转化为数字信号Dout并接入下面的延迟和校准电路（103）中，同时子级ADC电路的输出也连接在子级DAC电路的输入，子级DAC电路将接入的数字信号Dout再次转化为模拟信号vdac，再与之前的输入信号vin1相减，得到的余量再通过放大器放大得到vout,最后再接入到下一级的电路中，作为下一级的输入vin2继续执行同样的工作；
延迟和校准电路（103）:将前级输出的错误编码通过数字纠错算法进行校准，最后得到校准后的位数就是整个流水线ADC的12位精度；
改进的运算放大电路（104）：将输入信号vin1与模拟量vdac相减后的余量进行放大，得到的输出电压vout作为下一级的输入vin2送入下一流水线级。
上述所提到的改进的运算放大电路（104）采用互相耦合的电容结构，可以减小电容尺寸，从而减小芯片面积，利用电容逐渐衰退的特性，减小了运放电路非线性的失真，从而达到增大功率的作用，也能提供一定的共模抑制能力。
上述所提到的改进的运算放大电路（104）采用互相耦合的电阻负载结构，在保证电路对称性的同时使放大器在差动模式下的输出阻抗远远高于共模模式下的输出阻抗，具有很高的共模抑制比CMRR和电源抑制比PSRR,从而达到减小噪声的作用。
上述所提到的改进的运算放大电路（104）如图2所示，包括PMOS管M1,PMOS管M2,PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin-,共模电压Vcm，输出电压Vo+，输出电压Vo-，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12。
上述所提到的改进的运算放大电路（104）包括两个时钟相，时钟相Φ1，时钟相Φ2，其中，时钟相Φ1控制开关s1到开关s6闭合，开关s7到开关s12断开；时钟相Φ2控制开关s1到开关s6断开，开关s7到开关s12闭合。其中，时钟相Φ1时，包括PMOS管M1,PMOS管M2，两个耦合电容Cin1和Cin2，两个负载电容CL1和CL2，共模电压Vcm，其中，PMOS管M1的栅极与PMOS管M2的栅极,漏极以及电流源Ib的一端相连，源极连VDD，漏极分别连在两个耦合电容Cin1和Cin2的上极板上，两个耦合电容Cin1和Cin2的下极板都连地，PMOS管M2的源极与VDD相连，两个负载电容CL1和CL2的上极板分别与共模电压Vcm相连，下极板连地，电流源的另一端连地；时钟相Φ2时，如图4所示，包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2，输入电压Vin+,输入电压Vin-,输出电压Vo+，输出电压Vo-，其中，PMOS管M3的栅极与Vin+相连，源极与耦合电容Cin2的上极板相连，漏极分别与负载电容CL1的上极板，输出电压Vo-,NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连，PMOS管M4的栅极与输出电压Vin-相连，源极与耦合电容Cin1的上极板相连，漏极分别与负载电容CL2的上极板，输出电压Vo+,NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连，耦合电容Cin1的下极板分别与NMOS管M7, NMOS管M5的源极相连，耦合电容Cin2的下极板分别与NMOS管M6, NMOS管M8的源极相连。
与现有技术相比，本发明的技术方案具有以下有益效果：
本次发明主要从增大运算放大器的工作效率，减小芯片面积，降低噪声等方面研究，针对工作效率，采用开关控制电路工作的结构，并且利用电容的衰减特性来减小运放的非线性引起的失真，从而提高工作效率，采用的互相耦合电容结构可以减少芯片的面积，同时针对噪声方面，采用的互相耦合电阻负载结构，可以大幅度增大输出阻抗的同时增大共模抑制比和电源抑制比，从而减小噪声。
附图说明
图1为本发明一种12位低功耗流水线ADC的框架图；
图2为本发明一种应用于12位低功耗流水线ADC的改进运算放大电路（104）结构示意图；
图3为本发明一种应用于12位低功耗流水线ADC的改进运算放大电路（104）在时钟相Φ1时的结构示意图；
图4为本发明一种应用于12位低功耗流水线ADC的改进运算放大电路（104）在时钟相Φ2时的结构示意图。
具体实施方式
为了进一步的介绍本发明的具体内容，电路的结构特性，以及电路不同时钟相的工作状态，具体结合附图对本发明进行详述；
本发明提供了一种12位低功耗流水线ADC的框架图，如图一所示，包括了流水线级电路（101），第一级流水线内部电路（102），延迟和校准电路（103），改进的运算放大电路（104），这里为了实现减小芯片面积，降低功耗，提高功效，降低噪声等目的，提供了一种改进的运算放大电路（104），如图2所示，包括PMOS管M1,PMOS管M2, PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin-,共模电压Vcm，输出电压Vo+，输出电压Vo-，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12。
如图2所示，改进的运算放大电路（104）采用互相耦合电容电路结构的同时采用互相耦合的电阻做负载的电路结构。其中互相耦合的电容结构可以减小电容尺寸，从而减小芯片面积，利用电容逐渐衰退的特性，减小了运放电路非线性的失真，从而达到增大功率的作用，也能提供一定的共模抑制能力；互相耦合的电阻负载结构在保证电路对称性的同时使放大器在差动模式下的输出阻抗远远高于共模模式下的输出阻抗，大幅度增大了共模抑制能力和电源抑制能力,从而达到减小噪声的作用。
改进的运算放大电路（104）有两个工作状态，充电状态和放大状态，其中，充电状态对应时钟相Φ1，时钟相Φ1控制开关s1到开关s6闭合，开关s7到开关s12断开，如图3为所示，包括PMOS管M1,PMOS管M2，两个耦合电容Cin1和Cin2，两个负载电容CL1和CL2，共模电压Vcm，其中，PMOS管M1的栅极与PMOS管M2的栅极,漏极以及电流源Ib的一端相连，源极连VDD，漏极分别连在两个耦合电容Cin1和Cin2的上极板上，两个耦合电容Cin1和Cin2的下极板都连地，PMOS管M2的源极与VDD相连，两个负载电容CL1和CL2的上极板分别与共模电压Vcm相连，下极板连地，电流源的另一端连地；放大状态对应时钟相Φ2，时钟相Φ2控制开关s1到开关s6断开，开关s7到开关s12闭合。如图4所示，包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2，输入电压Vin+,输入电压Vin-,输出电压Vo+，输出电压Vo-，其中，其中，PMOS管M3的栅极与Vin+相连，源极与耦合电容Cin2的上极板相连，漏极分别与负载电容CL1的上极板，输出电压Vo-,NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连，PMOS管M4的栅极与输出电压Vin-相连，源极与耦合电容Cin1的上极板相连，漏极分别与负载电容CL2的上极板，输出电压Vo+,NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连，耦合电容Cin1的下极板分别与NMOS管M7, NMOS管M5的源极相连，耦合电容Cin2的下极板分别与NMOS管M6, NMOS管M8的源极相连。
综上所述为本发明的具体实施方案，本发明的原理已叙述在以上的说明之中。本发明的保护范围不仅仅局限于此。本专业领域的任何设计人员在本发明的披露范围内做出的简单的结构变化，均属于本次发明之内。因此，本发明的保护范围应以权利要求书的范围为准。

Claims (3)

1.一种适用于12位低功耗流水线ADC中的改进的运算放大电路，其特征在于：采用互相耦合电容电路结构的同时采用互相耦合的电阻做负载的电路结构；
其中互相耦合的电容结构可以减小电容尺寸，从而减小芯片面积，利用电容逐渐衰退的特性，减小了运放电路非线性的失真，从而达到增大功率的作用，也能提供一定的共模抑制能力；互相耦合的电阻负载结构在保证电路对称性的同时使放大器在差动模式下的输出阻抗远远高于共模模式下的输出阻抗，大幅度增大了共模抑制能力和电源抑制能力,从而达到减小噪声的作用；运算放大电路(104)包括PMOS管M1,PMOS管M2,PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2,电流源Ib，输入电压Vin+,输入电压Vin-,共模电压Vcm，输出电压Vo+，输出电压Vo-，第一开关s1,第二开关s2,第三开关s3,第四开关s4,第五开关s5,第六开关s6,第七开关s7,第八开关s8,第九开关s9,第十开关s10,第十一开关s11以及第十二开关s12；互相耦合的电容电路结构包括PMOS管M1,耦合电容Cin1，耦合电容Cin2,第一开关s1,第二开关s2,第五开关s5,第六开关s6且所述的第一开关s1和第二开关s2的两端分别连在PMOS管M1的漏极和耦合电容Cin1，耦合电容Cin2的上极板，第五开关s5和第六开关s6的两端分别连在地和耦合电容Cin1，耦合电容Cin2的下极板；
互相耦合的电阻作负载的电路结构包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，第七开关s7，第八开关s8，第九开关s9，第十开关s10,其中,PMOS管M3,PMOS管M4作为差分输入管，PMOS管M3的源极连在第七开关s7的一端，栅极与Vin+相连，漏极分别与NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连；PMOS管M4的源极连在第八开关s8的一端，栅极与输出电压Vin-相连，漏极分别NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连；PMOS管M5的源极连在第九开关s9的一端，PMOS管M7的源极连在第九开关s9的另一端；PMOS管M6的源极连在第十开关s10的一端，PMOS管M8的源极连在第十开关s10的另一端。
2.根据权利要求1所述的改进的运算放大电路，其特征在于：时钟相Φ1对应电路处于充电状态，时钟相Φ1控制第一开关s1到第六开关s6闭合，第七开关s7到第十二开关s12断开，包括PMOS管M1,PMOS管M2，两个耦合电容Cin1和Cin2，两个负载电容CL1和CL2，共模电压Vcm，其中，PMOS管M1的栅极与PMOS管M2的栅极,漏极以及电流源Ib的一端相连，源极连VDD，漏极分别连在两个耦合电容Cin1和Cin2的上极板上，两个耦合电容Cin1和Cin2的下极板都连地，PMOS管M2的源极与VDD相连，两个负载电容CL1和CL2的上极板分别与共模电压Vcm相连，下极板连地，电流源的另一端连地。
3.根据权利要求1所述的改进的运算放大电路，其特征在于：时钟相Φ2对应电路处于放大状态，时钟相Φ2控制开关s1到开关s6断开，开关s7到开关s12闭合；包括PMOS管M3，PMOS管M4,NMOS管M5,NMOS管M6,NMOS管M7,NMOS管M8，耦合电容Cin1，耦合电容Cin2,负载电容CL1,负载电容CL2，输入电压Vin+,输入电压Vin-,输出电压Vo+，输出电压Vo-，其中，PMOS管M3的栅极与Vin+相连，源极与耦合电容Cin2的上极板相连，漏极分别与负载电容CL1的上极板，输出电压Vo-,NMOS管M7的漏极和栅极，NMOS管M5的漏极以及NMOS管M6的栅极相连，PMOS管M4的栅极与输出电压Vin-相连，源极与耦合电容Cin1的上极板相连，漏极分别与负载电容CL2的上极板，输出电压Vo+,NMOS管M8的漏极和栅极，NMOS管M6的漏极以及NMOS管M5的栅极相连，耦合电容Cin1的下极板分别与NMOS管M7,NMOS管M5的源极相连，耦合电容Cin2的下极板分别与NMOS管M6,NMOS管M8的源极相连。
CN201811586985.5A 2018-12-25 2018-12-25 一种适用于12位低功耗流水线adc中的改进的运算放大电路 Active CN109560816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811586985.5A CN109560816B (zh) 2018-12-25 2018-12-25 一种适用于12位低功耗流水线adc中的改进的运算放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811586985.5A CN109560816B (zh) 2018-12-25 2018-12-25 一种适用于12位低功耗流水线adc中的改进的运算放大电路

Publications (2)

Publication Number Publication Date
CN109560816A CN109560816A (zh) 2019-04-02
CN109560816B true CN109560816B (zh) 2024-04-19

Family

ID=65870951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811586985.5A Active CN109560816B (zh) 2018-12-25 2018-12-25 一种适用于12位低功耗流水线adc中的改进的运算放大电路

Country Status (1)

Country Link
CN (1) CN109560816B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847601A (en) * 1997-04-08 1998-12-08 Burr-Brown Corporation Switched capacitor common mode feedback circuit for differential operational amplifier and method
CN104796102A (zh) * 2015-02-12 2015-07-22 太原理工大学 一种流水线adc中宽带电流型运算放大器
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN107645300A (zh) * 2017-10-16 2018-01-30 中国科学院上海高等研究院 一种电流复用低功耗射频接收机
CN108449087A (zh) * 2018-03-21 2018-08-24 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN209593406U (zh) * 2018-12-25 2019-11-05 哈尔滨理工大学 一种适用于12位流水线adc中的新型运算放大电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4195500B1 (ja) * 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847601A (en) * 1997-04-08 1998-12-08 Burr-Brown Corporation Switched capacitor common mode feedback circuit for differential operational amplifier and method
CN104796102A (zh) * 2015-02-12 2015-07-22 太原理工大学 一种流水线adc中宽带电流型运算放大器
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN107645300A (zh) * 2017-10-16 2018-01-30 中国科学院上海高等研究院 一种电流复用低功耗射频接收机
CN108449087A (zh) * 2018-03-21 2018-08-24 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN209593406U (zh) * 2018-12-25 2019-11-05 哈尔滨理工大学 一种适用于12位流水线adc中的新型运算放大电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种用于流水线ADC采样保持电路的设计;李锋;黄世震;林伟;;电子器件(02);全文 *

Also Published As

Publication number Publication date
CN109560816A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
Wu et al. A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture
Kim et al. A 12-b, 30-MS/s, 2.95-mW pipelined ADC using single-stage class-AB amplifiers and deterministic background calibration
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN105958948A (zh) 一种低功耗宽范围跨导运算放大器
CN108712172B (zh) 一种增量型Sigma-Delta数模转换器
Centurelli et al. Design solutions for sample-and-hold circuits in CMOS nanometer technologies
KR20010014373A (ko) 고속도 및 고이득 연산 증폭회로
CN116232331A (zh) 一种应用于高精度Sigma-Delta ADC的带动态误差消除积分器
Naderi et al. Algorithmic-pipelined ADC with a modified residue curve for better linearity
CN109560816B (zh) 一种适用于12位低功耗流水线adc中的改进的运算放大电路
Chandrashekar et al. A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling
CN208479598U (zh) 应用于温湿度传感器的增量型数模转换器
CN209593406U (zh) 一种适用于12位流水线adc中的新型运算放大电路
Woo et al. 1.2 V 10-bit 75 MS/s pipelined ADC with phase-dependent gain-transition CDS
CN112039492B (zh) 应用于生理信号滤波器中的高线性度跨导放大器
Kim et al. A 10-b 120-MS/s 45ánm CMOS ADC using a re-configurable three-stage switched amplifier
US20140176358A1 (en) Method of producing low-power switched-capacitor amplifier, circuit and a pipeline analog-to-digital converter including the same
Lee et al. A very-high-speed low-power low-voltage fully differential CMOS sample-and-hold circuit with low hold pedestal
Feng et al. A wideband high-linearity input buffer based on cascade complementary source follower
CN107483052A (zh) 一种高反馈系数高增益的乘法数模转换器
CN219181502U (zh) 流水线型模数转换器
CN112865728B (zh) 一种可重构的运算放大器
Lee et al. Design techniques for low-voltage fully differential CMOS switched-capacitor amplifiers
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
Li et al. A Wide-Range 12b 150MS/s P-SAR ADC with Open-Loop Residue Amplifier for Ultrasound AFE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant