CN1048282A - 包含读出放大器的集成存储器 - Google Patents

包含读出放大器的集成存储器 Download PDF

Info

Publication number
CN1048282A
CN1048282A CN90103239A CN90103239A CN1048282A CN 1048282 A CN1048282 A CN 1048282A CN 90103239 A CN90103239 A CN 90103239A CN 90103239 A CN90103239 A CN 90103239A CN 1048282 A CN1048282 A CN 1048282A
Authority
CN
China
Prior art keywords
sensor amplifier
oxide
control transistors
semiconductor control
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN90103239A
Other languages
English (en)
Other versions
CN1019614B (zh
Inventor
埃弗特·西文克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of CN1048282A publication Critical patent/CN1048282A/zh
Publication of CN1019614B publication Critical patent/CN1019614B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Abstract

一个集成存贮器，包含读出放大器，能对读出放 大器输入端的电压进行等化作用，读出放大器包含并 联的第一和第二电流支路，每一电流支路包含一个控 制晶体管和一个负载晶体管，控制晶体管的源极被连 到另一电流支路中的控制晶体管的漏极，负载晶体管 的栅极接收选择信号，并在所述电流支路中与控制晶 体管串联连接。

Description

本发明涉及集成场效应晶体管存储器，存储器的存储单元以行和列的形式排列，每列存储单元通过选择装置连到位线和非位线，存储器还包含至少一个读出放大器，读出放大器的第一和第二输入端与每列的位线和相应的非位线相连，每列的位线和非位线则通过负载连到电源端，读出放大器在读出第一和第二输入端的信息期间对第一和第二输入端进行电流测量，读出放大器包含并联的第一和第二电流支路，每一电流支路包含一具有栅极、源极和漏极的控制晶体管，第一和第二电流支路中的控制晶体管的源极分别连到第一和第二输入端。1987年4月16日“电子学”第34页上题为“Design  fricks  speed  up  INMOS′s  SRAMS”的论文中论述了上述类型的存储器，上述论文描述了一种存储器，其中的读出放大器通过检测电流而不是检测电压差来读出和放大位线的信息，因此，这种读出放大器的处理速度基本上不受寄生位线电容的影响，使得存储器设计更简单。
本发明特别提供了这种集成存储器的实施方案，使存储器对干扰的敏感度也更小。
为达到上述目的，本发明的集成场效应晶体管存储器其特征在于读出放大器在电流测量期间还使第一和第二输入端的电压相等，每一电流支路中的控制晶体管的栅极被连到另一支路中的控制晶体管的漏极，包含栅极、源极和漏极的负载晶体管通路连在每一电流支路中的相关控制晶体管的漏极和电源端之间，所说负载晶体管与相关电流支路中的控制晶体管的导电性相同，所说负载晶体管的相连的栅极接收选择信号以便有选择地启动读出放大器。本发明的集成存储器具有读出放大器仅用4个晶体管构成，这4个晶体管对读出放大器输入端的电压进行完全等化的特点。
本发明集成存储器的一个实施例其特征在于每一电流支路中的负载晶体管和控制晶体管为P-型晶体管。因为在存储单元读出期间为了保持其数据完整，存储器中的位线通常被充电到接近正电源电压，所以控制晶体管的栅极和源极之间的绝对电压差应大于该晶体管的阈值电压。当不使用P-型而使用N-型控制晶体管时，栅极电压通常应大于正电源电压，这样就必须使用附加电路来产生所说的栅极电压。
本发明集成存储器另一实施例其特征在于：在每一电流支路，负载晶体管的宽/长比（W/L）基本上等于控制晶体管的宽/长比（W/L）。对这种存储器进行的模拟已表明，控制晶体管栅极的电压不再锁向电源端的任一电压。因此，本发明的集成存储器中的读出放大器是自我恢复型的，由此防止某一晶体管的设定离开饱和区。还有，在一芯片上实现这种读出放大器是很简单的。
以下参看附图详细描述本发明的实施例，其中：
图1表示本发明的读出放大器的一个实施例;
图2表示本发明的包含几个读出放大器的集成存储器的一个实施例。
图1表示本发明读出放大器的一个实施例。读出放大器包含4个PMOS晶体管T1、T2、T3和T4。晶体管T1和T2的源极分别连到读出放大器的第一输入端C和第二输入端D。结点C和D还连到存储器每列的位线BL和BLN：每一位线BL和BLN分别通过负载1和负载1N连到电源端VDD。N个存储单元（为清楚起见。图1仅示出其中两个）连到位线BL和BLN。利用已知的技术，即利用将位线和非位线连到存储单元的行选择晶体管，能够选择存储器每列中的一个存储单元。晶体管T1和T2的漏极被分别连到晶体管T3和T4的源极以及结点A和B，晶体管T3和T4的漏极被分别连到数据线DL和DLN，晶体管T3和T4的栅极接收同一选择信号YSELJ，选择信号YSELJ选择第J列，其中1≤J≤m。晶体管T1和T2的栅极分别连到晶体管T2和T1的漏极。位线BL和BLN分别有寄生位线电容CBL和CBLN，如图1所示并联在相应的结点C、D和电源端VSS之间。
图1所示电路的操作如下：位线BL和BLN通过负载1和1N先被充电，使结点C和D的预定电压在电源端Vss和VDD的电压之间取值（在电源电压5V时通常约为4V）。然后，结点A和B产生一电压，该电压比结点C和D的预定电压低一个晶体管T1和T2的阈值电压（对约4V的预定电压和约1V的阈值电压，该电压约为3V）。当选择信号YSEL基本为逻辑低电平时，晶体管T3和T4导通。晶体管T1、T2、T3和T4当读出放大器读出位线BL和BLN上的信息时一致工作在饱和区。因为晶体管T1和T3以及T2和T4的尺寸分别基本相同，相等的电流又分别通过晶体管T1和T3以及T2和T4，所以晶体管T1和T3以及晶体管T2和T4的栅极和源极间的电压差分别相等。当晶体管T1和T3以及晶体管T2和T4的栅极和源极间的电压差分别为V1和V2时，结点A和B的电压分别为V1和V2（选择信号YSELJ为逻辑低电平），晶体管T1和T2各自的栅极电压因此分别为V2和V1，结点C和D的电压因此为（V1+V2）。在选择了第J列的某一存储单元之后，根据存储单元J中的信息，放电电流I对结点C或结点D进行轻微的放电。例如，在图1中假设结点C被轻微放电，结点C的电压由于放电电流I而轻微下降，但是，因为本发明的读出放大器将结点C和D的电压保持相等（等化作用），所以读出放大器也将结点D的电压减少与结点C的电压下降相等量的电压，所说结点D的电压下降通过放电电流I来实现。晶体管T3和T4的漏极电流间的差值为电流I，等于存储单元J的放电电流I。由于对结点C和D（连到位线BL和BLN）电压的固有的等化作用，本发明的读出放大器具有以下特点：因为读出存储单元J的信息不需要或基本不需要对位线电容进行放电。所以读出放大器的读出延迟基本与位线电容CBL和CBLN无关。
对本发明的读出放大器进行的模拟已表明：因为晶体管T1和T3以及T2和T4的宽/长比（W/L）分别基本相等，结点A和B的电压不再锁向电源端的任一电压，因此，本发明的读出放大器具有自我恢复的特点，这样一来，晶体管T3或T4的设定将不会离开饱和区。
从读出放大器获得输出信号的方法有两种：第一种是测量结点A和B的电压差;第二种是测量经晶体管T1和T3流过第一电流支路到达数据线DL和经晶体管T2和T4流过第二支路到达数据DLN的电压差。
在第一种情形中，由于存在流过晶体管T3和T4的电流差，在结点A和B之间将出现电压差。为了对信号进一步放大，结点A和B可连到另一放大器级，此时晶体管T3和T4的漏极可连到电源端VSS。
在第二种情形中，流过晶体管T3和T4的电流可通过数据线DL和DLN再送往第二放大器级，此时电流差可转换为电压差。
图2表示本发明的集成存储器的一实施例，该实施例包含几个读出放大器4J、4J+1等，读出放大器的输出信号通过彼此不同的电流被传送到数据线DL和DLN。图2中相应于图1的各元件以相同标号表示。读出放大器4J、4J+1等的输出连到公共数据线DL和DLN，读出放大器4J+1与读出放大器4J结构相同。为清楚起见，图2省略了第i列的第j个存储单元和位线电容CBL和CBLN。图1的负载1和1N由接成二极管的NMOS晶体管构成，但是，它们也可用接成二极管的PMOS晶体管构成。在每一数据线DL和DLN与电源端VSS之间分别有接成二极管的NMOS晶体管T15、T16。此外，另一放大器级20还接到数据线DL和DLN。缓冲器电路30连到放大器级20的输出端AA，缓冲器电路在输出端BB产生输出信号。
图2所示电路的操作如下：通过选择信号YSELJ选择了在存储器第J列的某一所需读出放大器4J后，信息就通过互不相同的电流从在相应第i列中的第j个已选存储单元传送到数据线DL和DLN。流过数据线DL和DLN的电流通过晶体管T15和T16被传送到电源端VSS，所说电流由于T15和T16的二极管效应而被转换为电压。因为流过数据线DL和DLN的电流值不同（即电流I），不同的电压被施加到另一放大器级20的输入端。输入信号在放大器级20中被进一步放大并经输出端AA被施加到缓冲器电路30，缓冲器电路30在输出端BB输出具有CMOS输出电平的输出信号。

Claims (4)

1、集成场效应晶体管存储器，包含有存储单元，这些存储单元以行和列的形式排列，每列存储单元通过选择装置连到位线和非位线，存储器还包含至少一个读出放大器，读出放大器的第一和第二输入端与每列的位线和非位线相连，每列的位线和非位线则通过负载连到电源端，读出放大器在读出第一和第二输入端的信息期间对第一和第二输入端进行电流测量，读出放大器包含并联的第一和第二电流支路，每一电流支路包含一具有栅极、源极和漏极的控制晶体管，第一和第二电流支路中的控制晶体管的源极分别连到第一和第二输入端，其特征在于读出放大器在电流测量期间还使第一和第二输入端的电压相等，每一电流支路中的控制晶体管的栅极被连到另一支路中的控制晶体管的漏极；包含栅极、源极和漏极的负载晶体管通路连在每一电流支路中的相关控制晶体管的漏极和电源端之间，所说负载晶体管与相关电流支路中的控制晶体管的导电性相同，所说负载晶体管的相连的栅极接收选择信号，以便有选择地启动读出放大器。
2、如权利要求1所述的集成场效应晶体管存储器，其特征在于在每一电流支路中的负载晶体管和控制晶体管是P-型晶体管。
3、如权利要求1或2所述的集成场效应晶体管存储器，包含几个在输出侧被连到相同数据总线的读出放大器，其特征在于在数据总线和电源端之间有被连成二极管的场效应晶体管。
4、如权利要求1、2或3所述的集成场效应晶体管存储器，其特征在于在每一电流支路中，负载晶体管的宽/长比（W/L）基本上等于控制晶体管的宽/长比（W/L）
CN90103239A 1989-05-31 1990-05-28 包含读出放大器的集成存储器 Expired CN1019614B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8901376A NL8901376A (nl) 1989-05-31 1989-05-31 Geintegreerde geheugenschakeling met een leesversterker.
NL8901376 1989-05-31

Publications (2)

Publication Number Publication Date
CN1048282A true CN1048282A (zh) 1991-01-02
CN1019614B CN1019614B (zh) 1992-12-23

Family

ID=19854753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90103239A Expired CN1019614B (zh) 1989-05-31 1990-05-28 包含读出放大器的集成存储器

Country Status (11)

Country Link
EP (1) EP0400728B1 (zh)
JP (1) JP2760634B2 (zh)
KR (1) KR0155374B1 (zh)
CN (1) CN1019614B (zh)
CA (1) CA2017607C (zh)
DE (1) DE69021273T2 (zh)
ES (1) ES2077630T3 (zh)
FI (1) FI902648A0 (zh)
HK (1) HK61896A (zh)
IE (1) IE71667B1 (zh)
NL (1) NL8901376A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132111C (zh) * 1996-10-29 2003-12-24 三菱电机株式会社 微处理器
CN1326148C (zh) * 2002-08-14 2007-07-11 力旺电子股份有限公司 利用栅极互耦驱动的负载晶体管读取数据的快速存储器
CN100336132C (zh) * 2001-07-26 2007-09-05 三星电子株式会社 用于存储设备的读出放大器
CN1825476B (zh) * 2005-02-25 2010-10-13 株式会社东芝 半导体存储器装置
CN104969295A (zh) * 2013-02-13 2015-10-07 苏尔格有限公司 Sram单元

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531226Y2 (ja) * 1992-11-26 1997-04-02 喜和 石渡 紙幣の収納機構
DE69526336D1 (de) * 1995-04-28 2002-05-16 St Microelectronics Srl Leseschaltung für Speicherzellen mit niedriger Versorgungsspannung
KR100408420B1 (ko) * 2002-01-09 2003-12-03 삼성전자주식회사 감지증폭기의 센싱속도를 향상시킬 수 있는 반도체메모리장치의 감지증폭기 구동회로
JP2007133987A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法
KR100897252B1 (ko) 2006-06-30 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
CN101399018B (zh) * 2007-09-26 2011-09-14 中华映管股份有限公司 信号控制电路及方法、液晶显示器及其时序控制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039861A (en) * 1976-02-09 1977-08-02 International Business Machines Corporation Cross-coupled charge transfer sense amplifier circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132111C (zh) * 1996-10-29 2003-12-24 三菱电机株式会社 微处理器
CN100336132C (zh) * 2001-07-26 2007-09-05 三星电子株式会社 用于存储设备的读出放大器
CN1326148C (zh) * 2002-08-14 2007-07-11 力旺电子股份有限公司 利用栅极互耦驱动的负载晶体管读取数据的快速存储器
CN1825476B (zh) * 2005-02-25 2010-10-13 株式会社东芝 半导体存储器装置
CN104969295A (zh) * 2013-02-13 2015-10-07 苏尔格有限公司 Sram单元
CN104969295B (zh) * 2013-02-13 2017-08-08 苏尔格有限公司 Sram单元

Also Published As

Publication number Publication date
NL8901376A (nl) 1990-12-17
FI902648A0 (fi) 1990-05-28
KR900019043A (ko) 1990-12-22
DE69021273T2 (de) 1996-04-04
IE71667B1 (en) 1997-02-26
HK61896A (en) 1996-04-19
EP0400728B1 (en) 1995-08-02
CA2017607C (en) 2001-07-24
JP2760634B2 (ja) 1998-06-04
DE69021273D1 (de) 1995-09-07
KR0155374B1 (ko) 1998-12-01
CN1019614B (zh) 1992-12-23
IE901910L (en) 1990-11-30
ES2077630T3 (es) 1995-12-01
JPH0319198A (ja) 1991-01-28
CA2017607A1 (en) 1990-11-30
EP0400728A1 (en) 1990-12-05

Similar Documents

Publication Publication Date Title
KR940000613B1 (ko) 반도체메모리회로장치
KR870002591A (ko) 시리얼 데이터 기억 반도체 메모리
KR930007284B1 (ko) 공통 데이타선 바이어스 구성을 갖는 기억장치
US7177203B2 (en) Data readout circuit and semiconductor device having the same
US3983412A (en) Differential sense amplifier
EP0199501B1 (en) Cmos current sense amplifiers
US7099218B2 (en) Differential current evaluation circuit and sense amplifier circuit for evaluating a memory state of an SRAM semiconductor memory cell
CN1048282A (zh) 包含读出放大器的集成存储器
US7072236B2 (en) Semiconductor memory device with pre-sense circuits and a differential sense amplifier
EP0053428B1 (en) A memory device including a sense amplifier
US4727517A (en) Semiconductor memory with column line voltage sitting circuit
US6600672B2 (en) Semiconductor memory device
EP0398048A2 (en) High-speed data reading semiconductor memory device
US5253137A (en) Integrated circuit having a sense amplifier
US6628162B2 (en) Semiconductor integrated circuit
JPS6035755B2 (ja) センス増幅器
KR890003373B1 (ko) 씨모오스 반도체 메모리 장치의 입출력 회로
US4709352A (en) MOS read-only memory systems
US5317218A (en) Current sense circuit with fast response
US4435789A (en) Circuit for a read-only memory organized in rows and columns to prevent bit line potentials from dropping
US20060229839A1 (en) Temperature sensing and monitoring technique for integrated circuit devices
US4899309A (en) Current sense circuit for a ROM system
US6285590B1 (en) Low power consumption semiconductor ROM, EPROM, EEPROM and like circuit
JPH05274883A (ja) 半導体記憶装置
US5272668A (en) Semiconductor memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent for invention or patent application
COR Change of bibliographic data

Free format text: CORRECT: PATENTEE; FROM: N.V. PHILIPS OPTICAL LAMP MANUFACTURING COMPANY TO: N.V. PHILIPS OPTICALLAMP LTD., CO.

CP01 Change in the name or title of a patent holder

Patentee after: Philips Electronics N. V.

Patentee before: N.V. Philips' Gloeipenfabrieken

C53 Correction of patent for invention or patent application
COR Change of bibliographic data

Free format text: CORRECT: PATENTEE; FROM: N.V. PHILIPS OPTICAL LAMP LTD., CO. TO: ROYAL PHILIPS ELECTRONICS CO., LTD.

CP01 Change in the name or title of a patent holder

Patentee after: Koninklike Philips Electronics N. V.

Patentee before: Philips Electronics N. V.

C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071221

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CX01 Expiry of patent term

Granted publication date: 19930929