CN104820132B - 用于相位检测器的系统和方法 - Google Patents

用于相位检测器的系统和方法 Download PDF

Info

Publication number
CN104820132B
CN104820132B CN201510056389.6A CN201510056389A CN104820132B CN 104820132 B CN104820132 B CN 104820132B CN 201510056389 A CN201510056389 A CN 201510056389A CN 104820132 B CN104820132 B CN 104820132B
Authority
CN
China
Prior art keywords
latch
input
circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510056389.6A
Other languages
English (en)
Other versions
CN104820132A (zh
Inventor
V·索罗姆克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104820132A publication Critical patent/CN104820132A/zh
Application granted granted Critical
Publication of CN104820132B publication Critical patent/CN104820132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Measuring Phase Differences (AREA)

Abstract

本发明的各个实施例涉及用于相位检测器的系统和方法。根据一个实施例，一种检测第一信号与第二信号之间相位差的方法包括：使用第二信号作为时钟锁存第一信号的状态以产生第一锁存信号，使用第一信号作为时钟锁存第二信号的状态以产生第二锁存信号，将第一锁存信号和第二锁存信号求和以产生指示了第一信号是领先还是滞后于第二信号的指示。

Description

用于相位检测器的系统和方法
技术领域
本公开大体上涉及一种电子装置，并且更具体地涉及一种用于相位检测器的系统和方法。
背景技术
定向耦合器作为可以检测沿特定方向传输的功率的电子装置，广泛应用于射频(RF)电路中。例如，定向耦合器可以用于雷达系统以通过从反射回波分离入射波而检测反射波，或者可以用于测量传输线的阻抗失配的电路中。功能上地，定向耦合器具有正向传输路径和耦合传输路径。正向传输路径通常具有低损耗，而耦合传输路径耦合了传输功率的沿特定方向传播的一小部分。有许多不同类型的耦合器体系架构，包括电磁耦合器和磁性耦合器。这些耦合器类型的每一个可以通过取决于操作频率和操作环境而使用不同的拓扑结构和材料来实施。
例如，定向耦合器可以使用布置在印刷电路板(PCB)或变压器上的带状线结构来实施。在一些带状线实施方式中，各种电路元件可以与正被测量的特定信号的波长的四分之一一样长。对于操作在500MHz和3.8GHz之间的频率(其覆盖了许多蜂窝电话的操作频率范围)下的应用，在集成电路上构造带状线定向耦合器成为挑战，这是因为在这些频率下波长远长于在集成电路上的特征尺寸。在该频率范围下构造低损耗的基于磁的定向耦合器也是具有挑战性的，这是因为变压器损耗和寄生效应。
发明内容
根据实施例，一种检测在第一信号和第二信号之间相位差异的方法包括，通过使用第二信号作为时钟来锁存第一信号的状态以产生第一锁存信号，通过使用第一信号作为时钟来锁存第二信号的状态以产生第二锁存信号，将第一锁存信号与第二锁存信号相加以产生指示了第一信号是领先于还是滞后于第二信号的指示信号。
附图说明
为了更充分地理解本发明及其优点，现在结合附图参考以下说明书，其中：
图1a示出了示例性的耦合电路，图1b和图1c示出了关于示例性耦合电路的电压和电流波形，图1d示出了实施例的反射测量电路，以及图1e和图1f示出了传统的相位检测器电路；
图2a－图2g示出了实施例的相位检测器的示意图和波形图；
图3示出了实施例的锁存电路的示意图；
图4a－图4b示出了实施例的相位检测器的示意图和波形图；
图5示出了包括对数放大器的实施例的相位检测器；
图6a－图6c示出了采用了实施例的相位检测器的各种实施例RF系统；以及
图7示出了实施例方法的结构图。
不同附图中对应的数字和符号通常涉及对应的部件，除非明确给出相反指示。绘制附图用于清晰的示出优选实施例的相关特征方面，并且无需按照比例绘制。为了更清晰的示出特定实施例，指示了相同结构、材料或工艺步骤的变化的字母可以跟随在数字之后。
具体实施方式
以下详细讨论本发明优选实施例的制造和使用。然而应该知晓的是，本发明提供了可以在各种具体背景下实施的许多可应用的创新性概念。所述的具体实施例仅是制造和使用本发明的具体方式的示意，并且并未限制本发明的范围。
将相对于在具体背景下的优选实施例描述本发明，一种用于可以用于RF电路以测量入射或反射功率的定向耦合器的系统和方法。本发明的实施例也适用于如下其他系统和应用，其包括采用了相位检测器诸如锁相环(PLL)电路和功率检测器的其他电路。此外实施例可以针对如下执行RF测量的系统，其包括但不限于测量和/或调谐阻抗失配的装置、时域反射计(TDR)、与可调谐天线匹配电路一起使用的传感装置、以及可调谐滤波器。
在本发明的实施例中，阻抗测量装置包括耦合至具有初级绕组和次级绕组的变压器的相移网络。变压器的初级绕组与阻抗测量装置的传输路径串联耦合。变压器的次级绕组和相移器负载有高阻抗测量装置，该高阻抗测量装置确定了在传输路径的端口之间的入射和/或反射信号的绝对或相对幅度和/或相位和/或阻抗匹配。
在实施例中，提取关于RF信号的电流和电压的幅度和相位的信息，并且与预定的值作比较，预定值诸如但不限于50Ω阻抗。所提取的RF电流和电压的幅度和相位之间的关系，指示了RF信号路径中反射的量，并且因此指示了负载阻抗。例如，反射越小，负载阻抗越接近特性阻抗Z0：
其中ZL表示负载阻抗；Z0表示特性阻抗，其可以是50Ω欧姆；以及Γ0表示反射系数。在一些实施例中，磁性变压器产生正比于RF电流的电压，而RC网络产生正比于RF电压的电压。在一些实施例中，构造耦合器以使得，当在RF信号路径中没有反射时，正比于RF电流的电压和正比于RF电压的电压的幅度和相位具有180度的异相并且具有相同的幅度。
参照图1a，耦合器1是四端口装置，具有作为用于RF信号的50-欧姆端口的端口2和3，以及负载有高阻抗的两个耦合的端口4和5。耦合器1包括变压器X1，具有耦合在源阻抗(source impedance)ZS与负载阻抗ZL之间的初级绕组Lp。由包括电阻器R1和电容器C1的高通RC滤波器实施的相移网络耦合至端口3。使用用于负载有高阻抗的理想变压器的方程，端口5处的电压可以表示为：
其中，Lp和Ls是变压器X1的初级和次级绕组的自感，以及k是X1的初级和次级绕组之间的耦合因子。
端口4处的电压VV可以表示为：
当RC网络的截止频率远在耦合器的频率范围之上时，也即
方程(2)可以近似如下：
Vv≈jωR1C1·VRF(4)
在实施例中，选择各种部件和参数k、Lp、Ls、R1和C1以满足以下条件：
其中Z0是参考阻抗。在一些实施例中，Z0可以设置为系统的特性阻抗，其可以例如为50Ω，或者其他阻抗。如果在端口3处对于RF信号的负载阻抗ZL等于参考阻抗Z0，则从方程(1)、(4)和(5)可以得到
Vv+Vi＝0 (6a)
因为|Vv|＝|Vi|和∠Vv-∠Vi＝180°。在阻抗失配的情形中，例如当ZL≠Z0,时，
Vv+Vi≠0 (6b)
图1b和图1c包括示出了关于图1a的电路的在匹配阻抗条件和失配阻抗条件下的电压Vi和Vv之间的关系的波形图。图1b示出了显示了在阻抗匹配条件下的实施例耦合器的输入和输出电流测量输出电压之间的关系。如所示，电流IRF和电压VRF是同相的，相互具有遵循以下关系的相对幅度：
因此，端口5和端口4处的电压Vi和Vv分别具有相同的幅度，并且相互具有180度的异相，以使得Vi和Vv的总和为零和/或是DC电压。在一些实施例中，产生Vi的端口5处的节点，可以称作电流测量节点，而产生Vv的端口4处的节点，可以称作电压测量节点。
图1c示出了显示了在阻抗失配条件下的实施例的耦合器的输入和输出电流测量输出电压之间关系的波形图。如所示，电流IRF和电压VRF是相互异相的，具有以下相对幅度：
在该条件下，端口5和端口4处的电压Vi和Vv分别具有不同的幅度，并且并非相互180度的异相。因此，Vi和Vv的总和具有AC分量。应该理解的是，在其中Vi和Vv相互同相但是具有不同幅度的条件下，或者在Vi和Vv相互异相但是具有相同幅度的条件下，Vi和Vv的总和可以具有AC分量。在备选实施例中，Vi和Vv的幅度和相位可以缩放(scale)，以使得不等幅度条件和/或异相条件表示阻抗失配条件。这可以发生在，例如，采用了不产生90°相移的相移网络的实施方式中，在匹配条件下产生不相等幅度的幅度缩放网络中，省略了模拟相移网络的实施例中。这类实施例可以由于装置寄生效应的存在而发生，并且/或者可以导致其中通过约束部件值和参数以便在阻抗匹配条件下针对Vi和Vv产生90°相移和匹配幅度是不切实际的情形。在这些实施例中，可以在模拟或数字域中的后处理期间，执行确定阻抗匹配条件所需的必要的缩放和相移。
实施例的耦合器和阻抗失配测量电路可以用于监测入射和反射的RF功率。参照图1a，如果考虑端口2为输入端口而端口3为传输端口，则Vv和Vi的总和将指示反射的功率，以使得Vv和Vi之间的差正比于入射功率。例如：
其中，和是入射的电压和电流，和是反射的电压和电流。将(7)和(8)代入(1)和(4)，得到：
和
根据(5)：
将(11)代入(9)，得到：
最终，通过加和减电压，如方程(10)和(12)所示，可以监测RF线中反射和入射的功率如下：
如果扫描耦合器的输入和传输端口，以使得端口3视作输入端口而端口2视作传输端口，则Vv和Vi的总和指示了入射功率，而Vv和Vi之间的差值指示了反射功率。
图1d示出了实施例的反射测量电路，具有耦合至功率检测器11和12的实施例耦合器1。功率检测器11和12产生了正比于RF信号的电流和电压部分的值，而相位检测器13检测了Vi和Vv之间的相位差。在匹配条件下，两个检测器的输出相互相等，并且信号之间的相位差为180°。在一些情形中，相位检测器13可以使用本领域已知的电路和系统实施。例如，相位检测器13可以使用异或(XOR)门、模拟混频器、数字锁存电路实施，或者使用本领域已知的其他电路和方法实施。
在模拟混频器的情形中，待检测的信号Phase1和Phase2的经相移的版本施加至混频器20的输入，以经由正交混频而产生检测信号S，如图1e所示。使用诸如多相滤波器的相移电路22以将Phase1移相90°。如所示，输出信号对相位差的特性关系提供了相位差达-90°至+90°的可变输出。对于模拟混频器的性能的限制因素可以包括相移电路22的精度和带宽。
相位检测器的另一示例是图1f所示的数字相位检测器电路30，其包括两个D型触发器32和34以及逻辑门36。该类型相位检测器通常与电荷泵(未示出)结合使用，该电荷泵当信号UP为高时产生充电电流并且当信号DN为高时产生放电电流。如在附图中所示，平均电荷泵电流iavg正比于输入信号Ref和V之间的相位差，达-2π(-360°)至+2π(-360°)的相位差。相位检测器电路30通常用于锁相环中以控制RF振荡器的频率。因为相位检测器30通常操作在分频信号上，因此相位检测器电路30的真实操作通常在远低于RF振荡器的振荡频率的频率下。随着相位检测器30的操作频率朝向RF频率增大，可能需要更大的输入幅度以改变D型触发器32和34的状态。
图2a示出了根据本发明的实施例的相位检测器200。相位检测器200包括，第一门控锁存器202、第二门控锁存器204、将第一门控锁存器202的输出反转的反相器206、以及将第一门控锁存器202的反相输出加至第二门控锁存器204的输出的加法器208。在实施例中，门控锁存器202和204对于时钟“C”输入高电平是可透过的(Q＝D)，而对于时钟“C”输入低电平为将状态保持(Q＝最近的D)。备选地，可以门控锁存器202和204被植入为，具有使用不同极性的激活或断言的输入和输出。
图2b示出了展示了实施例门控锁存器的操作的波形图。如所示，当时钟“C”输入为高时，门控锁存处于可透过状态，从而门控锁存器的输出“Q”跟随门控锁存器的数据输入“D”。然而当时钟“C”输入为低时，门控锁存器处于锁存状态，从而在门控锁存器的输出“Q”处保持数据输入“D”的之前的值。
图2c示出了显示了各个操作情形下的第一门控锁存器202和第二门控锁存器204的操作的波形图。波形图220示出了这样的情形，其中耦合至门控锁存器202的时钟“C”的信号Phase2领先耦合至门控锁存器202的数据“D”输入的信号Phase1；以及波形图222示出了其中信号Phase2滞后信号Phase1的情形。如所示，当Phase2在波形图220中领先Phase1时第一门控锁存器202的输出Q1具有小的占空比，而当Phase2滞后Phase1时Q1具有大占空比。类似的，波形图224示出了这样的情形，其中耦合至第二门控锁存器204的数据“D”的信号Phase2领先耦合至第二门控锁存器204的时钟“C”输入的信号Phase1；以及波形图226示出了其中信号Phase2滞后信号Phase1的情形。如所示，当Phase2在波形图224中领先Phase1时第二门控锁存器205的锁存输出Q2具有大占空比，而当Phase2滞后Phase1时Q2具有小占空比。
图2d示出了随着信号Phase1和Phase2之间相位差从-180°变化至+180°第一门控锁存器202的输出Q1的平均值Q1avg的图。如所示，Q1avg的值随着相位差从-180°增大至0°而增大。在0°的相位差处，Q1avg的值突然改变至较低值，并且随着相位差接近+180°进一步减小。类似的，图2e示出了随着信号Phase1和Phase2之间相位差从-180°变化至+180°第二门控锁存器204的输出Q2的平均值Q2avg的图。如所示，Q2avg的值随着相位差从-180°增大至0°而增大。然而在0°的相位差处，Q2avg的值突然增大至较高值，并且随着相位差接近+180°减小。当Q2avg和Q2avg的值相加以使得S＝Q2avg－Q1avg时，可以看到S在小于0°的相位差处具有低值，而在当相位差越过0°时突然改变，之后在大于0°的相位差处具有高值。在所示实施例中，S对于小于0°的相位差具有恒定的低值，并且对于大于0°的相位差具有恒定的高值。
在备选实施例中，可以修改图2a中所示相位检测器200，以产生其他数学上等价的结构，其一个示例时图2g所示的相位检测器250。在此，反相器206耦合在信号Phase2与第二门控锁存器204的数据输入“D”之间，而不是在第一门控锁存器202的输出“Q”与加法器208的输入之间。应该知晓的是在其他实施例中也可以使用其他数学上类似或等价的结构。加法器208可以使用本领域已知的各种结构实施，包括但不限于基于运算放大器(OpAmp)的电压加法器、电阻性加法器和其他加法器电路。在一些实施例中，加法器208被配置用于执行滤波功能以抑制在锁存器之后的高频分量，由此旁通(bypass)了输出信号的DC分量。
图3示出了实施例门控锁存器300的示意图，其使用完全不同的电流模式结构而实施。如所示，门控锁存器300包括：NMOS晶体管N2和N3的第一差分对，其耦合至差分时钟输入CP和CN；NMOS晶体管N4和N5的第二差分对，其耦合至差分数据输入DP和DN；以及NMOS晶体管N6和N7的第三差分对，其具有跨接耦合至门控锁存器300的输出QP和QN的栅极。负载电阻器R1和R2基于晶体管N4、N5、N6和N7的电流输出产生输出电压；电阻器R3和R4用于偏置NMOS晶体管N4和N5的栅极，以偏置电压Bias3；以及电阻器R5和R6用于偏置NMOS晶体管N2和N3的栅极，以偏置电压Bias2。电压Bias2和Bias3可以使用本领域已知的偏置电路和方法产生。例如，电压Bias3可以使用耦合在输出节点QP和QN之间的高欧姆电阻分压器而产生。由晶体管N2和N3构成的第一差分对的尾电流由NMOS晶体管N1产生，该NMOS晶体管N1的栅极端子由偏置电压Bias1使用本领域已知的偏置电路和方法偏置。输入DP、DN、CP和CN是AC，分别使用DC阻塞电容器C10、C14、C15和C16耦合至门控锁存器300的输入。
锁存器300可以操作在可透过模式和处于保持模式。当NMOS晶体管N2栅极处的电压大于NMOS晶体管N3栅极处电压时，激活了可透过模式。在可透过模式期间，NMOS晶体管N2和N3的第一差分对引导偏置电流至NMOS晶体管N4和N5的第二差分对。从而，输出节点QP和QN的状态直接由数据输入DP和DN影响。例如，如果NMOS晶体管N4栅极处电压大于NMOS晶体管N5栅极处电压，输出QP具有低于输出QN的电压。在保持模式期间，NMOS晶体管N2和N3的第一差分对引导偏置电流至NMOS晶体管N6和N7的第三差分对。因此，NMOS晶体管N6和N7的交叉耦合的第三差分对保持了最近的状态。例如，如果节点QP处电压高于在之前状态下在节点QN处电压，NMOS晶体管N7导通，由此使得电流流过NMOS晶体管N7和电阻器R2并且拉低了节点QN。当偏置电流重引导至NMOS晶体管N7而不是NMOS晶体管N6时，节点QN经由电阻器R2维持在较低电压下，并且节点QP经由电阻器R2维持在较高电压下并且继续保持节点QP为高。因此，输出QP和QN被锁存。
在一些实施例中，诸如由图2a和图2g中所示反相器206所实施的反相功能，可以通过将锁存器电路300内各种差分信号的相位对调交换(swap)而实施。例如，可以通过对调交换输出QP和QN而使得锁存器300的输出反相，并且可以通过对调交换输入CP和CN而使得时钟输入反相。在这些差分实施例中，可以不采用额外电路而实施反相功能。此外，锁存器电路300可以配置为操作在高达GHz范围的高频，其中输入信号具有远低于电源电压的幅度。
尽管在图3的实施例中使用了NMOS晶体管，应该知晓的是可以将其他器件类型，诸如PMOS晶体管、双极晶体管和JFET，用于实施混频器和放大器。应该进一步知晓的是图3中所示锁存器300仅是实施例锁存器的许多示例之一。备选地，可以修改图3中所示结构，以及/或者可以使用本领域已知的不同结构。
图4a示出了采用诸如图3中所示锁存器300的差分门控锁存器的实施例相位检测器400。相位检测器400包括第一差分门控锁存器402和第二差分门控锁存器404，其后跟随有电阻性加法器408和输出滤波电容器C1和C2。在一些实施例中，替代电容器C1和C2或者除了电容器C1和C2之外，可以使用差分滤波电容器Cd。如所示，不存在外部反相电路，这是因为实施例反相功能通过对第一差分门控锁存器402和第二差分门控锁存器404的输入和输出的进行选择来实施。电阻性加法器408包括如所示耦合在差分锁存器402和404与电容器C1和C2之间的电阻器R10、R12、R14和R16。在节点SP和SN处获得滤波后的差分总和输出。电阻器R10、R12、R14和R16具有约10KΩ的值，并且电容器C1和C2的值为几pF。在一些实施例中，电阻器R10、R12、R14和R16选择为约10倍大于在差分锁存器电路402和404内的负载电阻器。这些负载电阻器可以例如对应于图3中所示的电阻器R1和R2。在一个具体实施例中，在其中输入信号操作在约500MHz的实施例中，由电阻器R10、R12、R14和R16以及电容器C1和C2形成的低通滤波器具有在约10MHz与约100MHz之间的带宽。在一些实施例中，信号Phase1P、Phase1B、Phase2P和Phase2N的幅度约十倍低于电源电压。应该知晓的是备选实施例可以操作在与在此描述的不同的那些频率范围之上，并且所示电路可以对应地具有与那些在此描述的不同的部件值和缩放因子。
图4b示出了显示了图4a的电路的输出电压与相位差之间关系的波形图。如所示，当输入相位差小于零度时输出电压约为-150mV，并且当输入相位差大于150mV时约为+150mV。从图4a明显可见，在约0°处存在约5°的盲区。然而应该理解的是，可以不同于图4b中所示执行其他实施例。在一些实施例中，相位检测器400可以操作在处于GHz范围内的高频下。此外，在维持了检测精度的同时，操作频率可以在大的频率范围内变化。
在一些实施例中，相位检测器可以根据增大其动态范围而使用对数放大器实施。在一些实施例中，在2013年8月26日提交的名为“System and Method for a PhaseDetector”的共同未决的美国专利申请案号13/975,914中所描述的电路和方法可以适用于在此的实施例，在此全文引用以作参考。
在一个示例中，使用线性放大器的级联实施两个对数放大器以产生对数-线性响应，如图5所示，示出了根据本发明实施例的相位检测器500。在此，两个相干RF信号施加至两个对数放大器502和504。每个对数放大器包括n个增益级。在所示实施例中，对数放大器502具有四个放大器520、522、524和526，并且对数放大器504也具有四个放大器528、530、532和534。备选地，可以在每个对数放大器中使用更多或更少增益级，使得n大于或等于2。由每一个具有两个输入D和C的门控锁存器506、508、510和512执行相位检测。门控锁存器506、508、510和512的输入以可互换的顺序耦合至对数放大器的每一级：对数放大器502的每一个奇数级耦合至门控锁存器的输入D，而对数放大器502的每一个偶数级耦合至门控锁存器的输入C。同样，对数放大器504的每一个奇数级耦合至门控锁存器的输入C，而对数放大器504的每一个偶数级耦合至门控锁存器的输入D。如上实施例所描述，采用加法器514将来自所有门控锁存器的信号加在一起求和。在备选实施例中，门控锁存器506、508、510和512可以使用除了反向所有其他混频器的连接之外的各种输入极性，而耦合至放大器520、522、524、526、528、530、532和534的输出。例如，在一些实施例中，两个连续的混频器可以使用相同极性耦合，混频器可以仅耦合至放大器的子集，或可以使用其他组合。
在实施例中，反相器516耦合在门控锁存器506的输出和加法器514之间，并且反相器518耦合在门控锁存器506的输出和加法器514之间。备选地，反相器516可以位于门控锁存器508和512的时钟输入之前，或者可以放置在其他位置，以便于实现与图5所示实施例数学上类似或等价的行为。
在一些实施例中，可以不同地实施对数放大器502和504以及门控锁存器。在这类实施例中，由反相器516和518提供的反相功能可以通过如在此描述的对信号极性进行选择来实施。在这类实施例中，用于反相器516和518的分隔电路可以是不必要的。
图6a－图6c示出了可以包括在此描述的实施例的相位检测器的各种实施例系统。这些系统可以包括例如在蜂窝手机(cellular handset)中自适应天线调谐系统的一部分。
图6a示出了RF系统600，包括放置在天线开关/传输模块625和天线624之间的RF信号路径中的调谐器621和定向耦合器620。定向耦合器620提取了传输路径中RF信号的电流(Vi)和电压(Vv)部分，并且将它们传送至由幅度检测器626和627以及相位检测器628构成的检测器块622。相位和幅度检测器产生了正比于RF电流和电压的幅度以及RF电流和电压之间相位差的DC信号。如此方式，由控制器623所控制的调谐器621可以检测并且校正RF线中的失配。控制器623可以包括例如各种控制电路装置，诸如处理器、微控制器和/或专用逻辑，以及诸如A/D转换器的接口电路。基于由检测器626、627和628提供的关于RF电压与RF电流之间的相位和幅度差的信息，可以估算天线624的输入阻抗并且可以借由调谐器621施加校正。在此描述的实施例相位检测器可以用于实施检测器622的块628。RF系统600可以例如在蜂窝电话、无线局域网收发器或其他射频系统的前端实施。
图6b示出了另一实施例系统650，其中定向耦合器620耦合在传输模块625与调谐器621之间。
实施例相位检测器也可以用作在图6中所示蜂窝手机中的RF失配检测系统的一部分。在此，失配检测器660包括耦合在传输模块625与天线624之间的定向耦合器620、以及检测器块622。检测器块622包括，两个幅度检测器626和627、以及可以使用在此描述的提出的相位检测器实施例而实施的实施例相位检测器628。
应该知晓的是，图6a－图6c中所示实施例仅是可以使用利用了实施例相位检测器的实施例反射测量电路而实施的许多实施例系统的三个示例。可以利用实施例反射测量电路的其他示例性系统包括，在平面倒F天线(PIFA)馈电点调谐器中监测功率。实施例相位检测器可以应用于其他耦合器和反射测量设置，诸如2013年6月28日提交的名为“System andMethod for a Transformer and a Phase-Shift Network”的共同未决的美国专利申请案号13/931,092中所描述的那些，在此全文引用以作参考。
图7示出了检测相位差的实施例方法的结构图700。在步骤702中，使用第一门控锁存器锁存第一信号，并且在步骤704中，使用第二门控锁存器锁存第二信号。第一和第二门控锁存器的输出在步骤706中相加。
根据实施例，检测第一信号和第二信号之间相位差的方法包括，使用第二信号作为时钟，使用第一门控锁存器电路锁存第一信号的状态，以产生第一锁存信号；使用第一信号作为时钟，使用第二门控锁存器电路锁存第二信号的状态，以产生第二锁存信号；以及将第一锁存信号和第二锁存信号求和，以产生指示了第一信号是领先还是滞后第二信号的指示。在一些实施例中，在第二门控锁存器的时钟输入处反相第二信号，并且/或者在将第一门控锁存信号和第二门控锁存信号求和之前反相第一锁存信号。求和的步骤可以包括对第一锁存信号和第二锁存信号低通滤波，并且在一些情形中低通滤波可以包括使用RC网络。
在实施例中，方法进一步包括从定向耦合器的输出提供第一信号和第二信号。方法可以进一步包括检测第一信号的幅度和第二信号的幅度。
根据另一实施例，电路包括相位检测器电路，该相位检测器电路具有：第一门控锁存器，其具有耦合至相位检测器的第一输入的数据输入、以及耦合至相位检测器的第二输入的时钟输入；第二门控锁存器，其具有耦合至相位检测器的第二输入的数据输入、以及耦合至相位检测器的第一输入的时钟输入；以及求和电路，其具有耦合至第一门控锁存器的输出的第一输入、以及耦合至第二门控锁存器的输出的第二输入。求和电路的输出指示了相位检测器的第一输入处的信号是领先还是滞后相位检测器的第二输入处的信号。
求和电路的第一输入可以耦合至第一门控锁存器的反相输出，并且求和电路的第二输入可以耦合至第二门控锁存器的非反相输出。在一些实施例中，相位检测器进一步包括耦合在第一门控锁存器的输出与求和电路的第一输入之间的反相器电路。第二门控锁存器的时钟输入可以相对于第一门控锁存器的时钟输入反相，并且/或者相位检测器可以进一步包括耦合在相位检测器的第二输入与第一门控锁存器的时钟输入之间的反相器电路。
在实施例中，求和电路包括耦合至第一门控锁存器的输出的第一串联电阻器、耦合至第二门控锁存器的输出的第二串联电阻器、以及耦合至第一串联电阻器和第二串联电阻器的负载电容器。第一门控锁存器和第二门控锁存器可以其中每一个都包括差分数据输入和差分时钟输入。在一些实施例中，第一门控锁存器和第二门控锁存器中的每一个包括具有耦合至差分时钟输入的控制节点的由晶体管组成的第一差分对、耦合至由晶体管组成的第一差分对的第一输出的由晶体管组成的第二差分对、以及耦合至由晶体管组成的第一差分对的第二输出的由晶体管组成的第三差分对，其中使得由晶体管组成的第二差分对具有耦合至差分数据输入的控制节点。由晶体管组成的第三差分对的第一由晶体管组成的控制节点耦合至晶体管第三差分对的第二晶体管的输出节点，并且晶体管第三差分对的第二晶体管的控制节点耦合至晶体管第三差分对的第一晶体管的输出节点。
在实施例中，由晶体管组成的第一差分对包括由MOS晶体管组成的第一差分对，由晶体管组成的第二差分对包括由MOS晶体管组成的第二差分对，以及由晶体管组成的第三差分对由包括MOS晶体管组成的第三差分对。在一些实施例中，第一门控锁存器和第二门控锁存器中的每一个进一步包括差分输出，并且求和电路包括：耦合在第一门控锁存器的差分输出的第一端子与求和电路的第一输出之间的第一电阻器、耦合在第一门控锁存器的差分输出的第二端子与求和电路的第二输出之间的第二电阻器、耦合在第二门控锁存器的差分输出的第一端子与求和电路的第二输出之间的第三电阻器、以及耦合在第二门控锁存器的差分输出的第二端子与求和电路的第一输出之间的第四电阻器。求和电路可以进一步包括耦合在求和电路的第一输出与求和电路的第二输出之间的滤波电容器。在一些系统中，求和电路进一步包括，耦合在求和电路的第一输出与参考节点之间的第一电容器、以及耦合在求和电路的第二输出与参考节点之间的第二电容器。
在实施例中，电路包括RF耦合器，该RF耦合器具有耦合至相位检测器的第一输入的第一输出、以及至相位检测器的第二输入的第二输出。电路可以进一步包括耦合至相位检测器的第一输入的第一功率检测器、以及耦合至相位检测器的第二输入的第二功率检测器。
根据另外的实施例，相位检测器包括多个级联的RF级、第一锁存器、第二锁存器以及求和电路。多个级联的RF级中的每一个具有第一RF放大器和第二RF放大器。第一RF放大器与后续RF级的第一RF放大器级联，而第二RF放大器与后续RF级的第二RF放大器级联。第一锁存器具有耦合至第一RF级的第一RF放大器的输出的第一输入、以及耦合至第一RF级的第二RF放大器的输出的第二输入；第二锁存器具有耦合至第二RF级的第二RF放大器的输出的第一输入、以及耦合至第二RF级的第一RF放大器的输出的第二输入；以及求和电路具有耦合至第一锁存器和第二锁存器的输出的输入。
在一些实施例中，第一锁存器的第一输入是数据输入，而第一锁存器的第二输入是时钟输入，以及第二锁存器的第一输入是数据输入，而第二锁存器的第二输入是时钟输入。第一锁存器可以使用门控锁存器实施，以及第二锁存器可以使用门控锁存器实施。
一些实施例的相位检测器的优点包括：不使用90°移相器而在高频下检测两个信号的相位极性的能力，以及使用亚微米CMOS技术在GHz下操作相位检测器的能力。另一优点包括在广的频率范围内确定相位差的极性的能力。
尽管已经参照示意性实施例描述了本发明，该说明书不应被理解为限定性的。通过参考本说明书，本发明的示意性实施例的各种修改和组合以及其他实施例对于本领域技术人员而言是明显的。

Claims (25)

1.一种检测第一信号与第二信号之间相位差的方法，所述方法包括：
使用所述第二信号作为时钟，使用第一门控锁存器电路锁存所述第一信号的状态，以产生第一锁存信号，其中所述第一门控锁存器电路在所述第二信号被确立时是可透过的，并且所述第一门控锁存器电路在所述第二信号没有被确立时保持所述第一信号的值；
使用所述第一信号作为时钟，使用第二门控锁存器电路锁存所述第二信号的状态，以产生第二锁存信号，其中所述第二门控锁存器电路在所述第一信号被确立时是可透过的，并且所述第二门控锁存器电路在所述第一信号没有被确立时保持所述第二信号的值；以及
将所述第一锁存信号和所述第二锁存信号求和，以产生对所述第一信号是领先还是滞后于所述第二信号的指示。
2.根据权利要求1所述的方法，进一步包括，在所述第二门控锁存器电路的时钟输入处将所述第二信号反相。
3.根据权利要求1所述的方法，进一步包括，在将所述第一锁存信号和所述第二锁存信号求和之前，将所述第一锁存信号反相。
4.根据权利要求1所述的方法，其中所述求和包括，对所述第一锁存信号和所述第二锁存信号进行低通滤波。
5.根据权利要求4所述的方法，其中进行低通滤波包括使用RC网络。
6.根据权利要求1所述的方法，进一步包括，从定向耦合器的输出提供所述第一信号和所述第二信号。
7.根据权利要求6所述的方法，进一步包括，检测所述第一信号的幅度和所述第二信号的幅度。
8.根据权利要求1所述的方法，其中所述第一门控锁存器电路和所述第二门控锁存器电路中的每一个包括差分数据输入和差分时钟输入。
9.一种包括相位检测器电路的电路，其中所述相位检测器电路包括：
第一门控锁存器，具有耦合至所述相位检测器电路的第一输入的数据输入、以及耦合至所述相位检测器电路的第二输入的时钟输入，其中所述第一门控锁存器在所述第一门控锁存器的时钟输入被确立时是可透过的，并且所述第一门控锁存器在所述第一门控锁存器的时钟没有被确立时保持所述第一门控锁存器的数据输入的值；
第二门控锁存器，具有耦合至所述相位检测器电路的第二输入的数据输入、以及耦合至所述相位检测器电路的第一输入的时钟输入，其中所述第二门控锁存器在所述第二门控锁存器的时钟输入被确立时是可透过的，并且所述第二门控锁存器在所述第二门控锁存器的时钟输入没有被确立时保持所述第二门控锁存器的数据输入的值；以及
求和电路，具有耦合至所述第一门控锁存器的输出的第一输入、以及耦合至所述第二门控锁存器的输出的第二输入，其中所述求和电路的输出指示，在所述相位检测器电路的第一输入处的信号是领先还是滞后于在所述相位检测器电路的第二输入处的信号。
10.根据权利要求9所述的电路，其中所述求和电路的第一输入耦合至所述第一门控锁存器的反相输出，以及所述求和电路的第二输入耦合至所述第二门控锁存器的非反相输出。
11.根据权利要求9所述的电路，进一步包括反相器电路，所述反相器电路耦合在所述第一门控锁存器的输出与所述求和电路的第一输入之间。
12.根据权利要求9所述的电路，其中所述第二门控锁存器的时钟输入相对于所述第一门控锁存器的时钟输入反相。
13.根据权利要求9所述的电路，进一步包括反相器电路，耦合在所述相位检测器电路的第二输入与所述第一门控锁存器的时钟输入之间。
14.根据权利要求9所述的电路，其中所述求和电路包括：
第一串联电阻器，耦合至所述第一门控锁存器的输出；
第二串联电阻器，耦合至所述第二门控锁存器的输出；以及
负载电容器，耦合至所述第一串联电阻器和所述第二串联电阻器。
15.根据权利要求9所述的电路，进一步包括RF耦合器，所述RF耦合器具有耦合至所述相位检测器电路的第一输入的第一输出、以及耦合至所述相位检测器电路的第二输入的第二输出。
16.根据权利要求15所述的电路，进一步包括：第一功率检测器，耦合至所述相位检测器电路的第一输入；以及第二功率检测器，耦合至所述相位检测器电路的第二输入。
17.一种包括相位检测器电路的电路，其中所述相位检测器电路包括：
第一门控锁存器，具有耦合至所述相位检测器电路的第一输入的数据输入、以及耦合至所述相位检测器电路的第二输入的时钟输入；
第二门控锁存器，具有耦合至所述相位检测器电路的第二输入的数据输入、以及耦合至所述相位检测器电路的第一输入的时钟输入；以及
求和电路，具有耦合至所述第一门控锁存器的输出的第一输入、以及耦合至所述第二门控锁存器的输出的第二输入，其中所述求和电路的输出指示，在所述相位检测器电路的第一输入处的信号是领先还是滞后于在所述相位检测器电路的第二输入处的信号，其中所述第一门控锁存器和所述第二门控锁存器中的每一个包括差分数据输入和差分时钟输入。
18.根据权利要求17所述的电路，其中所述第一门控锁存器和所述第二门控锁存器中的每一个包括：
由晶体管组成的第一差分对，具有耦合至所述差分时钟输入的控制节点；
由晶体管组成的第二差分对，耦合至所述由晶体管组成的第一差分对的第一输出，所述由晶体管组成的第二差分对具有耦合至所述差分数据输入的控制节点；以及
由晶体管组成的第三差分对，耦合至所述由晶体管组成的第一差分对的第二输出，其中所述由晶体管组成的第三差分对的第一晶体管的控制节点耦合至所述由晶体管组成的第三差分对的第二晶体管的输出节点，以及所述由晶体管组成的第三差分对的所述第二晶体管的控制节点耦合至所述由晶体管组成的第三差分对的所述第一晶体管的输出节点。
19.根据权利要求18所述的电路，其中，
所述由晶体管组成的第一差分对包括由MOS晶体管组成的第一差分对；
所述由晶体管组成的第二差分对包括由MOS晶体管组成的第二差分对；以及
所述由晶体管组成的第三差分对包括由MOS晶体管组成的第三差分对。
20.根据权利要求17所述的电路，其中，
所述第一门控锁存器和所述第二门控锁存器中的每一个进一步包括差分输出；以及
所述求和电路包括
第一电阻器，耦合在所述第一门控锁存器的差分输出的第一端子与所述求和电路的第一输出之间，
第二电阻器，耦合在所述第一门控锁存器的差分输出的第二端子与所述求和电路的第二输出之间，
第三电阻器，耦合在所述第二门控锁存器的差分输出的第一端子与所述求和电路的第二输出之间，以及
第四电阻器，耦合在所述第二门控锁存器的差分输出的第二端子与所述求和电路的第一输出之间。
21.根据权利要求20所述的电路，其中所述求和电路进一步包括：
滤波电容器，耦合在所述求和电路的第一输出与所述求和电路的第二输出之间。
22.根据权利要求20所述的电路，其中所述求和电路进一步包括：
第一电容器，耦合在所述求和电路的第一输出与参考节点之间；以及
第二电容器，耦合在所述求和电路的第二输出与所述参考节点之间。
23.一种相位检测器，包括：
多个级联的RF级，所述多个级联的RF级中的每一个具有第一RF放大器和第二RF放大器，其中所述第一RF放大器与后续RF级的第一RF放大器级联，以及所述第二RF放大器与后续RF级的第二RF放大器级联；
第一锁存器，具有耦合至第一RF级的第一RF放大器的输出的第一输入、以及耦合至所述第一RF级的第二RF放大器的输出的第二输入；
第二锁存器，具有耦合至第二RF级的第二RF放大器的输出的第一输入、以及耦合至所述第二RF级的第一RF放大器的输出的第二输入；以及
求和电路，具有耦合至所述第一锁存器和所述第二锁存器的输出的输入。
24.根据权利要求23所述的相位检测器，其中：
所述第一锁存器的第一输入是数据输入，以及所述第一锁存器的第二输入是时钟输入；以及
所述第二锁存器的第一输入是数据输入，以及所述第二锁存器的第二输入是时钟输入。
25.根据权利要求23所述的相位检测器，其中所述第一锁存器是门控锁存器，以及所述第二锁存器是门控锁存器。
CN201510056389.6A 2014-02-04 2015-02-03 用于相位检测器的系统和方法 Active CN104820132B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/172,675 US9322858B2 (en) 2014-02-04 2014-02-04 System and method for a phase detector
US14/172,675 2014-02-04

Publications (2)

Publication Number Publication Date
CN104820132A CN104820132A (zh) 2015-08-05
CN104820132B true CN104820132B (zh) 2017-12-26

Family

ID=53547217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510056389.6A Active CN104820132B (zh) 2014-02-04 2015-02-03 用于相位检测器的系统和方法

Country Status (4)

Country Link
US (2) US9322858B2 (zh)
KR (1) KR101672117B1 (zh)
CN (1) CN104820132B (zh)
DE (1) DE102015101600B4 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300497B2 (en) * 2013-01-09 2016-03-29 Qualcomm Technologies, Inc. Phase detector
US9319006B2 (en) 2013-10-01 2016-04-19 Infineon Technologies Ag System and method for a radio frequency coupler
DE102016114676B4 (de) * 2016-08-08 2023-08-03 Infineon Technologies Ag Vorrichtung zur Transformation einer elektrischen Leistung einer elektromagnetischen Welle in ein elektrisches Gleichspannungssignal
US10270455B2 (en) * 2017-02-20 2019-04-23 Qualcomm Incorporated Multi-phase clock generation employing phase error detection in a controlled delay line
KR20220117069A (ko) * 2021-02-16 2022-08-23 삼성전자주식회사 수신 신호의 손실을 방지하는 통신 회로와 그것을 포함한 전자 장치
CN114264877B (zh) * 2021-12-27 2023-11-14 中国电子科技集团公司第三十四研究所 一种正弦波相位差精准测量电路及其测量方法
CN117118401B (zh) * 2023-09-13 2024-02-06 南京汇君半导体科技有限公司 一种相位自校正的i/q正交信号发生器
CN117517777A (zh) * 2024-01-05 2024-02-06 季华实验室 一种幅相检测电路和阻抗匹配器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034554A (en) * 1997-04-03 2000-03-07 Gennum Corporation Phase detector for high speed clock recovery from random binary signals
CN1691509A (zh) * 2004-04-28 2005-11-02 精工爱普生株式会社 差分电流型相位/频率检测器电路
CN1846391A (zh) * 2003-08-29 2006-10-11 皇家飞利浦电子股份有限公司 相位检测器
CN101509943A (zh) * 2008-12-25 2009-08-19 北京握奇数据系统有限公司 一种相位检测的方法及装置
CN101521499A (zh) * 2008-02-28 2009-09-02 索尼株式会社 相位检测器、相位比较器、以及时钟同步设备

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE506168C2 (sv) 1996-01-17 1997-11-17 Allgon Ab Sätt och anordning för mätning av reflektionsförlusten hos en radiofrekvent signal
JP3745517B2 (ja) * 1997-10-20 2006-02-15 富士通株式会社 タイミング回路
DE19964024A1 (de) 1999-12-30 2001-07-05 Nokia Mobile Phones Ltd Temperaturkompensierte Diodengleichrichterschaltung für einen HF-Pegelregler
JP2001217663A (ja) 2000-02-02 2001-08-10 Nec Saitama Ltd 送信回路
US6600307B2 (en) 2000-03-02 2003-07-29 Sarnoff Corporation Method and apparatus for measuring true transmitted power using a broadband dual directional coupler
US20020113601A1 (en) 2000-12-28 2002-08-22 Swank John D. VSWR monitor and alarm
DE10106616A1 (de) 2001-02-13 2002-08-22 Siemens Ag Verfahren zur Regelung der Verstärkung eines hochfrequenten Signals
US6803818B2 (en) 2002-11-26 2004-10-12 Agere Systems Inc. Method and apparatus for improved output power level control in an amplifier circuit
US6879918B2 (en) 2003-05-30 2005-04-12 Lucent Technologies Inc. Method and apparatus for measuring the transmission loss of a cable
KR100565284B1 (ko) 2003-07-30 2006-03-30 엘지전자 주식회사 이동통신단말기의 송신장치
US7375603B2 (en) 2003-10-03 2008-05-20 Stmicroelectronics S.A. Integrated coupler
JP2005210316A (ja) 2004-01-21 2005-08-04 Matsushita Electric Ind Co Ltd 反射電力抑制回路
KR100980684B1 (ko) 2004-03-23 2010-09-07 레이디오펄스 주식회사 디 플립플럽
WO2006030360A1 (en) 2004-09-14 2006-03-23 Koninklijke Philips Electronics N.V. Circuit for detecting the impedance of a load
JP2006217455A (ja) * 2005-02-07 2006-08-17 Kawasaki Microelectronics Kk リングオシレータ回路
US7274232B2 (en) 2005-03-17 2007-09-25 Realtek Semiconductor Corp. Variable delay clock synthesizer
US7440731B2 (en) 2005-07-27 2008-10-21 Freescale Semiconductor, Inc. Power amplifier with VSWR detection and correction feature
EP1855382A1 (en) 2006-05-10 2007-11-14 Austriamicrosystems AG Circuit and method for phase/frequency detection
US7446626B2 (en) 2006-09-08 2008-11-04 Stmicroelectronics Ltd. Directional couplers for RF power detection
WO2008033979A2 (en) 2006-09-15 2008-03-20 Massachusetts Institute Of Technology Gated ring oscillator for a time-to-digital converter with shaped quantization noise
US8019292B2 (en) 2007-07-11 2011-09-13 Axiom Microdevices, Inc. Power amplifier amplitude modulator system and method
FR2923950B1 (fr) 2007-11-20 2010-03-12 St Microelectronics Tours Sas Coupleur bidirectionnel integre.
FR2928508B1 (fr) 2008-03-07 2014-04-18 St Microelectronics Tours Sas Circuit integrant une antenne accordable a correction de taux d'onde stationnaire
FR2932331B1 (fr) 2008-06-06 2011-07-15 St Microelectronics Sa Oscillateur distribue synchrone
JP2010021686A (ja) 2008-07-09 2010-01-28 Toshiba Corp デジタル位相検出器及びデジタル位相同期回路
FR2934421B1 (fr) 2008-07-23 2010-08-13 St Microelectronics Tours Sas Detection de valeur d'une impedance d'un systeme radiofrequence
JP5169844B2 (ja) 2009-01-06 2013-03-27 三菱電機株式会社 方向性結合器
JP5381528B2 (ja) 2009-09-09 2014-01-08 三菱電機株式会社 方向性結合器
FR2954508B1 (fr) 2009-12-18 2012-03-09 St Microelectronics Tours Sas Evaluation d'une impedance de charge en sortie d'un coupleur directif
US8326234B2 (en) 2010-02-12 2012-12-04 Infineon Technologies Ag High frequency switching circuit and method for determining a power of a high frequency signal
DE102010009104A1 (de) 2010-02-24 2011-08-25 Epcos Ag, 81669 Detektorschaltung
KR101750414B1 (ko) 2011-01-13 2017-06-23 삼성전자주식회사 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법
US8704575B2 (en) 2011-06-17 2014-04-22 University Of Florida Research Foundation, Incorporated Tunable active directional couplers
KR101905776B1 (ko) 2011-12-19 2018-10-12 엘지이노텍 주식회사 임피던스 정합 장치 및 방법
US20140011461A1 (en) 2012-07-03 2014-01-09 Infineon Technologies Ag System and Method for Attenuating a Signal in a Radio Frequency System
US8606198B1 (en) 2012-07-20 2013-12-10 Triquint Semiconductor, Inc. Directional coupler architecture for radio frequency power amplifier with complex load
US8830110B1 (en) * 2013-03-11 2014-09-09 Nvidia Corporation Window-enabled time-to-digital converter and method of detecting phase of a reference signal
US9535140B2 (en) 2013-06-28 2017-01-03 Infineon Technologies Ag System and method for a transformer and a phase-shift network
DE102013108128A1 (de) 2013-07-30 2015-02-05 Intel IP Corporation Vorrichtung und Verfahren zur Bestimmung einer Information über eine Leistungsschwankung eines Sendesignals
US8907702B1 (en) 2013-08-26 2014-12-09 Infineon Technologies Ag System and method for a phase detector
US9319006B2 (en) 2013-10-01 2016-04-19 Infineon Technologies Ag System and method for a radio frequency coupler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034554A (en) * 1997-04-03 2000-03-07 Gennum Corporation Phase detector for high speed clock recovery from random binary signals
CN1846391A (zh) * 2003-08-29 2006-10-11 皇家飞利浦电子股份有限公司 相位检测器
CN1691509A (zh) * 2004-04-28 2005-11-02 精工爱普生株式会社 差分电流型相位/频率检测器电路
CN101521499A (zh) * 2008-02-28 2009-09-02 索尼株式会社 相位检测器、相位比较器、以及时钟同步设备
CN101509943A (zh) * 2008-12-25 2009-08-19 北京握奇数据系统有限公司 一种相位检测的方法及装置

Also Published As

Publication number Publication date
CN104820132A (zh) 2015-08-05
US20150219701A1 (en) 2015-08-06
KR101672117B1 (ko) 2016-11-03
US9678125B2 (en) 2017-06-13
US9322858B2 (en) 2016-04-26
US20160266185A1 (en) 2016-09-15
DE102015101600B4 (de) 2024-01-18
DE102015101600A1 (de) 2015-08-06
KR20150092019A (ko) 2015-08-12

Similar Documents

Publication Publication Date Title
CN104820132B (zh) 用于相位检测器的系统和方法
US9608305B2 (en) System and method for a directional coupler with a combining circuit
KR101855836B1 (ko) 지향성 결합기를 위한 시스템 및 방법
CN103999358B (zh) 具有对过程、温度和负载阻抗变化的不灵敏的rf功率检测电路
KR101432397B1 (ko) 무선 통신 디바이스용 전력 및 임피던스 측정 회로
KR101698240B1 (ko) 변압기 및 위상 시프트 네트워크를 위한 시스템 및 방법
CN106575944A (zh) 使用单个晶体管对本地振荡器(lo)泄漏和镜像抑制进行检测的方法及装置
US8907702B1 (en) System and method for a phase detector
TW201031112A (en) Tunable filters with lower residual sideband
CN109428616A (zh) 用于补偿本地振荡器泄漏的射频发射器的装置和方法
Li et al. A 2–24GHz 360° full-span differential vector modulator phase rotator with transformer-based poly-phase quadrature network
JP2008113411A (ja) 直接変換構造のデジタルクワドラチャ送受信器で不整合を補償する方法及び装置
CN105334378A (zh) 前置差分测量电路及具有该电路的测量装置
US11171636B2 (en) Methods and apparatus for phase imbalance correction
TWI429189B (zh) 正反器與具有正反器的除頻電路
JP6837573B2 (ja) 線形性強化ミキサ
CN203933647U (zh) 信号幅度检测器及包括该信号幅度检测器的无线接收机
Pečovsky et al. Instrumentation amplifier for ultra-wideband applications
CN104065428B (zh) 信号幅度检测器及包括该信号幅度检测器的无线接收机
Moritz et al. Measurement of HF antenna impedances
Sittakul et al. Leakage error measurement of vector network analyser in National Institute of Metrology (Thailand)
JP2005229459A (ja) 平衡／不平衡変換回路
KR20150064157A (ko) 하모닉 추출 및 거부의 시스템들 및 방법들
Feng et al. Reply to Comments on" Novel ultra-wideband bandpass filter using shorted coupled lines and transversal transmission line"

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant