CN117118401B - 一种相位自校正的i/q正交信号发生器 - Google Patents

一种相位自校正的i/q正交信号发生器 Download PDF

Info

Publication number
CN117118401B
CN117118401B CN202311177304.0A CN202311177304A CN117118401B CN 117118401 B CN117118401 B CN 117118401B CN 202311177304 A CN202311177304 A CN 202311177304A CN 117118401 B CN117118401 B CN 117118401B
Authority
CN
China
Prior art keywords
nmos
transistor
drain
gate
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311177304.0A
Other languages
English (en)
Other versions
CN117118401A (zh
Inventor
贺平洋
彭娜
柴远
张乐
郑恩淇
侯立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huijun Semiconductor Technology Co ltd
Original Assignee
Nanjing Huijun Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huijun Semiconductor Technology Co ltd filed Critical Nanjing Huijun Semiconductor Technology Co ltd
Priority to CN202311177304.0A priority Critical patent/CN117118401B/zh
Publication of CN117118401A publication Critical patent/CN117118401A/zh
Application granted granted Critical
Publication of CN117118401B publication Critical patent/CN117118401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种相位自校正的I/Q正交信号发生器，包括：采用可调RC结构且电阻R采用线性区的nMOS实现的单级可调多相滤波器；连接单级可调多相滤波器输出端的共源放大器，用于输出正交的I、Q信号以驱动后级的相位检测器；包括两个吉尔伯特单元的相位检测器；连接相位检测器输出端的跨阻放大器，跨阻放大器输出端连接单级可调多相滤波器中的nMOS管的栅极；单级可调多相滤波器、共源放大器、相位检测器之间采用变压器级联。本发明通过相位检测器从单级可调多相滤波器产生的正交信号中感知相位误差，通过跨阻放大器将误差电流转化为电压反馈到nMOS器件的栅极，从而改变RC多相滤波器的R值，实现宽带的I、Q信号的正交。

Description

一种相位自校正的I/Q正交信号发生器
技术领域
本发明涉及射频集成电路技术领域，尤其涉及一种相位自校正的I/Q正交信号发生器。
背景技术
正交信号的产生是现代通信射频前端信号处理的重要组成部分。常用的直接转换和低中频接收机，都需要本振(LO)信号的正交。这主要是由于正交变频技术可以有效避免无线接收机中的镜像抑制问题或无线发射机中的镜像杂散问题。正交变频技术采用正交本振信号与射频(或中频)信号进行混频来实现变频操作。但如何产生具有足够宽的调谐范围，同时具有低噪声性能的匹配正交本振信号，通常是这些无线收发机设计所面临的一个主要挑战。
目前，有多种技术可以产生正交本振信号，包括采用正交压控振荡器(QVCO)、无源多相滤波器网络、边沿触发的二分频器、注入锁环振荡器(ILRO)等。正交压控振荡器需要两个LC振荡器而牺牲了芯片面积，注入锁环振荡器容易受到PVT（Process, Voltage,Temperature）变化的影响，而无源多相滤波器采用RC架构，设计简单，易于实现，可以达到较高的镜像抑制比(IMRR)从而被广泛用于射频电路中。
然而，无源多相滤波器本身是一个带阻滤波器，单级多相滤波器通常只能覆盖较窄的信号；另一个问题是由于集成电路本身工艺的特殊性，无源的电阻、电容器件会出现失配的情况，在系统、电路、版图多个层面都要考虑失配问题的影响。
传统无源多相滤波器在解决带宽问题上通常需要级联多个RC网络来覆盖整个信号的带宽，这增加了整个滤波器的阻抗，从而使有用信号在通过滤波器的过程中产生较大的衰减，尤其当有用信号的频率较高时，这将使信号的信噪比下降到不可接受的程度。同时，RC失配以及级联的级数和顺序也会造成正交I、Q支路的幅度和相位出现不匹配。
发明内容
技术目的：针对解决现有技术中的问题，本发明公开了一种相位自校正的I/Q正交信号发生器，相位校正灵活便捷，损耗较小，同时受PVT变化的影响较小，可以广泛应用于各类宽/窄带接收机中。
技术方案： 为实现上述技术目的，本发明提供以下技术方案。
一种相位自校正的I/Q正交信号发生器，包括
一个单级可调多相滤波器，即PPF ；所述PPF采用可调RC结构，电阻R采用线性区的nMOS实现；
两个共源放大器，作为Buffer放在PPF的输出端，用以驱动后级的相位检测器；
一个相位检测器，即PD，PD包括两个吉尔伯特单元，输入端连接前级Buffer输出的正交的I、Q信号；
一个跨阻放大器，即TIA，输入连接PD的输出端，输出连接PPF的nMOS管的栅极；
PPF、Buffer、PD之间采用变压器级联。
更进一步地，所述PPF采用可调RC结构，电阻R采用线性区的nMOS实现，具体为：
所述可调RC结构包括四个电阻MN1-MN4和四个电容C1-C4构成四条链路，其中，电阻R即电阻MN1-MN4采用线性区的nMOS实现；所述PPF的输入为差分信号，差分信号经过第一、第三条链路形成差分同相I信号，经过第二、第四条链路形成差分正交Q信号。
更进一步地，nMOS管MN1-MN4的栅极与Vt信号连接，输入信号InN分别与nMOS管MN1的源极、nMOS管MN2的源极、电容C1的一端和电容C2的一端连接，输入信号InP分别与nMOS管MN3的源极、nMOS管MN4的源极、电容C3的一端和电容C4的一端连接，nMOS管MN1的漏极与电容C4的另一端作为第一路径，nMOS管MN2的漏极与电容C1的另一端作为第二路径，nMOS管MN3的漏极与电容C2的另一端作为第三路径，nMOS管MN4的漏极与电容C3的另一端作为第四路径，第一路径与第三路径输出差分信号IP+、IP-，第二路径与第四路径输出差分信号QP+、QP-。
更进一步地，所述共源放大器结构包括：nMOS晶体管MN6、nMOS晶体管MN7、nMOS尾电流管MN5、电感L1、电感L2、中和电容C5和中和电容C6；Buffer电路正输入信号与nMOS晶体管MN6的栅极连接，Buffer电路正输入信号通过中和电容C5与nMOS晶体管MN7的漏极连接；Buffer电路负输入信号与nMOS晶体管MN7的栅极连接，Buffer电路负输入信号通过中和电容C6与nMOS晶体管MN6的漏极连接；nMOS晶体管MN6的漏极通过电感L1接电压信号VDD，nMOS晶体管MN7的漏极通过电感L2接电压信号VDD；nMOS晶体管MN6的漏极作为正输出信号端，nMOS晶体管MN7的漏极作为负输出信号端；nMOS晶体管MN6、nMOS晶体管MN7共源极，并与nMOS尾电流管MN5的漏极连接，nMOS尾电流管MN5的源极接地，nMOS尾电流管MN5的栅极连接Vb电压信号。
更进一步地，所述相位检测器结构包括：
PD包括两个吉尔伯特单元，一个吉尔伯特单元中，nMOS输入管MN8与nMOS输入管MN9共源极接地，nMOS输入管MN8的栅极输入Qout+，nMOS输入管MN9的栅极输入Qout-；nMOS开关管MN12与nMOS开关管MN13共源极后，与nMOS输入管MN8的漏极连接，nMOS开关管MN14与nMOS开关管MN15共源极后，与nMOS输入管MN9的漏极连接；nMOS开关管MN12的栅极与nMOS开关管MN15的栅极输入Iout+，nMOS开关管MN13的栅极与nMOS开关管MN14的栅极输入Iout-；nMOS开关管MN13与nMOS开关管MN15共漏极，nMOS开关管MN12与nMOS开关管MN14共漏极；
另一个吉尔伯特单元中，nMOS输入管MN10与nMOS输入管MN11共源极接地，nMOS输入管MN10的栅极输入Iout+，nMOS输入管MN11的栅极输入Iout-；nMOS开关管MN16与nMOS开关管MN17共源极后，与nMOS输入管MN10的漏极连接，nMOS开关管MN18与nMOS开关管MN19共源极后，与nMOS输入管MN11的漏极连接；nMOS开关管MN16的栅极与nMOS开关管MN19的栅极输入Qout+，nMOS开关管MN17的栅极与nMOS开关管MN18的栅极输入Qout-；nMOS开关管MN16与nMOS开关管MN18共漏极，nMOS开关管MN17与nMOS开关管MN19共漏极；
两个吉尔伯特单元的输出相连，nMOS开关管MN13与nMOS开关管MN15共漏极后，和nMOS开关管MN17与nMOS开关管MN19共漏极后连接，输出信号OutP，并与pMOS晶体管MP1的漏极连接，nMOS开关管MN12与nMOS开关管MN14共漏极后，和nMOS开关管MN16与nMOS开关管MN18共漏极后连接，输出信号OutN，并与pMOS晶体管MP2的漏极连接，pMOS晶体管MP1与pMOS晶体管MP2共源极后，接电压信号VDD；pMOS晶体管MP1与pMOS晶体管MP2共栅极，pMOS晶体管MP1的栅极通过电阻R1与pMOS晶体管MP1的漏极连接，pMOS晶体管MP2的栅极通过电阻R2与pMOS晶体管MP2的漏极连接；两个吉尔伯特单元的输出连接在一起，输入则交叉连接；以相同频率、相同幅度电压但相位差θ的两个正弦管注入，经过混合和低通滤波后，产生直流输出项。
更进一步地，所述跨阻放大器结构包括：
跨阻放大器为基于共栅级的放大电路结构，输入电流被镜像到输出分支上，电阻器pMOS管进行电流-电压的转换。
更进一步地，所述跨阻放大器结构中，nMOS晶体管MN21的源极接地，nMOS晶体管MN21的漏极输入OutP，nMOS晶体管MN20的源极与nMOS晶体管MN21的漏极连接，nMOS晶体管MN20的栅极连接信号Vb1，nMOS晶体管MN20的漏极与nMOS晶体管MN21的栅极连接，nMOS晶体管MN20的漏极与pMOS晶体管MP3的漏极连接，pMOS晶体管MP3的栅极连接信号Vb3，pMOS晶体管MP3的源极连接电压信号VDD；
nMOS晶体管MN21与nMOS晶体管MN22共栅极；nMOS晶体管MN22的源极接地，nMOS晶体管MN23的源极与nMOS晶体管MN22的漏极连接，nMOS晶体管MN23的栅极连接信号Vb2，pMOS晶体管MP4的漏极与pMOS晶体管MP4的栅极连接，pMOS晶体管MP4的漏极与晶体管MN23的漏极连接，pMOS晶体管MP4的源极连接电压信号VDD；
nMOS晶体管MN25的源极接地，nMOS晶体管MN24的源极与nMOS晶体管MN25的漏极连接，nMOS晶体管MN24的栅极连接信号Vb2，nMOS晶体管MN24的漏极输出Vt，nMOS晶体管MN24的漏极与pMOS晶体管MP5的漏极连接，pMOS晶体管MP5的栅极与pMOS晶体管MP5的栅极连接，pMOS晶体管MP5的源极连接电压信号VDD；
nMOS晶体管MN25与nMOS晶体管MN26共栅极；nMOS晶体管MN26的源极接地，nMOS晶体管MN26的漏极输入OutN，nMOS晶体管MN27的源极与nMOS晶体管MN26的漏极连接，nMOS晶体管MN27的栅极连接信号Vb1，nMOS晶体管MN27的漏极与nMOS晶体管MN26的栅极连接，nMOS晶体管MN27的漏极与pMOS晶体管MP6的漏极连接，pMOS晶体管MP6的栅极连接信号Vb3，pMOS晶体管MP6的源极连接电压信号VDD。
更进一步地，所述变压器结构包括：
变压器由初级线圈和次级线圈耦合而成，实现电感串联和并联组成的T模型功能，减少了发生器的芯片面积，实现了阻抗匹配和带宽展宽
有益效果
本发明的相位检测器从单级PPF产生的正交信号中感知相位误差，相位检测器和跨阻放大器构成的反馈电路通过改变线性nMOS器件的多相电阻，直至I、Q信号的相位误差达到预期最终输出，基于变压器的谐振电路确保宽带宽和低损耗，与传统的多相滤波器相比，本发明相位校正灵活便捷，损耗较小，同时受PVT变化的影响较小，可以广泛应用于各类宽/窄带接收机中。
附图说明
图1是本发明的一种相位自校正的I/Q正交信号发生器系统框图；
图2是图1中PPF电路的一个具体实施方式的结构示意图；
图3是图1中Buffer电路的一个具体实施方式的结构示意图；
图4是图1中PD电路的一个具体实施方式的结构示意图；
图5是图1中TIA电路的一个具体实施方式的结构示意图；
图6是图1中变压器电路的一个具体实施方式的结构示意图。
实施方式
为了更好地理解和阐释本发明，下面将结合附图对本发明作进一步的详细描述。本发明并不仅仅局限于这些具体实施方式。相反，对本发明进行的修改或者等同替换，均应涵盖在本发明的权利要求范围当中。
需要说明的是，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有这些具体细节，本发明同样可以实施。在下文给出的多个具体实施方式中，对于本领域熟知的结构和部件未作详细描述，以便于凸显本发明的主旨。
在本发明的描述中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明提供了一种相位自校正I/Q正交信号发生器，请参考图1，图1是根据本发明的相位自校正I/Q正交信号发生器的一个具体实施方式的结构示意图，该相位自校正I/Q正交信号发生器包括：
一个单级可调多相滤波器，即PPF；采用可调RC结构，电阻R采用线性区的nMOS实现；其输入为差分信号InN和InP，输出为正交的差分信号IP+、IP-和QP+、QP-；
两个共源放大器，作为Buffer放在PPF的输出端，用以驱动后级的相位检测器；
一个相位检测器，即PD（Phase Detector），相位检测器由两个吉尔伯特单元组成，输入端连接前级Buffer输出的I、Q正交信号；
一个跨阻放大器，即TIA，输入连接相位检测器的输出端，输出连接PPF的nMOS管的栅极；
PPF、Buffer、相位检测器之间采用变压器级联。
请参考图2，图2是相位可调的多相位滤波器模块，也就是PPF，该模块由四个处于线性区的nMOS管MN1-MN4和四个电容C1-C4构成，此结构仅在中心频率(ωc=1/RC)下保证正交相位，而在任何频率下，振幅都是平衡的。第一路径，即第一条链路，其包括与MN1耦合的电容C4；第二路径，即第二条链路，其包括与MN2耦合的电容C1；第三路径，即第三条链路，其包括与MN3耦合的电容C2；第四路径，即第四条链路，其包括与MN4耦合的电容C3。Vt为四个nMOS管提供栅压。输入的差分信号InN和InP经此结构后产生正交的差分信号IP+、IP-和QP+、QP-，这四个输出信号相差90°相位。nMOS管MN1-MN4的栅极与Vt信号连接，所述Vt信号为提供mos管栅极电压的电压信号，由跨阻放大器输出；输入信号InN分别与nMOS管MN1的源极、nMOS管MN2的源极、电容C1的一端和电容C2的一端连接，输入信号InP分别与nMOS管MN3的源极、nMOS管MN4的源极、电容C3的一端和电容C4的一端连接，nMOS管MN1的漏极与电容C4的另一端作为第一路径，nMOS管MN2的漏极与电容C1的另一端作为第二路径，nMOS管MN3的漏极与电容C2的另一端作为第三路径，nMOS管MN4的漏极与电容C3的另一端作为第四路径，第一路径与第三路径输出差分信号IP+、IP-，第二路径与第四路径输出差分信号QP+、QP-。
PPF的输入为差分信号，差分信号经过第一、第三条链路形成差分同相I信号，经过第二、第四条链路形成差分正交Q信号。
请参考图3，图3是Buffer电路模块。差分信号IP+、IP-和QP+、QP-经过变压器后输入Buffer，通过Buffer放大后输出。Buffer电路由共源放大器实现，Buffer电路包括nMOS晶体管MN6、nMOS晶体管MN7、nMOS尾电流管MN5、电感L1、电感L2、中和电容C5和中和电容C6；Buffer电路正输入信号与nMOS晶体管MN6的栅极连接，Buffer电路正输入信号通过中和电容C5与nMOS晶体管MN7的漏极连接；Buffer电路负输入信号与nMOS晶体管MN7的栅极连接，Buffer电路负输入信号通过中和电容C6与nMOS晶体管MN6的漏极连接；nMOS晶体管MN6的漏极通过电感L1接电压信号VDD，nMOS晶体管MN7的漏极通过电感L2接电压信号VDD；nMOS晶体管MN6的漏极作为正输出信号端，nMOS晶体管MN7的漏极作为负输出信号端；nMOS晶体管MN6、nMOS晶体管MN7共源极，并与nMOS尾电流管MN5的漏极连接，nMOS尾电流管MN5的源极接地，nMOS尾电流管MN5的栅极连接Vb电压信号，所述Vb电压信号为提供尾电流管栅极电压的电压信号。图3中的Buffer是将PPF输出的差分信号IP+、IP-作为正输入信号和负输入信号，正输出信号端和负输出信号端分别输出Iout+和Iout-，同理，另一个Buffer是将PPF输出的差分信号QP+、QP-作为正输入信号和负输入信号，正输出信号端和负输出信号端分别输出Qout+和Qout-。
中和电容C5、C6能够以在不牺牲电源抑制比(PSRR)的情况下提高增益和稳定性。尾电流管M5能够提高电路的共模抑制比，实现更好的性能。
请参考图4，图4是相位检测电路模块，相位检测电路由两个吉尔伯特单元实现，具体地，一个吉尔伯特单元中，nMOS输入管MN8与nMOS输入管MN9共源极接地，nMOS输入管MN8的栅极输入Qout+，nMOS输入管MN9的栅极输入Qout-；nMOS开关管MN12与nMOS开关管MN13共源极后，与nMOS输入管MN8的漏极连接，nMOS开关管MN14与nMOS开关管MN15共源极后，与nMOS输入管MN9的漏极连接；nMOS开关管MN12的栅极与nMOS开关管MN15的栅极输入Iout+，nMOS开关管MN13的栅极与nMOS开关管MN14的栅极输入Iout-；nMOS开关管MN13与nMOS开关管MN15共漏极，nMOS开关管MN12与nMOS开关管MN14共漏极；
另一个吉尔伯特单元中，nMOS输入管MN10与nMOS输入管MN11共源极接地，nMOS输入管MN10的栅极输入Iout+，nMOS输入管MN11的栅极输入Iout-；nMOS开关管MN16与nMOS开关管MN17共源极后，与nMOS输入管MN10的漏极连接，nMOS开关管MN18与nMOS开关管MN19共源极后，与nMOS输入管MN11的漏极连接；nMOS开关管MN16的栅极与nMOS开关管MN19的栅极输入Qout+，nMOS开关管MN17的栅极与nMOS开关管MN18的栅极输入Qout-；nMOS开关管MN16与nMOS开关管MN18共漏极，nMOS开关管MN17与nMOS开关管MN19共漏极；
两个吉尔伯特单元的输出相连，nMOS开关管MN13与nMOS开关管MN15共漏极后，和nMOS开关管MN17与nMOS开关管MN19共漏极后连接，输出信号OutP，并与pMOS晶体管MP1的漏极连接，nMOS开关管MN12与nMOS开关管MN14共漏极后，和nMOS开关管MN16与nMOS开关管MN18共漏极后连接，输出信号OutN，并与pMOS晶体管MP2的漏极连接，pMOS晶体管MP1与pMOS晶体管MP2共源极后，接电压信号VDD；pMOS晶体管MP1与pMOS晶体管MP2共栅极，pMOS晶体管MP1的栅极通过电阻R1与pMOS晶体管MP1的漏极连接，pMOS晶体管MP2的栅极通过电阻R2与pMOS晶体管MP2的漏极连接。
差分信号Qout+、Qout-和Iout+、Iout-经变压器后输入吉尔伯特单元的输入管MN8-MN9(MN10-MN11)和开关管MN12-MN15(MN16-MN19)，两个吉尔伯特单元的输出是连接在一起的，以相同频率、相同幅度电压但相位差θ的两个正弦管注入，经过混合和低通滤波后，在输出端产生直流输出项，由此实现相位差到电流差的转变。输出与输入的相位差成正比，当输入信号的相位差θ恰好为90°时达到最小值。
请参考图5，图5是跨阻放大器电路模块，nMOS晶体管MN21的源极接地，nMOS晶体管MN21的漏极输入OutP，nMOS晶体管MN20的源极与nMOS晶体管MN21的漏极连接，nMOS晶体管MN20的栅极连接信号Vb1，nMOS晶体管MN20的漏极与nMOS晶体管MN21的栅极连接，nMOS晶体管MN20的漏极与pMOS晶体管MP3的漏极连接，pMOS晶体管MP3的栅极连接信号Vb3，pMOS晶体管MP3的源极连接电压信号VDD；
nMOS晶体管MN21与nMOS晶体管MN22共栅极；nMOS晶体管MN22的源极接地，nMOS晶体管MN23的源极与nMOS晶体管MN22的漏极连接，nMOS晶体管MN23的栅极连接信号Vb2，pMOS晶体管MP4的漏极与pMOS晶体管MP4的栅极连接，pMOS晶体管MP4的漏极与晶体管MN23的漏极连接，pMOS晶体管MP4的源极连接电压信号VDD；
nMOS晶体管MN25的源极接地，nMOS晶体管MN24的源极与nMOS晶体管MN25的漏极连接，nMOS晶体管MN24的栅极连接信号Vb2，nMOS晶体管MN24的漏极输出Vt，nMOS晶体管MN24的漏极与pMOS晶体管MP5的漏极连接，pMOS晶体管MP5的栅极与pMOS晶体管MP5的栅极连接，pMOS晶体管MP5的源极连接电压信号VDD；
nMOS晶体管MN25与nMOS晶体管MN26共栅极；nMOS晶体管MN26的源极接地，nMOS晶体管MN26的漏极输入OutN，nMOS晶体管MN27的源极与nMOS晶体管MN26的漏极连接，nMOS晶体管MN27的栅极连接信号Vb1，nMOS晶体管MN27的漏极与nMOS晶体管MN26的栅极连接，nMOS晶体管MN27的漏极与pMOS晶体管MP6的漏极连接，pMOS晶体管MP6的栅极连接信号Vb3，pMOS晶体管MP6的源极连接电压信号VDD。
该放大器基于共栅级结构，输入电流被镜像到输出分支上。最终，pMOS管进行电流-电压的转换。在共栅极输入级(晶体管MN20和MN27)周围使用局部反馈(晶体管MN21和MN26)，以降低差动跨阻放大器输入电阻。相位检测器的输出电流经过晶体管MN20(MN27)和MN23(MN24)实现两级放大，最终转化为电压反馈到PPF的nMOS管栅极，改变nMOS管的电阻，从而实现I、Q信号的宽带范围内正交。
请参考图6，变压器模块实现不同模块之间的阻抗匹配。变压器使用初级线圈和次级线圈耦合来实现电感串联和并联的T模型功能，变压器能够扩展工作带宽，同时减小整体电路的版图面积。
本发明通过相位检测器从单级PPF产生的正交信号中感知相位误差，通过跨阻放大器将误差电流转化为电压反馈到处于线性区的nMOS器件的栅极，从而改变RC多相滤波器的R值，实现宽带的I、Q信号的正交。基于变压器的谐振电路确保宽带宽和低损耗。本发明相位校正灵活便捷，克服多级相位滤波器损耗过高的缺点，同时受PVT变化的影响较小，可以广泛应用于各类宽/窄带接收机中。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种相位自校正的I/Q正交信号发生器，其特征在于：包括
一个单级可调多相滤波器，即PPF ；所述PPF采用可调RC结构，电阻R采用线性区的nMOS实现；
两个共源放大器，作为Buffer放在PPF的输出端，用以驱动后级的相位检测器；
一个相位检测器，即PD，PD包括两个吉尔伯特单元，输入端连接前级Buffer输出的正交的I、Q信号；
一个跨阻放大器，即TIA，输入连接PD的输出端，输出连接PPF的nMOS管的栅极；
PPF、Buffer、PD之间采用变压器级联。
2.根据权利要求1的一种相位自校正的I/Q正交信号发生器，其特征在于：所述PPF采用可调RC结构，电阻R采用线性区的nMOS实现，具体为：
所述可调RC结构包括四个电阻MN1-MN4和四个电容C1-C4构成四条链路，其中，电阻R即电阻MN1-MN4采用线性区的nMOS实现；所述PPF的输入为差分信号，差分信号经过第一、第三条链路形成差分同相I信号，经过第二、第四条链路形成差分正交Q信号。
3.根据权利要求2的一种相位自校正的I/Q正交信号发生器，其特征在于：nMOS管MN1-MN4的栅极与Vt信号连接，输入信号InN分别与nMOS管MN1的源极、nMOS管MN2的源极、电容C1的一端和电容C2的一端连接，输入信号InP分别与nMOS管MN3的源极、nMOS管MN4的源极、电容C3的一端和电容C4的一端连接，nMOS管MN1的漏极与电容C4的另一端作为第一路径，nMOS管MN2的漏极与电容C1的另一端作为第二路径，nMOS管MN3的漏极与电容C2的另一端作为第三路径，nMOS管MN4的漏极与电容C3的另一端作为第四路径，第一路径与第三路径输出差分信号IP+、IP-，第二路径与第四路径输出差分信号QP+、QP-。
4.根据权利要求1的一种相位自校正的I/Q正交信号发生器，其特征在于：所述共源放大器结构包括：nMOS晶体管MN6、nMOS晶体管MN7、nMOS尾电流管MN5、电感L1、电感L2、中和电容C5和中和电容C6；Buffer电路正输入信号与nMOS晶体管MN6的栅极连接，Buffer电路正输入信号通过中和电容C5与nMOS晶体管MN7的漏极连接；Buffer电路负输入信号与nMOS晶体管MN7的栅极连接，Buffer电路负输入信号通过中和电容C6与nMOS晶体管MN6的漏极连接；nMOS晶体管MN6的漏极通过电感L1接电压信号VDD，nMOS晶体管MN7的漏极通过电感L2接电压信号VDD；nMOS晶体管MN6的漏极作为正输出信号端，nMOS晶体管MN7的漏极作为负输出信号端；nMOS晶体管MN6、nMOS晶体管MN7共源极，并与nMOS尾电流管MN5的漏极连接，nMOS尾电流管MN5的源极接地，nMOS尾电流管MN5的栅极连接Vb电压信号。
5.根据权利要求1的一种相位自校正的I/Q正交信号发生器，其特征在于：所述相位检测器结构包括：
PD包括两个吉尔伯特单元，一个吉尔伯特单元中，nMOS输入管MN8与nMOS输入管MN9共源极接地，nMOS输入管MN8的栅极输入Qout+，nMOS输入管MN9的栅极输入Qout-；nMOS开关管MN12与nMOS开关管MN13共源极后，与nMOS输入管MN8的漏极连接，nMOS开关管MN14与nMOS开关管MN15共源极后，与nMOS输入管MN9的漏极连接；nMOS开关管MN12的栅极与nMOS开关管MN15的栅极输入Iout+，nMOS开关管MN13的栅极与nMOS开关管MN14的栅极输入Iout-；nMOS开关管MN13与nMOS开关管MN15共漏极，nMOS开关管MN12与nMOS开关管MN14共漏极；
另一个吉尔伯特单元中，nMOS输入管MN10与nMOS输入管MN11共源极接地，nMOS输入管MN10的栅极输入Iout+，nMOS输入管MN11的栅极输入Iout-；nMOS开关管MN16与nMOS开关管MN17共源极后，与nMOS输入管MN10的漏极连接，nMOS开关管MN18与nMOS开关管MN19共源极后，与nMOS输入管MN11的漏极连接；nMOS开关管MN16的栅极与nMOS开关管MN19的栅极输入Qout+，nMOS开关管MN17的栅极与nMOS开关管MN18的栅极输入Qout-；nMOS开关管MN16与nMOS开关管MN18共漏极，nMOS开关管MN17与nMOS开关管MN19共漏极；
两个吉尔伯特单元的输出相连，nMOS开关管MN13与nMOS开关管MN15共漏极后，和nMOS开关管MN17与nMOS开关管MN19共漏极后连接，输出信号OutP，并与pMOS晶体管MP1的漏极连接，nMOS开关管MN12与nMOS开关管MN14共漏极后，和nMOS开关管MN16与nMOS开关管MN18共漏极后连接，输出信号OutN，并与pMOS晶体管MP2的漏极连接，pMOS晶体管MP1与pMOS晶体管MP2共源极后，接电压信号VDD；pMOS晶体管MP1与pMOS晶体管MP2共栅极，pMOS晶体管MP1的栅极通过电阻R1与pMOS晶体管MP1的漏极连接，pMOS晶体管MP2的栅极通过电阻R2与pMOS晶体管MP2的漏极连接；两个吉尔伯特单元的输出连接在一起，输入则交叉连接；以相同频率、相同幅度电压但相位差θ的两个正弦管注入，经过混合和低通滤波后，产生直流输出项。
6.根据权利要求1的一种相位自校正的I/Q正交信号发生器，其特征在于：所述跨阻放大器结构包括：
跨阻放大器为基于共栅级的放大电路结构，输入电流被镜像到输出分支上，电阻器pMOS管进行电流-电压的转换。
7.根据权利要求6的一种相位自校正的I/Q正交信号发生器，其特征在于：所述跨阻放大器结构中，nMOS晶体管MN21的源极接地，nMOS晶体管MN21的漏极输入OutP，nMOS晶体管MN20的源极与nMOS晶体管MN21的漏极连接，nMOS晶体管MN20的栅极连接信号Vb1，nMOS晶体管MN20的漏极与nMOS晶体管MN21的栅极连接，nMOS晶体管MN20的漏极与pMOS晶体管MP3的漏极连接，pMOS晶体管MP3的栅极连接信号Vb3，pMOS晶体管MP3的源极连接电压信号VDD；
nMOS晶体管MN21与nMOS晶体管MN22共栅极；nMOS晶体管MN22的源极接地，nMOS晶体管MN23的源极与nMOS晶体管MN22的漏极连接，nMOS晶体管MN23的栅极连接信号Vb2，pMOS晶体管MP4的漏极与pMOS晶体管MP4的栅极连接，pMOS晶体管MP4的漏极与晶体管MN23的漏极连接，pMOS晶体管MP4的源极连接电压信号VDD；
nMOS晶体管MN25的源极接地，nMOS晶体管MN24的源极与nMOS晶体管MN25的漏极连接，nMOS晶体管MN24的栅极连接信号Vb2，nMOS晶体管MN24的漏极输出Vt，nMOS晶体管MN24的漏极与pMOS晶体管MP5的漏极连接，pMOS晶体管MP5的栅极与pMOS晶体管MP5的栅极连接，pMOS晶体管MP5的源极连接电压信号VDD；
nMOS晶体管MN25与nMOS晶体管MN26共栅极；nMOS晶体管MN26的源极接地，nMOS晶体管MN26的漏极输入OutN，nMOS晶体管MN27的源极与nMOS晶体管MN26的漏极连接，nMOS晶体管MN27的栅极连接信号Vb1，nMOS晶体管MN27的漏极与nMOS晶体管MN26的栅极连接，nMOS晶体管MN27的漏极与pMOS晶体管MP6的漏极连接，pMOS晶体管MP6的栅极连接信号Vb3，pMOS晶体管MP6的源极连接电压信号VDD。
8.根据权利要求1的一种相位自校正的I/Q正交信号发生器，其特征在于：所述变压器结构包括：
变压器由初级线圈和次级线圈耦合而成，实现电感串联和并联组成的T模型功能，减少了发生器的芯片面积，实现了阻抗匹配和带宽展宽。
CN202311177304.0A 2023-09-13 2023-09-13 一种相位自校正的i/q正交信号发生器 Active CN117118401B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311177304.0A CN117118401B (zh) 2023-09-13 2023-09-13 一种相位自校正的i/q正交信号发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311177304.0A CN117118401B (zh) 2023-09-13 2023-09-13 一种相位自校正的i/q正交信号发生器

Publications (2)

Publication Number Publication Date
CN117118401A CN117118401A (zh) 2023-11-24
CN117118401B true CN117118401B (zh) 2024-02-06

Family

ID=88809082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311177304.0A Active CN117118401B (zh) 2023-09-13 2023-09-13 一种相位自校正的i/q正交信号发生器

Country Status (1)

Country Link
CN (1) CN117118401B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820132A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于相位检测器的系统和方法
US9444435B1 (en) * 2015-10-20 2016-09-13 Stmicroelectronics S.R.L. Injection locked ring oscillator circuit with an analog quadrature calibration loop
CN110277989A (zh) * 2018-03-15 2019-09-24 三星显示有限公司 正交时钟生成电路以及方法
CN114584135A (zh) * 2020-11-30 2022-06-03 瑞萨电子美国有限公司 使用可调谐多相滤波器的宽带正交相位生成

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107809223B (zh) * 2016-09-08 2023-06-09 恩智浦美国有限公司 低温度系数时钟信号发生器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820132A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于相位检测器的系统和方法
US9444435B1 (en) * 2015-10-20 2016-09-13 Stmicroelectronics S.R.L. Injection locked ring oscillator circuit with an analog quadrature calibration loop
CN110277989A (zh) * 2018-03-15 2019-09-24 三星显示有限公司 正交时钟生成电路以及方法
CN114584135A (zh) * 2020-11-30 2022-06-03 瑞萨电子美国有限公司 使用可调谐多相滤波器的宽带正交相位生成

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2.645GHz正交本振产生电路;高海军;阴亚东;郭桂良;杜占坤;阎跃鹏;;微电子学(04);全文 *

Also Published As

Publication number Publication date
CN117118401A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US9306540B2 (en) IF-noise-shaping transistorized current-mode lowpass filter utilizing cross coupled transistors
US8270499B2 (en) Receiver with balanced I/Q transformer
US8933745B2 (en) Transconductance-enhancing passive frequency mixer
US6922108B2 (en) Active balun circuit for single-ended to differential RF signal conversion with enhanced common-mode rejection
US20120249250A1 (en) Quadrature Voltage Controlled Oscillator
US6750727B1 (en) Low phase noise MOS LC oscillator
US6542724B1 (en) Method and apparatus for performing image signal rejection
US20070281656A1 (en) Mixer Circuits and Methods
US7554381B2 (en) Mixer amplifier and radiofrequency front-end circuit
US4117415A (en) Bridge amplifiers employing complementary transistors
US6987425B1 (en) Low phase noise MOS LC oscillator
US7642858B2 (en) Active baluns
CN106953598B (zh) 一种基于二次谐波交叉注入锁定技术的正交压控振荡器电路
CN110120786B (zh) 混频器及无线通信装置
CN117118401B (zh) 一种相位自校正的i/q正交信号发生器
EP1142107B1 (en) Active differential to single-ended converter
EP0789450A2 (en) An efficient RF CMOS amplifier with increased transconductance
US9479114B1 (en) Quadrature voltage controlled oscillator
Zhang et al. A 0.1–1.5 GHz harmonic rejection receiver front-end with phase ambiguity correction, vector gain calibration and blocker-resilient TIA
CN105680889B (zh) 直接变频射频接收前端电路装置
KR20060038518A (ko) Ｉ／ｑ 직교 복조기
US20100233976A1 (en) Oscillating circuit and radio communication apparatus
CN106253851B (zh) 可调谐正交振荡器
JPH1117455A (ja) 周波数変換器
CN219627697U (zh) 补偿电流失配的电荷泵电路及锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant