CN104810333A - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN104810333A
CN104810333A CN201410276530.9A CN201410276530A CN104810333A CN 104810333 A CN104810333 A CN 104810333A CN 201410276530 A CN201410276530 A CN 201410276530A CN 104810333 A CN104810333 A CN 104810333A
Authority
CN
China
Prior art keywords
radiator
terminal
power semiconductor
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410276530.9A
Other languages
English (en)
Inventor
金洸洙
蔡埈锡
洪昌燮
郭煐熏
李荣基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104810333A publication Critical patent/CN104810333A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

在此公开一种功率半导体模块。功率半导体模块包括：印制电路板；第一散热器和第二散热器，该第一散热器和第二散热器安装在所述印制电路板上，并且每个散热器的一个表面上设置有端子槽；功率器件，该功率器件安装在第一散热器上且彼此并联连接，并且电连接于至第二散热器；以及第一端子和第二端子，第一端子和第二端子设置有插入到端子槽中的突出部，并设置有用于连接外部端子的连接端子。因此，能够改善功率半导体模块的散热特性，改善与端子连接相关的可靠性问题，例如锡裂或脱层。

Description

功率半导体模块
相关申请的交叉引用
本申请要求申请日为2014年1月28日，申请号为10-2014-0010455，名称为“功率半导体模块”的韩国专利申请的优先权，在此其全部内容通过引用结合至本申请中。
技术领域
本发明涉及功率半导体模块。
背景技术
在功率半导体模块中，受限于功率器件，大容量功率半导体模块使用多个互相并联在一起的功率器件。也就是说，根据(专利文件1)公开的功率半导体模块，大容量功率半导体模块的配置是：在基板上安装多个功率器件，并将功率器件并联以易于适应大容量电流。
根据现有技术，包括(专利文件1)中的大容量功率半导体模块的问题是需要对每个功率器件进行一致性的控制，功率器件仅仅设置在有限的空间内，并且由于功率器件之间的发热失衡问题而只能将有限数量的功率器件彼此并联，等等。
因此，为解决功率器件的发热问题，除了常用的散热基板，还进行了各种努力，但并未获得明显的效果。
此外，在大容量功率半导体模块中，通常使用专利文件1和专利文件2中公开的熔接，超声波焊接或引线键合将作为外部端子的端子互相连接在一起。
在此，端子之间通过熔接形成的连接结构具有端子之间接合部分的可靠性问题，并在端子之间连接的时候使用了回流工序，增加了封装成本，降低了生产率以及可靠性，如，在回流工序中其它接合部分会重熔。
此外，与熔接类似，端子之间通过超声波焊接形成的连接结构也产生可靠性问题，并且需要单独的用于超声波焊接工艺的设备，由此在封装过程中增加成本。此外，即使通过引线键合来互相连接端子，引线键合的大电流适应能力受限，由此功率半导体模块的等级受限，或者需要进行多次引线键合以实现大电流，由此产生可靠性问题，增加封装成本，等等。
[现有技术文件]
[专利文件]
(专利文件1)US2013-0221513A1
(专利文件2)US2013-0105961A1
发明内容
本发明的目的是解决功率器件之间的发热问题，及功率器件之间的连接问题，以增加功率半导体模块的效率并确保它的高可靠性。
此外，本发明的目的是提供一种功率半导体模块，该功率半导体模块能够通过使用散热器方便地改善散热性能，并通过去除端子之间的熔接过程方便地改善可靠性。
根据本发明的优选实施方式，提供了一种功率半导体模块，该功率半导体模块包括：印制电路板；第一散热器和第二散热器，该第一散热器和第二散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；功率器件，所述功率器件安装在所述第一散热器上且彼此并联连接，并且电连接于所述第二散热器；以及第一端子和第二端子，该第一端子和第二端子设置有插入到端子槽中的突出部，并且设置有用于连接外部端子的连接端子。
所述第二散热器的所述端子槽可以形成为与所述功率器件的数量相对应，并且可以与所述第一散热器的所述端子槽交替设置。
所述功率器件可以通过引线键合连接于第二散热器。
所述功率器件可以通过引线键合连接至所述印制电路板。
所述第一端子可以设置有门窗，以防止所述功率器件和所述印制电路板之间的引线键合引起的干扰。
根据本发明的另一个优选实施方式，提供了一种功率半导体模块，该功率半导体模块包括：壳体，该壳体具有内部空间；印制电路板，该印制电路板设置于内部空间中；第一散热器和第二散热器，该第一散热器和第二散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；功率器件，所述功率器件安装在第一散热器上且彼此并联连接，并且电连接于所述第二散热器；以及第一端子和第二端子，该第一端子和第二端子的一端设置有插入到端子槽中的突出部，并设置有连接端子，连接端子装配在壳体的槽中以将外部端子连接至突出部的相对端。
所述第二散热器的端子槽可以形成为与所述功率器件的数量相对应，并且可以与第一散热器的所述端子槽交替设置。
所述功率器件可以通过引线键合连接于第二散热器。
所述功率器件可以通过引线键合连接于所述印制电路板。
所述第一端子可以设置有门窗，以防止所述功率器件和所述印制电路板之间的所述引线键合引起的干扰。
根据本发明的另一个优选实施方式，提供了一种功率半导体模块，该功率半导体模块包括：壳体，该壳体具有内部空间；印制电路板，该印制电路板设置在内部空间中；第一主散热器和第二主散热器，该第一主散热器和第二主散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；子散热器，该子散热器设置于第一主散热器的一侧上且安装在所述印制电路板上，并且设置有端子槽；安装在所述第一主散热器上且彼此并联连接、并且电连接于所述子散热器和所述印制电路板的功率器件；安装在第二主散热器上且彼此并联连接、并且电连接于所述印制电路板的功率器件；以及第一端子、第二端子和第三端子，该第一端子、第二端子和第三端子的一端设置有插入到端子槽中的突出部，并设置有连接端子，所述连接端子装配在所述壳体的槽中以将外部端子连接至所述突出部的相反端。
所述子散热器的所述端子槽可以形成为与所述功率器件的数量相对应，并且可以与所述第一主散热器的所述端子槽交替设置。
所述第一主散热器上的所述功率器件可以通过引线键合连接至所述子散热器和所述印制电路板。
所述第二主散热器上的所述功率器件可以通过引线键合连接于基板。
所述第一端子可以设置有门窗，以防止所述第二主散热器上的所述功率器件和所述印制电路板之间的所述引线键合引起的干扰。
附图说明
通过以下参考附图所做的详细描述，本发明的上述以及其它目的，特征和优点会更加清晰，在这些附图中：
图1为显示根据本发明第一优选实施方式的功率半导体模块的立体图；
图2为显示根据本发明第一优选实施方式的功率半导体模块的平面图；
图3和4为显示根据本发明第一优选实施方式的功率半导体模块的立体图；
图5为显示根据本发明第二优选实施方式的功率半导体模块的平面图；
图6为显示根据本发明第三优选实施方式的功率半导体模块的平面图。
具体实施方式
通过以下参考附图对优选实施方式所做的详细描述，可以更清楚地理解本发明的目的，特征和优点。在这些附图中，相同的附图标记用于指代相同或相似的组件，省略对它们的多余描述。此外，在以下的描述中，术语“第一”，“第二”，“一侧”，“另一侧”等用于将某个组件同其它组件区分开，但是这些组件的配置不应理解为受术语的限制。此外，在本发明的描述中，当确定对现有技术的详细描述会导致本发明的主旨模糊不清时，会省略这些描述。
下面，将参考附图对本发明的优选实施方式进行详细描述。
根据本发明优选实施方式的功率半导体模块使用散热器并采用无焊结构来连接端子，由此改善功率半导体模块的散热特性并改善可靠性。
也就是说，多功能小型功率半导体模块的市场需求逐渐增大，因此，电子部件的发热问题会降低功率半导体模块的整体性能。特别是，在大容量功率半导体模块中，一个主要应用领域集中于电/工业领域，因此，模块的可靠性，包括环境可靠性和驱动可靠性被视作一个重要问题。
因此，根据本发明实施方式中的功率半导体模块使用散热器以增加散热特性，并且在作为外部端子的端子之间应用无焊结构以消除焊接所代表的结合工序，无焊结构是基于以下方法：在散热器上形成槽，并在端子上形成突出部以将端子插入到槽中或将端子压接到槽中。
因此，可以改善端子之间连接的可靠性问题，如锡裂或脱层，并消除回流工序，因此降低封装工序成本，改善生产率管理，并且改善回流工序中由于模具附着材料的重熔导致的产率和可靠性降低问题。
下面，将参考附图对本发明的第一优选实施方式进行详细描述。
[第一优选实施方式]
如图1和2所示，根据本发明第一优选实施方式的功率半导体模块100具有这样一种结构：在该结构中，四个大容量功率器件，包括金属氧化物半导体场效应晶体管(MOSFET)，绝缘栅门极晶体管(IGBT)，以及快速恢复二极管(FRD)等互相并联连接，功率器件101安装在散热器上，所述散热器的一侧上设置有三个端子槽。
功率器件101具有电源部，电源部与设置在所述散热器的一侧上的另一个散热器电连接，门信号端子电连接到印制电路板(PCB)上的图案上。作为电连接的例子，使用引线键合。
在此需要注意的是，所述散热器和另一个散热器可以划分为第一散热器120和第二散热器130，以避免相同术语导致的混淆。此外，第二散热器130的一侧上设置有四个端子槽102，端子槽102的数量与功率器件101的数量相等，其中，第二散热器130的端子槽102与第一散热器120的端子槽102交替设置。
此外，印制电路板110上安装第一散热器120和第二散热器130的图案命名为第一图案111和第二图案112，与功率器件101的门信号端子电连接的图案命名为第三图案113。第一图案111，第二图案112和第三图案113分别形成在印制电路板110上。
如图3和图4所示，遭受模具附着和引线键合的功率半导体模块100连接到作为外部端子的端子上。如前所述，端子通过无焊结构互相连接。
也就是说，端子的下部设置有突出部103，突出部103插入到形成于第一散热器120和第二散热器130上的端子槽102中，并且端子形成为具有最大的面积以降低电阻，由此轻易适应大容量电流。此外，与突出部103相反的一端，即，图中的上端设置有用于连接外部端子的连接端子104。
在该配置中，端子配置为包括第一端子140和第二端子141，第一端子140设置于第一散热器120的一侧上以将突出部103插入到第一散热器120的端子槽102中，第二端子141设置于第二散热器130的一侧上以将突出部103插入到第二散热器130的端子槽102中。
也就是说，通过将第一端子140装配到安装有功率器件101的第一散热器120中，并将第二端子141与第二散热器130装配在一起，可以方便地配置根据本发明第一优选实施方式的功率半导体模块100。在这种情况下，作为装配方法，可以使用如下方法：将突出部103插入到端子槽102中以在它们之间直接连接，或者将突出部103压接到端子槽102中。
同时，第一端子140的下端配置有门窗。也就是说，门窗140a形成在第一端子140上以防止由于将第三图案113和功率器件101电连接在一起的引线键合引起的干扰，并可以在电路设计中的寄生阻抗设计中用作图案。
[第二优选实施方式]
如图5所示，根据本发明第二优选实施方式的功率半导体模块200具有这样一种结构：在该结构中，四个大容量功率器件，包括MOSFET，IGBT，以及FRD等互相并联连接，功率器件201安装在散热器上，所述散热器上设置有三个端子槽。
功率器件201具有电源部，电源部与设置在所述散热器的一侧上的另一个散热器电连接，门信号端子电连接到印制电路板(PCB)上的图案上，PCB设置于壳体的内部空间200b中。作为电连接的例子，使用引线键合。
在此，需要注意的是，所述散热器和另一个散热器可以划分为第一散热器220和第二散热器230，以避免相同术语导致的混淆。此外，第二散热器230的一个表面上设置有四个端子槽202，端子槽202的数量与功率器件201的数量相等，其中，第二散热器230的端子槽202与第一散热器220的端子槽202交替设置。
此外，印制电路板210上安装第一散热器220和第二散热器230的图案命名为第一图案211和第二图案212，与功率器件201的门信号端子电连接的图案命名为第三图案213。第一图案211，第二图案212和第三图案213分别形成在印制电路板210上。
遭受模具附着和引线键合的功率半导体模块200连接到作为外部端子的端子上。如前所述，端子通过无焊结构互相连接。
也就是说，端子设置有突出部203，突出部203插入到形成在第一散热器220和第二散热器230上的端子槽102中，并且端子形成为具有最大的面积以降低电阻，由此轻易适应大容量电流。在该配置中，端子配置为包括第一端子240和第二端子241，第一端子240设置在第一散热器220的一侧上以将突出部203插入到第一散热器220的端子槽203中，第二端子241设置在第二散热器230的一侧上以将突出部203插入到第二散热器230的端子槽202中。
因此，通过将第一端子240装配到安装有功率器件201的第一散热器220中，并将第二端子241与第二散热器230装配在一起，可以方便地配置根据本发明第二优选实施方式的功率半导体模块200。在这种情况下，作为装配方法，可以使用如下方法：将突出部203插入到端子槽202中以在它们之间直接连接，或者将突出部203压接到端子槽202中。
第一端子240和第二端子241的端部设置有用于连接外部端子的连接端子204，由此装配在壳体的槽中，槽形成于壳体200a中。连接端子204插入到壳体200a的槽200c中，并且可以在插入的同时由机械装配方法和粘结剂固定。
同时，第一端子240设置有门窗以防止干扰功率器件201，功率器件201通过引线键合电连接至第三图案213。也就是说，门窗240a形成在第一端子240的一端上以防止引线键合引起的干扰，并且可以在电路设计中的寄生阻抗设计中用作图案。
[第三优选实施方式]
如图6所示，根据本发明第三优选实施方式的功率半导体模块300具有这样一种结构：在该结构中，四个大容量功率器件，包括MOSFET，IGBT，以及FRD等安装在主散热器上，并且互相并联连接。此外，功率半导体模块300具有这样一种结构：在该结构中，四个大容量功率器件301安装在另一个主散热器上，并且互相并联连接。
在该配置中，所述主散热器和另一个主散热器可以划分为第一主散热器320和第二主散热器321，以避免相同术语导致的混淆，其中，第一主散热器320的一个表面和第二主散热器321的一个表面分别配置有端子槽302。
第一主散热器320的功率器件301具有电源部，电源部与设置在第一主散热器320的一侧上的子散热器322电连接，门信号端子电连接到印制电路板(PCB)上的图案上，PCB设置于壳体的背部空间300b中。子散热器322的一个表面上设置有四个端子槽302，端子槽302的数量与功率器件301的数量相等，其中，子散热器322的端子槽302与第一主散热器320的端子槽202交替设置。
同时，第二主散热器321的功率器件301具有电源部，电源部电连接至安装有第一主散热器320的印制电路板310上的图案，门信号端子电连接至印制电路板310上的图案，印制电路板310形成于第二主散热器321的一侧上，举例来说，门信号端子通过引线键合电连接至图案。
在此，关于印制电路板310上形成的图案，上面安装第一主散热器320和第二主散热器321的图案命名为第一图案311和第二图案312，与第一主散热器320的功率器件301电连接的图案命名为第三图案313，与第二主散热器321的功率器件301电连接的图案命名为第四图案314。此外，安装有子散热器322的图案命名为第五图案315，并且第一图案311，第二图案312，第三图案313，第四图案314和第五图案315分别形成在印制电路板310上。
遭受模具附着和引线键合的功率半导体模块300连接到作为外部端子的端子上。如前所述，端子通过无焊料结构互相连接。
也就是说，端子设置有突出部303，突出部303插入到形成在第一主散热器320，第二主散热器321和子散热器322上的端子槽302中，并且端子形成为具有最大的面积以降低电阻，由此轻易适应大容量电流。
在此，端子配置为包括第一端子340，第二端子341和第三端子342，第一端子340设置在第二主散热器321的一侧上以将突出部303插入到第二主散热器321的端子槽302中，第二端子341设置在第一主散热器320的一侧上以将突出部303插入到第一主散热器320的端子槽302中，在第三端子342中，突出部303插入到子散热器322的端子槽302中。第一端子340，第二端子341和第三端子342分别解释为P-级端子，输出级端子和N级端子。
也就是说，通过将第一端子340装配到第二主散热器321中，将第二端子341装配到第一主散热器320中，然后将第三端子342装配到子散热器322中，可以方便地配置根据本发明第三优选实施方式的功率半导体模块300。在这种情况下，作为装配方法，可以使用如下方法：将突出部303插入到端子槽302中以在它们之间直接连接，或者将突出部302压接到端子槽302中。
第一端子340、第二端子341和第三端子342的端部分别设置有用于连接外部端子的连接端子304，由此装配在壳体的槽中，槽形成于壳体300a中。连接端子304插入到壳体300a的槽300c中，并且可以在插入的同时由机械装配方法和粘结剂固定。
同时，第一端子340的一端配置有门窗。也就是说，门窗340a形成于第一端子340上以防止由于将第四图案314和第二主散热器321的功率器件301电连接在一起的引线键合引起的干扰，并可以在电路设计中的寄生阻抗设计中用作图案。
因此，根据本发明第三优选实施方式的功率半导体模块300，在将功率器件(高侧/低侧)分别连接至第一主散热器320和第二主散热器321的过程中，产生以下附加效果：改善散热特性，减小整体尺寸，并降低阻抗。
尽管为了示例的目的公开了本发明的实施方式，可以理解的是，本发明不限于这些实施方式，本领域技术人员会理解，在不偏离本发明的精神的情况下可以做出各种修改，添加和替换。
因此，任何以及所有修改，变型或等同设置都应考虑为包含在本发明的保护范围内，本发明的具体保护范围由所附权利要求所公开。

Claims (15)

1.一种功率半导体模块，该功率半导体模块包括：
印制电路板；
第一散热器和第二散热器，该第一散热器和第二散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；
功率器件，所述功率器件安装在所述第一散热器上且彼此并联连接，并且电连接于所述第二散热器；以及
第一端子和第二端子，该第一端子和第二端子设置有插入到所述端子槽中的突出部，并且设置有用于连接外部端子的连接端子。
2.根据权利要求1所述的功率半导体模块，其中，所述第二散热器的所述端子槽形成为与所述功率器件的数量相对应，并且与所述第一散热器的所述端子槽交替设置。
3.根据权利要求1所述的功率半导体模块，其中，所述功率器件通过引线键合连接于所述第二散热器。
4.根据权利要求1所述的功率半导体模块，其中，所述功率器件通过引线键合连接于所述印制电路板。
5.根据权利要求4所述的功率半导体模块，其中，所述第一端子设置有门窗，以防止所述功率器件和所述印制电路板之间的所述引线键合引起的干扰。
6.一种功率半导体模块，该功率半导体模块包括：
壳体，该壳体具有内部空间；
印制电路板，该印制电路板设置在所述内部空间中；
第一散热器和第二散热器，该第一散热器和第二散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；
功率器件，所述功率器件安装在所述第一散热器上且彼此并联连接，并且电连接于所述第二散热器；以及
第一端子和第二端子，该第一端子和第二端子的一端设置有插入到所述端子槽中的突出部，并设置有连接端子，所述连接端子装配在所述壳体的槽中以将外部端子连接至所述突出部的相反端。
7.根据权利要求6所述的功率半导体模块，其中，所述第二散热器的所述端子槽形成为与所述功率器件的数量相对应，并且与所述第一散热器的所述端子槽交替设置。
8.根据权利要求6所述的功率半导体模块，其中，所述功率器件通过引线键合连接于所述第二散热器。
9.根据权利要求6所述的功率半导体模块，其中，所述功率器件通过引线键合连接于所述印制电路板。
10.根据权利要求9所述的功率半导体模块，其中，所述第一端子设置有门窗，以防止所述功率器件和所述印制电路板之间的所述引线键合引起的干扰。
11.一种功率半导体模块，该功率半导体模块包括：
壳体，该壳体具有内部空间；
印制电路板，该印制电路板设置在所述内部空间中；
第一主散热器和第二主散热器，该第一主散热器和第二主散热器安装在所述印制电路板上，并且该第一散热器和第二散热器各自的一个表面上设置有端子槽；
子散热器，该子散热器设置于所述第一主散热器的一侧上且安装在所述印制电路板上，并且设置有端子槽；
安装在所述第一主散热器上且彼此并联连接、并且电连接于所述子散热器和所述印制电路板的功率器件；
安装在所述第二主散热器上且彼此并联连接、并且电连接于所述印制电路板的功率器件；以及
第一端子、第二端子和第三端子，该第一端子、第二端子和第三端子的一端设置有插入到所述端子槽中的突出部，并设置有连接端子，所述连接端子装配在所述壳体的槽中以将外部端子连接至所述突出部的相反端。
12.根据权利要求11所述的功率半导体模块，其中，所述子散热器的所述端子槽形成为与所述功率器件的数量相对应，并且与所述第一主散热器的所述端子槽交替设置。
13.根据权利要求11所述的功率半导体模块，其中，所述第一主散热器上的所述功率器件通过引线键合连接于所述子散热器和所述印制电路板。
14.根据权利要求11所述的功率半导体模块，其中，所述第二主散热器上的所述功率器件通过引线键合连接于基板。
15.根据权利要求14所述的功率半导体模块，其中，所述第一端子设置有门窗，以防止所述第二主散热器上的所述功率器件和所述印制电路板之间的所述引线键合引起的干扰。
CN201410276530.9A 2014-01-28 2014-06-19 功率半导体模块 Pending CN104810333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0010455 2014-01-28
KR1020140010455A KR102041645B1 (ko) 2014-01-28 2014-01-28 전력반도체 모듈

Publications (1)

Publication Number Publication Date
CN104810333A true CN104810333A (zh) 2015-07-29

Family

ID=53679720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410276530.9A Pending CN104810333A (zh) 2014-01-28 2014-06-19 功率半导体模块

Country Status (3)

Country Link
US (1) US9443818B2 (zh)
KR (1) KR102041645B1 (zh)
CN (1) CN104810333A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101562661B1 (ko) * 2014-03-18 2015-10-22 삼성전기주식회사 전력모듈 패키지
KR102333646B1 (ko) * 2014-10-23 2021-12-01 주식회사 솔루엠 전력모듈
KR20190085872A (ko) 2018-01-11 2019-07-19 주식회사 아모센스 전력 반도체 모듈
WO2021112590A2 (ko) 2019-12-05 2021-06-10 주식회사 아모센스 전력반도체 모듈
JP7407684B2 (ja) * 2020-09-30 2024-01-04 三菱電機株式会社 半導体装置
KR102588851B1 (ko) 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
KR102661089B1 (ko) 2021-09-03 2024-04-26 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR20230046470A (ko) 2021-09-30 2023-04-06 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
KR20240003259A (ko) 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법
KR20240003855A (ko) 2022-07-04 2024-01-11 주식회사 아모그린텍 파워모듈 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856316A (zh) * 2011-06-29 2013-01-02 Lg伊诺特有限公司 发光器件封装件及包括其的光单元
US20130105961A1 (en) * 2011-10-31 2013-05-02 Infineon Technologies Ag Low inductance power module
US20130221513A1 (en) * 2012-02-29 2013-08-29 Infineon Technologies Ag Power Semiconductor Module System with Undercut Connection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203936B1 (ko) * 1993-04-09 1999-07-01 윤종용 모듈 패키지
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP2005252305A (ja) * 2005-05-16 2005-09-15 Mitsubishi Electric Corp 電力用半導体装置
JP4570092B2 (ja) * 2005-07-19 2010-10-27 ニチコン株式会社 半導体モジュール
JP5445344B2 (ja) 2010-06-15 2014-03-19 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856316A (zh) * 2011-06-29 2013-01-02 Lg伊诺特有限公司 发光器件封装件及包括其的光单元
US20130105961A1 (en) * 2011-10-31 2013-05-02 Infineon Technologies Ag Low inductance power module
US20130221513A1 (en) * 2012-02-29 2013-08-29 Infineon Technologies Ag Power Semiconductor Module System with Undercut Connection

Also Published As

Publication number Publication date
KR102041645B1 (ko) 2019-11-07
US9443818B2 (en) 2016-09-13
US20150214126A1 (en) 2015-07-30
KR20150089609A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104810333A (zh) 功率半导体模块
CN100435333C (zh) 电力半导体装置
CN103887273B (zh) 半导体模块
CN104733450A (zh) 三维空间封装结构及其制造方法
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
US8004070B1 (en) Wire-free chip module and method
CN105006453A (zh) 封装结构
CN102456652A (zh) 功率半导体装置
CN102159054B (zh) 电子封装结构
CN101533834A (zh) 适用于智能功率模块的薄且紧凑的半导体管芯封装、其制造方法、及使用其的系统
CN103237412A (zh) 一种电子件安装结构及制作方法、电子件产品
CN105981167A (zh) 半导体装置
CN105814682A (zh) 半导体装置
US20140347838A1 (en) Electronic device and manufacturing method of electronic device
CN109698179A (zh) 半导体装置及半导体装置的制造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN103426869B (zh) 层叠封装件及其制造方法
JP2018147941A (ja) パワーモジュール
US20160049358A1 (en) Electronic circuit, production method thereof, and electronic component
CN105529916A (zh) 电子模块及其制造方法
CN1316606C (zh) 半导体器件
CN105789142A (zh) 一种有机基板高密度集成的三维微波电路结构
CN104052244B (zh) 功率模块
CN100552946C (zh) 电子封装结构
CN102412241B (zh) 半导体芯片封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729

WD01 Invention patent application deemed withdrawn after publication