CN104795421B - 发光装置以及电子设备 - Google Patents

发光装置以及电子设备 Download PDF

Info

Publication number
CN104795421B
CN104795421B CN201410737905.7A CN201410737905A CN104795421B CN 104795421 B CN104795421 B CN 104795421B CN 201410737905 A CN201410737905 A CN 201410737905A CN 104795421 B CN104795421 B CN 104795421B
Authority
CN
China
Prior art keywords
transistor
grid
light emitting
wiring
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410737905.7A
Other languages
English (en)
Other versions
CN104795421A (zh
Inventor
腰原健
野村猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumitec Display Technology Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104795421A publication Critical patent/CN104795421A/zh
Application granted granted Critical
Publication of CN104795421B publication Critical patent/CN104795421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及发光装置以及电子设备。本发明的发光装置的一个方式的特征在于，具备像素电路，该像素电路具备包括第1晶体管的多个晶体管、和被第1晶体管供给电流的发光元件，多个晶体管中至少一个在俯视时与沟道区域重叠的位置处，在栅极连接有布线。

Description

发光装置以及电子设备
技术领域
本发明涉及发光装置、以及电子设备。
背景技术
从以往，使用了多个有机电致发光(Electroluminescence，以下，缩写为EL)元件被配置为矩阵状的发光装置(例如，专利文献1)作为电子设备的显示装置。
专利文献1中记载了作为用于驱动有机EL的电路具备多个晶体管的像素电路。
然而，在如上述那样的发光装置中，在同层形成晶体管的栅极与栅极布线，所以需要以在俯视时不与晶体管重叠的方式设置布线，像素电路的小型化变得困难。
对于该问题，提出了分开栅极与布线，分别设置在不同的层的结构(例如，专利文献2)。
根据这样的结构，由于能够在俯视时与晶体管重叠的位置设置布线，所以与栅极层兼作布线的情况相比，能够使像素电路小型化。
专利文献1：日本特开2007－148216号公报
专利文献2：日本特开2013－113868号公报
但是，在上述那样的结构中，栅极与布线在栅极中的与沟道区域相比设置在外侧的连接布线用的部分(接触垫部)连接，所以需要使栅极形成得比沟道区域大。因此，存在像素电路的小型化有限制这样的问题。
发明内容
本发明的一方式是鉴于上述问题点而完成的，其目的之一在于，提供能够使像素电路更小型化的发光装置、以及具备这样的发光装置的电子设备。
本发明的发光装置的一方式的特征在于，具备像素电路，该像素电路具备包括第1晶体管的多个晶体管、和被上述第1晶体管供给电流的发光元件，上述多个晶体管中至少一个在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据本发明的发光装置的一方式，多个晶体管中至少一个在俯视时与沟道区域重叠的位置处，在栅极连接有布线，所以在栅极中，无需在沟道区域的外侧设置连接布线用的接触垫部。因此，能够使栅极为与沟道区域几乎同等的大小。由此，根据本发明的发光装置的一方式，得到能够使像素电路更小型化的发光装置。
也可以构成为，上述多个晶体管包括选择晶体管，该选择晶体管设置于上述第1晶体管的栅极与向上述第1晶体管的栅极输入信号的信号线之间，上述选择晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据该结构，能够使选择晶体管小型化，作为结果，能够使像素电路小型化。
也可以构成为，上述多个晶体管包括补偿晶体管，该补偿晶体管设置于上述第1晶体管的栅极与上述第1晶体管的一方的电流端之间，上述补偿晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据该结构，能够使补偿晶体管小型化，作为结果，能够使像素电路小型化。
也可以构成为，上述多个晶体管包括发光控制晶体管，该控制晶体管设置于上述第1晶体管与上述发光元件之间，上述发光控制晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据该结构，能够使发光控制晶体管小型化，作为结果，能够使像素电路小型化。
也可以构成为，上述多个晶体管包括复位晶体管，该复位晶体管将规定的复位电位供给至上述发光元件，上述复位晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据该结构，能够使复位晶体管小型化，作为结果，能够使像素电路小型化。
也可以构成为，上述第1晶体管在俯视与沟道区域重叠的位置处，在栅极连接有布线。
根据该结构，能够使第1晶体管小型化，作为结果，能够使像素电路小型化。
也可以构成为，上述像素电路具有特性补偿电路。
根据该结构，能够抑制将电流供给至发光元件的第1晶体管的阈值电压的差别，所以能够使供给至发光元件的电流稳定化。
也可以构成为，上述布线设置于与上述多个晶体管不同的层。
根据该结构，容易在俯视时与沟道区域重叠的位置处，在栅极连接布线。
也可以构成为，上述布线在俯视时与上述多个晶体管中的至少二个重叠。
根据该结构，能够使像素电路更小型化。
本发明的发光装置的一方式的特征在于，具备像素电路，该像素电路具备包括第1晶体管的多个晶体管、和被上述第1晶体管供给电流的发光元件，上述多个晶体管包括第2晶体管，该第2晶体管设置于上述第1晶体管与上述发光元件之间，上述第2晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
根据本发明的发光装置的一方式，第2晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线，所以无需在第2晶体管的栅极设置连接布线用的接触垫部，能够减小栅极。因此，根据本发明的发光装置的一方式，得到能够使像素电路更小型化的发光装置。
也可以构成为，上述栅极中的连接有布线的位置靠近夹着上述栅极的一对电流端中成为高电位的一侧的电流端。
根据该结构，能够抑制晶体管的阈值电压的差别。
也可以构成为，上述发光元件是有机电致发光元件。
根据该结构，能够作为电子设备的显示装置使用。
本发明的电子设备的一方式的特征在于，具备上述的发光装置。
根据本发明的电子设备的一方式，具备上述的发光装置，所以能够使电子设备更小型化
附图说明
图1是表示第1实施方式的发光装置的俯视图。
图2是表示第1实施方式的像素电路的电路图。
图3是表示第1实施方式的像素电路的俯视图。
图4是表示第1实施方式的像素电路的图，是图3中的IV－IV剖视图。
图5是表示第1实施方式的像素电路的俯视图。
图6是表示第1实施方式的像素电路的俯视图。
图7是表示第1实施方式的像素电路的俯视图。
图8是表示第1实施方式的像素电路的俯视图。
图9是表示第1实施方式的像素电路的俯视图。
图10是表示第1实施方式的像素电路的俯视图。
图11是表示第1实施方式的像素电路的俯视图。
图12是表示第1实施方式的像素电路的俯视图。
图13是表示第1实施方式中的中继电极的形成方法的步骤的剖视图。
图14是用于对第1实施方式的效果进行说明的说明图。
图15是用于对接触孔的配置位置进行说明的说明图。
图16是表示第1实施方式的另一个例子的俯视图。
图17是第2实施方式的像素电路的电路图。
图18是表示第2实施方式的像素电路的俯视图。
图19是表示第2实施方式的像素电路的俯视图。
图20是表示第3实施方式的像素电路的电路图。
图21是表示第3实施方式的像素电路的俯视图。
图22是表示第3实施方式的像素电路的俯视图。
图23是表示本实施方式的电子设备的一个例子的图。
具体实施方式
以下，参照附图对本发明的实施方式的发光装置以及电子设备进行说明。
此外，本发明的范围并不局限于以下的实施方式，能够在本发明的技术的思想的范围内任意地变更。另外，在以下的附图中，为了容易明白各构成，存在使实际的构造与各构造中的比例尺、个数等不同的情况。
[发光装置]
(第1实施方式)
图1是表示本实施方式的发光装置100的俯视图。
如图1所示，本实施方式的发光装置100是将利用了有机EL材料的发光元件在半导体基板10上形成的有机EL装置。发光装置100例如是有机发光二极管(OLED：Organic LightEmitting Diode：电致发光)。半导体基板10是由硅等半导体材料形成的板状部件，作为形成有多个发光元件的基材而被利用。
如图1所示，在半导体基板10的表面设置有显示区域11、周边区域12、以及安装区域13。显示区域11是排列有多个像素电路P的矩形状的区域。在显示区域11形成有沿X方向延伸的多个扫描线(布线)22、与各扫描线22对应地沿X方向延伸的多个控制线(布线)24、以及沿与X方向交叉的Y方向延伸的多个信号线26。像素电路P是与多个扫描线22和多个信号线26的各交叉对应的区域。因此，多个像素电路P遍及X方向以及Y方向排列成矩阵状。
周边区域12是包围显示区域11的矩形框状的区域。驱动电路30设置于周边区域12。驱动电路30是驱动显示区域11内的各像素电路P的电路。驱动电路30包括两个扫描线驱动电路32和信号线驱动电路34。发光装置100是由驱动电路30直接形成于半导体基板10的表面的晶体管等的有源元件构成的电路内置型的显示装置。此外，不直接作用于图像显示的虚拟像素也可以在周边区域12内形成。
安装区域13夹着周边区域12设置于与显示区域11相反的一侧(即周边区域12的外侧)的区域。在安装区域13排列有多个安装端子38。控制信号、电源电位从控制电路、电源电路等各种外部电路(未图示)被供给至安装端子38。外部电路安装于例如与安装区域13接合的挠性的布线基板(未图示)。
图2是表示显示区域11内的一个像素电路P11的电路图。
如图2所示，像素电路11具备发光元件45、驱动晶体管(第1晶体管)TDR、选择晶体管T1、发光控制晶体管(第2晶体管)T2、补偿晶体管T3、复位晶体管T4、以及电容元件C。此外，第1实施方式中，由P沟道型的晶体管构成像素电路P11的晶体管TDR、T1～T4，但也可以由N沟道型的晶体管构成。该像素电路P11例如能够使其如日本特开2013－088611号公报的图13至图17以及其说明所示的驱动方法那样动作。
发光元件45是使包括有机EL材料的发光层的发光功能层450夹在像素电极(阳极)451与共用电极(阴极)452之间的电气光学元件。像素电极451按照每一像素电路P分别独立地形成，共用电极452遍及多个像素电路P连续地形成。如图2所示，发光元件45配置在连结第1电源导电体41和第2电源导电体42的电流路径上。第1电源导电体41是供给了高电位侧的电源电位VEL的电源布线。第2电源导电体42是供给了低电位侧的电源电位VCT的电源布线。
驱动晶体管TDR在连结第1电源导电体41和第2电源导电体42的电流路径上相对于发光元件45以串联的方式连接。具体而言，驱动晶体管TDR的一对电流端中的一方(源极)与第1电源导电体41连接。驱动晶体管TDR的一对电流端中的另一方(漏极)与发光元件45的像素电极451连接。驱动晶体管TDR生成相当于与自身的栅极－源极间的电压对应的电流量的驱动电流。
图2所示的选择晶体管T1作为控制信号线26与驱动晶体管TDR的栅极的导通状态(导通/非导通)的开关发挥作用。选择晶体管T1的栅极与扫描线22连接。选择晶体管T1的源极与信号线26连接。选择晶体管T1的漏极与驱动晶体管TDR的栅极、发光控制晶体管T2的漏极、以及后述的电容元件C的第1电极C1连接。
此外，在后述的特性补偿中的动作中，流向选择晶体管T1的电流的方向反转，所以选择晶体管T1中的源极与漏极的关系逆转，但在本说明书中的实施方式中，用在将与发光元件的灰度等级对应的电位写入驱动晶体管的栅极的期间中，以流向选择晶体管的电流的方向中的源极与漏极的关系进行说明。
发光控制晶体管T2在驱动晶体管TDR与发光元件45之间以串联的方式连接。具体而言，发光控制晶体管T2的源极与驱动晶体管TDR的漏极连接，发光控制晶体管T2的漏极与发光元件45的像素电极451连接。发光控制晶体管T2的栅极与控制线24连接。
发光控制晶体管T2通过经由控制线24从扫描线驱动电路32(参照图1)被输入至栅极的控制信号而被控制导通/截止。发光控制晶体管T2被控制为导通状态的状态下，驱动电流从驱动晶体管TDR经由发光控制晶体管T2被供给至发光元件45。此时，发光元件45以与驱动电流的电流量对应的亮度发光。发光控制晶体管T2被控制为截止状态的状态下，针对发光元件45的驱动电流的供给被切断。此时，发光元件45熄灭。
电容元件C是使电介质夹在第1电极C1与第2电极C2之间的静电电容。第1电极C1与驱动晶体管TDR的栅极连接。第2电极C2与第1电源导电体41(驱动晶体管TDR的源极)连接。因此，电容元件C保持驱动晶体管TDR的栅极－源极间的电压。
补偿晶体管T3是用于补偿由于驱动晶体管TDR的阈值电压的差别所引起的向发光元件45供给的电流值的差别的晶体管。补偿晶体管T3的源极与驱动晶体管TDR的漏极以及发光控制晶体管T2的源极连接。补偿晶体管T3的漏极与驱动晶体管TDR的栅极连接。在补偿晶体管T3的栅极连接有控制线(布线)23。补偿晶体管T3被来自控制线23的控制信号控制导通/截止。
若补偿晶体管T3、驱动晶体管TDR以及选择晶体管T1为导通状态，则流向驱动晶体管TDR的源极－漏极的电流经由补偿晶体管T3、选择晶体管T1流向信号线26。这里，本实施方式中，电容元件Cp的第1电容电极Cp1与信号线26连接。由此，对于从驱动晶体管TDR的栅极到电容元件Cp的第1电容电极Cp1为止的电位而言，驱动晶体管TDR的源极－栅极间的电压朝向阈值电压上升。理想的，对从驱动晶体管151的栅极到电容元件Cp的第1电容电极Cp1为止的电位而言，驱动晶体管151的源极－栅极间的电压到达阈值电压，流向驱动晶体管151的源极－漏极的电流变得不流通。若补偿晶体管153为截止状态，则该驱动晶体管151的源极－栅极间的电压被保存于电容元件C。
而且，补偿晶体管T3在截止状态中，若与发光元件45的灰度等级对应的信号被输入至电容元件Cp的第2电容电极Cp2，则从驱动晶体管TDR的栅极到第1电容电极Cp1为止的电位根据灰度等级而向上方移动。由此，驱动晶体管TDR的源极－栅极间的电压值为在阈值电压加上与灰度等级对应的量的电压的值。即，驱动晶体管TDR的源极－栅极间的电压为阈值电压被补偿了的值。因此，与驱动晶体管TDR的阈值电压的值无关地，能够针对发光元件45稳定地供给与灰度等级对应的电流。
如以上说明，驱动晶体管TDR的阈值电压特性被补偿。即，像素电路P11具有由补偿晶体管T3以及电容元件Cp等构成的特性补偿电路。
复位晶体管T4是用于使发光元件45的电位复位的晶体管。复位晶体管T4的源极与发光控制晶体管T2的漏极以及发光元件45的像素电极451连接。复位晶体管T4的漏极与第3电源导电体27连接。第3电源导电体27是供给发光元件45被复位的电位(复位电位)的电源布线。复位晶体管T4的栅极与控制线(布线)25连接。复位晶体管T4被来自控制线25的控制信号控制导通/截止。
在初始化发光元件45的期间，复位晶体管T4为导通状态，发光控制晶体管T2为截止状态。由此，发光元件45经由复位晶体管T4，与第3电源导电体27连接，发光元件45的电位被复位成第3电源导电体27的电位。
有时在发光元件45产生寄生电容，若产生寄生电容，则通过该寄生电容来保持发光元件45的像素电极451与共用电极452之间的电压。因此，例如，在使发光元件45从高亮度状态转向低亮度状态这样的情况下，在寄生电容保持有高亮度状态中的高电压，所以过度的电流流向发光元件45，难以使发光元件45成为低亮度状态。
与此相对的，通过复位晶体管T4，如上述那样使发光元件45的电位复位，从而容易将发光元件45从高亮度状态转为低亮度状态。
图1所示的信号线驱动电路34将从外部电路供给的图像信号作为与按照每一像素电路P指定的灰度对应的灰度电位(数据信号)按照写入期间(水平扫描期间)对于多个信号线26并列地供给。另一方面，扫描线驱动电路32通过将扫描信号供给至多个扫描线22的每一个，来按照每一写入期间依次选择多个扫描线22的每一个。与扫描线驱动电路32选择出的扫描线22对应的像素电路P的选择晶体管T1迁移至导通状态。此时，灰度电位经由信号线26和选择晶体管T1而被供给至各像素电路P的驱动晶体管TDR的栅极，与灰度电位对应的电压被保持于电容元件C。
另外，若写入期间中的扫描线22的选择结束，则扫描线驱动电路32通过将控制信号供给至各控制线24，来将与该控制线24对应的像素电路P的发光控制晶体管T2控制为导通状态。因此，与在之前的写入期间中保持于电容元件C的电压对应的驱动电流经由发光控制晶体管T2从驱动晶体管TDR供给至发光元件45。如以上那样，发光元件45以与灰度电位对应的亮度发光，从而图像信号指定的任意的图像显示于显示区域11。
接下来，对像素电路P11的具体的结构进行说明。
图3是示意性地表示像素电路P11的俯视图。图4是图3中的IV－IV剖视图。图5至图12是表示俯视了图4中的各层的情况的俯视图。图5至图12中，从使各构件的视觉的把握容易化的观点出发，简便地针对与图4共通的各构件附加与图4相同的影线。
在本实施方式中，各晶体管例如是MOSFET(Metal Oxide Semiconductor FieldEffect Transistor:金属氧化物半导体场效应晶体管)。
如图4所示，本实施方式的各晶体管TDR、T1、T2、T3、T4形成于半导体基板10的表面。更详细而言，利用半导体基板10中形成于N型的基体16的表面的P型沟道17来形成各晶体管TDR、T1、T2、T3、T4。此外，在图4中省略发光控制晶体管T2以及复位晶体管T4的图示。
如图3所示，驱动晶体管TDR具备元件部EDR和栅极GDR。在元件部EDR形成有源极区域ASDR、漏极区域ADDR、以及沟道区域ACDR。
选择晶体管T1具备元件部E1和栅极G1。在元件部E1形成有源极区域AS1、漏极区域AD1、以及沟道区域AC1。
发光控制晶体管T2具备元件部E2和栅极G2。在元件部E2形成有源极区域AS2、漏极区域AD2、以及沟道区域AC2。
补偿晶体管T3具备元件部E3和栅极G3。在元件部E3形成有源极区域AS3、漏极区域AD3、以及沟道区域AC3。在本实施方式中，补偿晶体管T3的漏极区域AD3也作为选择晶体管T1的漏极区域AD1发挥作用。
复位晶体管T4具备元件部E4和栅极G4。在元件部E4形成有源极区域AS4、漏极区域AD4、以及沟道区域AC4。
此外，在本实施方式中，各晶体管的结构相同，所以以下的说明中，有时代表性地仅对驱动晶体管TDR进行说明。
如图3以及图4所示，元件部EDR、E1、E3形成于半导体基板10的沟道17。虽然在图4中省略图示，但对于发光控制晶体管T2以及复位晶体管T4的元件部E2、E4也相同。
本实施方式中，如图3以及图4所示，选择晶体管T1的元件部E1与补偿晶体管T3的元件部E3，各自的漏极区域AD1、漏极区域AD3共用。另外，如图4所示，驱动晶体管TDR的元件部EDR与选择晶体管T1以及补偿晶体管T3的元件部E1、E3，形成为通过在半导体基板10的沟道17形成的槽部(沟道)10A相互分离的岛状。在图4中，虽然省略图示，但发光控制晶体管T2以及复位晶体管T4的元件部E2、E4也相同地形成为相互分离的岛状。
划分各元件部的槽部10A是局部地除去了形成于半导体基板10的表面的沟道17的区域。
图4所例示的槽部10A的深度DT是半导体基板10(沟道17)的表面与槽部10A的底面的距离。槽部10A的深度DT例如被设定为300nm以上并且1000nm以下的范围内的尺寸(例如数百nm左右)。从图4理解可知，槽部10A的深度DT低于沟道17的厚度DW(DT＜DW)。因此，槽部10A的底面由沟道17构成。
在槽部10A的内侧(即各元件部的相互间)形成有元件分离部54。元件分离部54作为用于电绝缘(元件分离)各晶体管的构件发挥作用。即，本实施方式中，形成有电分离各晶体管的STI(Shallow Trench Isolation：浅沟槽隔离)构造的元件分离部54。具体而言，元件分离部54分离驱动晶体管TDR、选择晶体管T1补偿晶体管T3、省略了图示的发光控制晶体管T2、以及复位晶体管T4。
如图4所示，本实施方式中的元件分离部54的厚度(槽部10A的深度)DT超过源极区域ASDR以及漏极区域ADDR的厚度DF。因此，与元件分离部54的厚度DT低于源极区域ASDR或者漏极区域ADDR的厚度DF的结构相比较，具有抑制相互相邻的各晶体管的源极区域以及漏极区域之间的电流的泄露(能够可靠地分离各晶体管)这样的优点。
在本实施方式中，如图3以及图5所示，各元件部形成为在俯视(XY面视)时沿Y方向延伸的带状。
驱动晶体管TDR的元件部EDR、和复位晶体管T4的元件部E4以长度方向为Y方向的方式配置，沿与Y方向平行的假想直线K1排列设置。
选择晶体管T1的元件部E1以及补偿晶体管T3的元件部E3、和发光控制晶体管T2的元件部E2以长度方向为Y方向的方式配置，沿与Y方向平行的假想直线K2排列设置。
假想直线K1和假想直线K2沿X方向排列设置。即，本实施方式的像素电路P11中的5个晶体管的元件部排列成2列而设置。
此外，在本实施方式中，晶体管中的元件部的长度方向是后述的源极区域与漏极区域排列的方向。
如图3以及图4所示，源极区域ASDR以及漏极区域ADDR是形成于驱动晶体管TDR的元件部EDR中在俯视时夹着栅极的各位置的区域。源极区域ASDR以及漏极区域ADDR是针对P型的沟道17导入以及扩散了逆导电型(即N型)的杂质的离子的规定的厚度的区域。
在形成有元件部EDR的半导体基板10(沟道17)的面上形成有绝缘层50。绝缘层50例如由硅化合物(典型地氮化硅、氧化硅)等的绝缘性的无机材料形成，构成为包括绝缘膜52和元件分离部54。绝缘膜52是绝缘层50中位于各元件部的面上的部分，作为各晶体管的栅极绝缘膜发挥作用。
如图4以及图6所示，在绝缘层50的面上形成栅极GDR。即，元件部EDR与栅极GDR夹着绝缘膜52(绝缘层50)对置。元件部EDR中的被夹在源极区域ASDR与漏极区域ADDR的区域中，俯视时与栅极GDR重叠的部分为沟道区域ACDR。
如图5以及图6所示，驱动晶体管TDR的沟道宽度WDR超过选择晶体管T1的沟道宽度W1以及补偿晶体管T3的沟道宽度W2。本实施方式中，选择晶体管T1的沟道宽度W1与补偿晶体管T3的沟道宽度W2几乎相等。驱动晶体管TDR的沟道宽度WDR例如是500nm。
如图3所示，驱动晶体管TDR的栅极GDR经由中继电极QA3与选择晶体管T1的漏极区域AD1电连接。本实施方式中，中继电极(布线)QA3经由接触孔HA8与驱动晶体管TDR的栅极GDR电连接。本实施方式中，接触孔HA8设置在俯视时与沟道区域ACDR重叠的位置。换言之，驱动晶体管TDR在俯视时与沟道区域ACDR重叠的位置处，栅极GDR与中继电极QA3连接。
选择晶体管T1的栅极G1经由接触孔HA1与扫描线22电连接。扫描线22以通过驱动晶体管TDR以及选择晶体管T1的上方的方式沿X方向延伸地设置。换言之，扫描线22以在俯视时与驱动晶体管TDR以及选择晶体管T1重叠的方式设置。
接触孔HA1设置在俯视时与沟道区域AC1重叠的位置。换言之，选择晶体管T1在俯视时与沟道区域AC1重叠的位置处，栅极G1与扫描线22连接。接触孔HA1设置于栅极G1中的靠近(+Y靠近)源极区域AS1的位置。
发光控制晶体管T2的栅极G2经由接触孔H2与控制线24电连接。控制线24以通过发光控制晶体管T2以及复位晶体管T4的上方的方式沿X方向延伸地设置。换言之，控制线24以俯视时与发光控制晶体管T2以及复位晶体管T4重叠的方式设置。
接触孔H2设置在俯视时与沟道区域AC2重叠的位置。换言之，发光控制晶体管T2在俯视时与沟道区域AC2重叠的位置处，栅极G2与控制线24连接。接触孔H2设置于栅极G2中的靠近(+Y靠近)源极区域AS2的位置。
补偿晶体管T3的栅极G3经由接触孔HA2与控制线23电连接。控制线23以通过驱动晶体管TDR以及补偿晶体管T3的上方的方式沿X方向延伸地设置。换言之，控制线23以俯视时与驱动晶体管TDR以及补偿晶体管T3重叠的方式设置。
接触孔HA2被设置于俯视时与沟道区域AC3重叠的位置。换言之，补偿晶体管T3在俯视时与沟道区域AC3重叠的位置处，栅极G3与控制线23连接。接触孔HA2设置于栅极G3中的靠近(－Y靠近)源极区域AS3的位置。
复位晶体管T4的栅极G4经由接触孔H4与控制线25电连接。控制线25以通过发光控制晶体管T2以及复位晶体管T4的上方的方式沿X方向延伸地设置。换言之，控制线25以俯视时与发光控制晶体管T2以及复位晶体管T4重叠的方式设置。
接触孔H4被设置于在俯视时与沟道区域AC4重叠的位置。换言之，复位晶体管T4在俯视时与沟道区域AC4重叠的位置处，栅极G4与控制线25连接。接触孔H4设置在栅极G4中的靠近(－Y靠近)源极区域AS4的位置。
在形成有以上说明的各晶体管的栅极的绝缘层50的面上，如图4所例示，形成有交互层叠了多个绝缘层L(LA～LF)与多个布线层W(WA～WF)的多层布线层。各绝缘层L例如由硅化合物(典型地氮化硅、氧化硅)等的绝缘性的无机材料形成。另外，各布线层W由含有铝、银等的低电阻的导电材料形成。此外，以下的说明中，将通过导电层(单层或者多层)的选择性的除去来使多个构件以相同工序一起形成的关系记载为“从同层形成”。
以下，对多层布线层进行详细的说明。
此外，本实施方式中，作为多层布线层的说明，参照表示图3中的IV－IV剖面，即，驱动晶体管TDR、选择晶体管T1、以及补偿晶体管T3的剖面的图4进行说明。
图4的绝缘层LA被形成在形成有各晶体管的栅极的绝缘层50(绝缘膜52)的面上。如图4以及图7所示，在绝缘层LA的面上，包括扫描线22以及控制线23、和多个中继电极QA(QA1～QA4)的导体图案从同层(布线层WA)形成。如上述，扫描线22经由贯通绝缘层LA的接触孔HA1与选择晶体管T1的栅极G1导通，控制线23经由贯通绝缘层LA的接触孔HA2与补偿晶体管T3的栅极G3导通。
中继电极QA1经由贯通绝缘层LA和绝缘层50的接触孔HA3与驱动晶体管TDR的源极区域ASDR导通。从图4以及图7理解可知，中继电极QA2经由贯通绝缘层LA和绝缘层50的接触孔HA4与驱动晶体管TDR的漏极区域ADDR导通，并且经由贯通绝缘层LA和绝缘层50的接触孔HA5与补偿晶体管T3的源极区域AS3导通。由此，驱动晶体管TDR的漏极区域ADDR与补偿晶体管T3的源极区域AS3连接。
中继电极QA3经由贯通绝缘层LA和绝缘层50的接触孔HA6与选择晶体管T1的漏极区域AD1以及补偿晶体管T3的漏极区域AD3导通，并且经由贯通绝缘层LA的接触孔HA8与驱动晶体管TDR的栅极GDR导通。即，驱动晶体管TDR的栅极GDR与选择晶体管T1的漏极区域AD1以及补偿晶体管T3的漏极区域AD3连接。
中继电极QA4经由贯通绝缘层LA以及绝缘层50的接触孔HA7与选择晶体管T1的源极区域AS1导通。
图4的绝缘层LB被形成在形成有布线层WA的绝缘层LA的面上。如图4以及图8所示，在绝缘层LB的面上，包括信号线26、第3电源导电体27、以及多个中继电极QB(QB1～QB3)的导体图案从同层(布线层WB)形成。此外，图8中，省略第3电源导电体27的图示。
从图8理解可知，信号线26形成为沿Y方向延伸的直线状，经由贯通绝缘层LB的接触孔HB1与布线层WA的中继电极QA4导通。即，从图4以及图8理解可知，信号线26经由中继电极QA4与选择晶体管T1的源极区域AS1导通。另外，中继电极QB1经由贯通绝缘层LB的接触孔HB2与布线层WA的中继电极QA1导通。中继电极QB2经由贯通绝缘层LB的接触孔HB2与布线层WA的中继电极QA3(驱动晶体管TDR的栅极GDR)导通。中继电极QB3经由贯通绝缘层LB的接触孔HB3与布线层WA的中继电极QA2导通。
图4的绝缘层LC被形成在形成有布线层WB的绝缘层LB的面上。如图4以及图9所例示，在绝缘层LC的面上，包括第1导电层61和中继电极QC1的导体图案从同层(布线层WC)形成。第1导电层61遍及整个显示区域11连续地形成且构成图2的第1电源导电体41。具体而言，第1导电层61与被供给高位侧的电源电位VEL的安装端子38(参照图1)电连接，并且，从图4以及图9理解可知，经由贯通绝缘层LC的接触孔HC1与布线层WB的中继电极QB1导通。即，供给至安装端子38的电源电位VEL经由第1导电层61、中继电极QB1、以及中继电极QA1到达驱动晶体管TDR的源极区域ASDR。
如图9所例示，在第1导电层61按照每一像素电路P形成有开口部71。中继电极QC1形成于开口部71的内侧。中继电极QC1经由贯通绝缘层LC的接触孔HC2与布线层WB的中继电极QB2导通。
图4的绝缘层LD被形成在形成有布线层WC的绝缘层LC的面上。如图4以及图10所示，在绝缘层LD的面上，包括电容元件C的第1电极C1的导体图案从同层(布线层WD)形成。从图10理解可知，第1电极C1按照每一像素电路P分别独立地形成，经由贯通绝缘层LD的接触孔HD1与布线层WC的中继电极QC1导通。由此，电容元件C的第1电极C1经由中继电极QC1、中继电极QB2、以及中继电极QA3，与驱动晶体管TDR的栅极GDR、选择晶体管T1的漏极区域AD1、以及补偿晶体管T3的漏极区域AD3电连接。
如图4以及图10所示，中继电极QD1经由贯通绝缘层LD的接触孔HD2与布线层WC的第1导电层61导通。
图4中，例示了将绝缘层LD作为第1层LD1以及第2层LD2的层叠的结构。在第1层LD1的面上(第1层LD1与第2层LD2之间)形成有辅助电极62。形成在绝缘层LD(第2层LD2)的面上的第1电极C1经由贯通第2层LD2的多个接触孔与辅助电极62导通。辅助电极62是用于使电容元件C的电容值增加的辅助电极。此外，也可以采用省略了辅助电极62的结构(将绝缘层LD由单层形成的结构)。
图4的绝缘层LE被形成在形成有布线层WD的绝缘层LD的面上。如图4以及图11所示，在绝缘层LE的面上，包括第2导电层63的导体图案从同层(布线层WE)形成。布线层WE由含有银、铝的光反射性的导电材料形成。
第2导电层63与第1导电层61相同地遍及整个显示区域11连续地形成，经由贯通绝缘层LE的接触孔HE1与布线层WD的中继电极QD1导通。即，第2导电层63经由中继电极QD1与第1导电层61(参照图9)电连接。因此，在第2导电层63与第1导电层61相同地被供给高位侧的电源电位VEL。由以上的说明理解可知，第2导电层63与第1导电层61一起构成图2的第1电源导电体41。
图4中，例示了将绝缘层LE作为第1层LE1以及第2层LE2的层叠的结构。在第1层LE1的面上(第1层LE1与第2层LE2之间)形成有辅助电极64。形成于绝缘层LE(第2层LE2)的面上的第2导电层63经由贯通第2层LE2的多个接触孔与辅助电极64导通。辅助电极64与辅助电极62相同，是用于使电容元件C的静电电容增加的辅助电极。此外，也可以采用省略了辅助电极64的结构(将绝缘层LE由单层形成的结构)。
由以上的说明理解可知，使绝缘层LD夹在第1导电层61与第1电极C1(辅助电极62)之间的电容、与使绝缘层LE夹在第2导电层63(辅助电极64)与第1电极C1之间的电容参照图2作为上述的电容元件C发挥作用。由以上的说明理解可知，第1导电层61以及第2导电层63作为供给电源电位VEL的第1电源导电体41、以及在与第1电极C1之间形成电容元件C的第2电极C2发挥作用。
图4的绝缘层LF被形成在形成有布线层WE的绝缘层LE的面上。在绝缘层LF的面上形成有未图示的导体图案(布线层WF)。布线层WF例如由遮光性的导电材料(例如氮化钛)形成。
如图4所例示，在形成有布线层WF的绝缘层LF的面上形成有光路调整层66。光路调整层66是规定各像素电路P的共振构造的共振波长的透光性的膜体，由硅化合物(典型的地氮化硅、氧化硅)等的透光性的绝缘材料形成。在光路调整层66的面上，像素电极451按照每一像素电路P分别独立地形成。像素电极451例如由ITO(Indium Tin Oxide：铟锡氧化物)等的透光性的导电材料形成。
如图12所示，像素电极451是作为发光元件45的阳极发挥作用的大致矩形状的电极。在图4至图12中省略图示，但在绝缘层LA～LF以及光路调整层66形成有贯通各层的接触孔，在各层的接触孔形成有中继电极。由此，像素电极451与发光控制晶体管T2的漏极区域AD2电连接。
如图4所示，在形成有像素电极451的光路调整层66的面上，遍及半导体基板10的整个区域形成有像素定义层68。像素定义层68例如由硅化合物(典型地氮化硅、氧化硅)等的绝缘性的无机材料形成。在像素定义层68形成有与像素电极451对应的开口部69。在图12用虚线一并标注像素定义层68的开口部69的内周边。
如图4所例示，在形成有像素电极451和像素定义层68的光路调整层66的面上形成有发光功能层450。发光功能层450形成于显示区域11的整个区域，遍及多个像素电路P连续地设置。本实施方式的发光功能层450构成为包括由有机EL材料形成的发光层，通过电流的供给放射白色光。白色光是具有遍及蓝色的波长域、绿色的波长域以及红色的波长域的光谱的光，在可见光的波长域内至少观测到两个峰值。此外，也可以使供给至发光层的电子、空穴的输送层或者注入层包括于发光功能层450。
如图4所示，在发光功能层450的面上形成有作为发光元件45的阴极发挥作用的共用电极452。共用电极452以遍及多个像素电路P连续的方式形成于半导体基板10的整个区域，与供给有电源电位VCT的安装端子38电连接。此外，实际上，防止外部空气、水分的侵入的透光性的密封层以覆盖共用电极452的方式形成于半导体基板10的整个区域，但图4中省略了图示。
如图4所示，发光功能层450中在像素定义层68的开口部69的内侧被夹在像素电极451与共用电极452的区域(发光区域)发光。即，在像素定义层68的开口部69的内侧，层叠了像素电极451、发光功能层450、共用电极452的部分作为发光元件45发挥作用。由以上的说明理解可知，像素定义层68规定各像素电路P的发光元件45的平面形状、尺寸。本实施方式的发光装置100例如是发光元件45被非常高精细地配置的微型显示器。例如一个发光元件45的面积(像素定义层68的一个开口部69的面积)被设定为40μm2以下，沿X方向相互相邻的各发光元件45的间隔设定为1.5μm以下。
共用电极452作为使到达表面的光的一部分透过，并且反射剩余的光的性质(半透过反射性)的半透过反射层发挥作用。通过将例如含有银、镁的合金等的光反射性的导电材料形成为充分薄的膜厚，从而形成了具有半透过反射性的共用电极452。从发光功能层450放射出的白色光在第2导电层63(第1电源导电体41)与共用电极452之间往复，在特定的共振波长的成分被选择性地增幅的基础上，透过共用电极452向观察侧(与半导体基板10相反的一侧)射出。即，在作为反射层发挥作用的第2导电层63与作为半透过反射层发挥作用的共用电极452之间，形成有使来自发光功能层450的射出光共振的共振构造。
上述的光路调整层66是用于将共振构造的共振波长(显示色)按照各像素电路P的显示色分别独立地设定的构件。具体而言，通过将构成共振构造的第2导电层63与共用电极452之间的光路长(光学的距离)根据光路调整层66的膜厚适当地调整，从而各像素电路P的射出光的共振波长按照显示色设定。
以上是本实施方式的发光装置100的具体的构造。
接下来，对与本实施方式中的各晶体管的栅极、源极区域以及漏极区域电连接的中继电极的形成方法进行说明。
图13(A)～(E)是表示与本实施方式的晶体管连接的中继电极的形成方法的步骤的剖视图。
首先，如图13(A)所示，在晶体管T的栅极G侧的上表面形成覆盖栅极G的绝缘层LA。
接下来，如图13(B)所示，在绝缘层LA的上表面LAa形成，形成有制作布线图案(patterning)PT1的抗蚀层R1。通过除去了与在漏极区域AD以及源极区域AS上形成的接触孔的位置对应的位置的保护膜来形成制作布线图案PT1。
抗蚀层R1的形成方法并不特别限定，在绝缘层LA的上表面LAa涂覆了保护膜后，既可以通过曝光、显影来形成制作布线图案PT1来形成，也可以使用丝网印刷法等，来在绝缘层LA的上表面LAa直接形成制作布线图案PT1被形成的抗蚀层R1。
接下来，使用抗蚀层R1作为掩模，对绝缘层LA以及绝缘膜52进行蚀刻。作为蚀刻方法，并不特别限定，例如，即可以使用干式蚀刻，也可以使用湿式蚀刻。
由此，形成有在层叠方向(图示上下方向)将绝缘层LA以及绝缘膜52贯通至漏极区域AD的接触孔HD、和在层叠方向将绝缘层LA以及绝缘膜52贯通至源极区域AS的接触孔HS。形成了接触孔HD、HS之后，除去抗蚀层R1。
接下来，如图13(C)所示，在绝缘层LA的上表面LAa形成，形成有制作布线图案PT2的抗蚀层R2。通过除去与在栅极G上形成的接触孔的位置对应的位置的保护膜来形成制作布线图案PT2。抗蚀层R2的形成方法能够选择与上述说明的抗蚀层R1相同的方法。
接下来，使用抗蚀层R2作为掩模，对绝缘层LA进行蚀刻。作为蚀刻方法，与上述相同并不特别限定，例如，既可以使用干式蚀刻，也可以使用湿式蚀刻。
由此，形成有在层叠方向绝缘膜52贯通至栅极G的接触孔HG。形成了接触孔HG之后，除去抗蚀层R2。
接下来，如图13(D)所示，使含有铝、银等的低电阻的导电材料附着在接触孔HG、HD、HS内。作为使导电材料附着的方法并不特别限定，例如，能够旋择蒸镀法、溅射法等。
然后，研磨该导电材料以及绝缘层LA的表面，形成与栅极G电连接的插头(plug)PG、与漏极区域AD电连接的插头PD、以及与源极区域AS电连接的插头PS。
接下来，如图13(E)所示，在绝缘层LA的上表面LAa对导电材料进行成膜，形成由同层构成的接触垫QGa、QDa、QSa。
作为形成接触垫QGa、QDa、QSa的方法并不特别限定，既可以是在绝缘层LA的上表面LAa涂覆导电材料后蚀刻来进行制作布线图案的方法，也可以是使用丝网印刷法等在绝缘层LA的上表面LAa直接形成的方法。
接触垫QGa经由插头PG与栅极G电连接。接触垫QDa经由插头PD与漏极区域AD电连接。接触垫QSa经由插头PS与源极区域AS电连接。
通过以上，形成有与栅极G电连接的中继电极QG、与漏极区域AD电连接的中继电极QD、以及与源极区域AS电连接的中继电极QS。
根据本实施方式，各晶体管在俯视时与沟道区域重叠的位置处，连接了栅极和各布线，所以能够使像素电路P11小型化。以下，进行详细的说明。
图14(A)是表示在栅极设置有布线连接用的接触垫部的比较例的晶体管T10的俯视图。如图14(A)所示，晶体管T10具备栅极G10、漏极区域AD10、以及源极区域AS10。
在栅极G10设置有从沟道区域AC10向外侧突出的接触垫部GP10。这样的晶体管T10中，用于与布线连接的接触孔H10设置在接触垫部GP10上。换言之，接触孔H10设置在俯视时不与沟道区域AC10重叠的位置。
由于晶体管T10中设置有接触垫部GP10，所以栅极G10的大小比沟道区域AC10大，其结果，存在晶体管整体的宽度变大这样的问题。因此，配置多个晶体管而构成的像素电路的小型化有限制。
另一方面，图14(B)是表示本实施方式的晶体管T5的俯视图。如图14(B)所示，晶体管T5具备栅极G5、漏极区域AD5、以及源极区域AS5。
对于上述的问题，根据本实施方式的晶体管T5，栅极G5与布线在俯视时与沟道区域AC5重叠的位置中连接。换言之，连接栅极G5与布线的接触孔H5设置在俯视时与沟道区域AC5重叠的位置。因此，无需在栅极G5设置布线连接用的接触垫部，能够使栅极G5的俯视时的大小为与沟道区域AC5几乎相同的大小。由此，如图14(A)、(B)所示，与比较例的晶体管T10相比，本实施方式的晶体管T5中，能够减小宽度方向(X方向)的长度。因此，根据本实施方式，得到能够使像素电路更小型化的发光装置。
再参照图3对本实施方式的效果进行具体的说明。
根据本实施方式，能够使图3所示的驱动晶体管TDR以及复位晶体管T4、与选择晶体管T1、发光控制晶体管T2、以及补偿晶体管T3的距离，即，假想直线K1与假想直线K2的距离D1，比接触孔设置在俯视时不与沟道区域重叠的位置的情况小。另外，能够将信号线26以及第3电源导电体27形成在更接近各晶体管的位置。因此，根据本实施方式，能够减小像素电路P11的宽度(X方向长度)D2，能够使像素电路小型化。
另外，根据本实施方式，在像素电路P11设置有用于补偿由于驱动晶体管TDR的阈值电压的差别而引起的对发光元件45的供给电流的差别的补偿电路。因此，能够将与灰度等级对应的电流稳定地供给至发光元件45。由此，在俯视时与沟道重叠的位置处，形成有连接了栅极和布线的接点，从而即使在驱动晶体管TDR的阈值电压不同的情况下，也能够抑制发光元件45的亮度不同。
另外，在晶体管的沟道区域中，源极区域和漏极区域中接近电位高的一侧的区域的一方通过栅极产生的电场小。这是因为电位高的一侧的区域与栅极之间的电压的方面比电位低的一侧的区域与栅极之间的电压大。由此，能够将连接栅极和布线的接触孔设置在源极区域和漏极区域中接近电位高的一侧的区域，即电场的影响小的位置，从而即使在俯视时与沟道区域重叠的位置设置接触孔的情况下，也能够减小给予晶体管的阈值电压的差别的影响。
图15(A)是表示P沟道型的晶体管中的接触孔的设置位置的俯视图。图15(B)是表示N沟道型的晶体管中的接触孔的设置位置的俯视图。
如图15(A)所示，在P沟道型的晶体管中，在俯视时与沟道区域AC重叠的位置中的栅极G上设置接触孔H的情况下，优选接触孔H靠近源极区域AS设置。这是因为在P沟道型的晶体管中，载流子成为空穴，所以源极区域AS成为高电位侧，漏极区域AD成为低电位侧。
另一方面，如图15(B)所示，在N沟道型的晶体管中，在俯视时与沟道区域AC重叠的位置中的栅极G上设置接触孔H的情况下，优选接触孔H靠近漏极区域AD设置。这是因为在N沟道型的晶体管中，载流子成为电子，所以漏极区域AD成为高电位侧，源极区域AS成为低电位侧。
根据本实施方式，如图3所示，选择晶体管T1、发光控制晶体管T2、补偿晶体管T3、以及复位晶体管T4中的栅极与各布线的连接位置为栅极上的靠近源极区域。
本实施方式中，晶体管是P沟道型，所以在靠近源极区域设置接触孔从而能够抑制晶体管的阈值电压的差别。
另外，本实施方式中，如图13(B)、(C)所示，从绝缘层LA的上表面LAa到漏极区域AD以及源极区域AS的深度DS与从绝缘层LA的上表面LAa到栅极G的深度DG不同。具体而言，从绝缘层LA的上表面LAa到漏极区域AD以及源极区域AS的深度DS比从绝缘层LA的上表面LAa到栅极G的深度DG大。因此，若假设通过一次蚀刻形成漏极区域AD以及源极区域AS的接触孔HD、HS、和栅极G的接触孔HG，则可能在栅极G产生损伤。
与此相对的，根据本实施方式，以不同的工序形成漏极区域AD以及源极区域AS的接触孔、和栅极G的接触孔。因此，能够选择与每一个的形成的接触孔的深度对应的蚀刻方法，能够抑制在栅极G产生损伤。
另外，根据本实施方式，与晶体管连接的各布线设置在层叠于晶体管上的多层布线层，所以能够以在俯视时与晶体管重叠的方式配置布线，能够使像素电路小型化。另外，由此，根据本实施方式，能够容易地在俯视时与沟道区域重叠的位置形成接触孔。
此外，本实施方式中，也能够采用以下的结构。
在上述说明的实施方式中，构成为包括于像素电路P11的所有的晶体管在俯视时与沟道区域重叠的位置处，连接有栅极和各布线，但不局限于此。
本实施方式中，例如，也可以构成为，如图16所示的像素电路P12那样，仅在一部分的晶体管中，在俯视时与沟道区域重叠的位置处，连接有栅极和布线。
图16所示的像素电路P12中，在选择晶体管T1、发光控制晶体管T2、以及补偿晶体管T3中，在俯视时与沟道区域重叠的位置处，连接有栅极和布线。另一方面，在驱动晶体管TDRa中，在栅极GDRa设置有接触垫部GP11，在接触垫部GP11设置有接触孔HA8。在复位晶体管T4a中，在栅极G4a设置有接触垫部GP12，在接触垫部GP12设置有接触孔H4。
如本实施方式那样，在将5个晶体管排列配置成2列的情况下，在设置于任意一列的晶体管中，在俯视时与沟道区域重叠的位置处，连接栅极和布线，从而能够减小该列的宽度，能够减小像素电路P12的宽度D3。本实施方式中，能够减小由选择晶体管T1、发光控制晶体管T2、以及补偿晶体管T3构成的列，即沿假想直线K2的晶体管的列的宽度。
另外，在本实施方式中，也可以构成为，在驱动晶体管以及复位晶体管中，在俯视时与沟道区域重叠的位置处，连接有栅极和布线，在选择晶体管、发光控制晶体管、以及补偿晶体管中，在接触垫部连接有栅极与布线。在这种情况下，能够减小驱动晶体管以及复位晶体管构成的列，即沿假想直线K1的晶体管的列的宽度，所以能够使像素电路的宽度减小。
(第2实施方式)
第2实施方式与第1实施方式相比，在未设置补偿晶体管以及复位晶体管的点不同。
此外，存在对于与上述实施方式相同的结构，通过适当地赋予相同的符号等来省略说明的情况。
图17是表示本实施方式的像素电路P21的电路图。图18以及图19是示意性地表示本实施方式的像素电路P21的俯视图。在图18中，省略布线以及接触孔的图示。
如图17所示，本实施方式的像素电路P21具备驱动晶体管(第1晶体管)TDR1、选择晶体管T11、发光控制晶体管T2、以及电容元件C。
驱动晶体管TDR1以及选择晶体管T11具有与第1实施方式的驱动晶体管TDR以及选择晶体管T1相同的功能。
对于驱动晶体管TDR1而言，源极与第1电源导电体41连接，漏极与发光控制晶体管T2的源极连接，栅极与选择晶体管的漏极以及电容元件C的第1电极C1连接。
对于选择晶体管T11而言，源极与信号线26连接，漏极与驱动晶体管TDR1的栅极以及电容元件C的第1电极C1连接。
发光控制晶体管T2设置于驱动晶体管TDR1与发光元件45之间。对于发光控制晶体管T2而言，源极与驱动晶体管TDR1的漏极连接，漏极与发光元件45的像素电极451连接，栅极与控制线24连接。
本实施方式中，如图18所示，各晶体管TDR1、T11、T2具备沿Y方向延伸的元件部EDR1、E11、E2和栅极GDR1、G11、G2。驱动晶体管TDR1的元件部EDR1、选择晶体管T11的元件部E11、以及发光控制晶体管T2的元件部E2分别以长度方向为Y方向的方式配置。
选择晶体管T11以及发光控制晶体管T2在驱动晶体管TDR1的一方侧(+X侧)沿长度方向(Y方向)排列设置。即，以驱动晶体管TDR1、和选择晶体管T11以及发光控制晶体管T2为2列的方式配置。
驱动晶体管TDR1的栅极GDR1具有向选择晶体管T11侧(+X侧)突出的接触垫部GP21。接触垫部GP21设置在俯视时不与驱动晶体管TDR1的沟道区域ACDR1重叠的位置。
选择晶体管T11具有向驱动晶体管TDR1侧(－X侧)突出的接触垫部GP22。接触垫部GP22设置在俯视时不与选择晶体管T11的沟道区域AC11重叠的位置。
如图18以及图19所示，驱动晶体管TDR1的栅极GDR1在接触垫部GP21，经由接触孔H21与中继电极(布线)Q21连接。选择晶体管T11的栅极G11在接触垫部GP22，经由接触孔H22与扫描线22连接。发光控制晶体管T2在俯视时与沟道区域AC2重叠的位置处，栅极G2经由接触孔H23与控制线24连接。
根据本实施方式，在发光控制晶体管T2中，在俯视时与沟道区域AC2重叠的位置处，连接有栅极G2和控制线24，所以与第1实施方式相同，能够使像素电路P21更小型化。
此外，本实施方式中，也可以构成为在驱动晶体管TDR1与选择晶体管T11中的任意一方或双方中，在俯视时与沟道区域重叠的位置处，栅极与各布线连接。
(第3实施方式)
第3实施方式对于第1实施方式，在未设置复位晶体管的点上不同。
此外，存在对于与上述实施方式相同的结构，通过适当地赋予相同的符号省略说明的情况。
图20是表示本实施方式的像素电路P31的电路图。图21以及图22是示意性地表示本实施方式的像素电路P31的俯视图。在图21中，省略布线以及接触孔的图示。
如图20所示，本实施方式的像素电路P31具备驱动晶体管TDR、选择晶体管T12、发光控制晶体管T2、补偿晶体管T32、以及电容元件C。
选择晶体管T12以及补偿晶体管T32具有与第1实施方式的选择晶体管T1以及补偿晶体管T3相同的功能。
各晶体管的连接除了未设置复位晶体管的点之外，与第1实施方式中图2所示的电路图相同。
如图21所示，本实施方式中，各晶体管TDR、T12、T2、T32具备沿Y方向延伸的元件部EDR、E12、E2、E32、以及栅极GDR、G12、G2、G32。驱动晶体管TDR的元件部EDR、选择晶体管T12的元件部E12、发光控制晶体管T2的元件部E2、以及补偿晶体管T32的元件部E32分别以长度方向为Y方向的方式配置。
选择晶体管T12以及补偿晶体管T32沿长度方向(Y方向)排列地设置于驱动晶体管TDR的一方侧(+X侧)。即，以驱动晶体管TDR1、与选择晶体管T11以及发光控制晶体管T2为2列的方式配置。
发光控制晶体管T2与驱动晶体管TDR、选择晶体管T12、以及补偿晶体管T32相比设置于图示上侧(－Y侧)，在宽度方向(X方向)上，设置于驱动晶体管TDR、与选择晶体管T12以及补偿晶体管T32之间。
如图21以及图22所示，驱动晶体管TDR的栅极GDR在俯视时与沟道区域ACDR重叠的位置处，栅极GDR经由接触孔H31与中继电极(布线)Q31连接。选择晶体管T12在俯视时与沟道区域AC12重叠的位置处，栅极G12经由接触孔H32与扫描线22连接。发光控制晶体管T2在俯视时与沟道区域AC2重叠的位置处，栅极G2经由接触孔H33与控制线24连接。补偿晶体管T32在俯视时与沟道区域AC32重叠的位置处，栅极G32经由接触孔H34与控制线23连接。
根据本实施方式，在各晶体管中，在俯视时与沟道区域重叠的位置处，连接有栅极和各布线，所以与第1实施方式相同，能够进一步减小像素电路P31的宽度D4。
此外，本实施方式中，也可以构成为在各晶体管的一部分中，在栅极设置布线连接用的接触垫部。换言之，本实施方式中，也可以构成为在各晶体管的一部分中，在俯视时不与沟道区域重叠的位置处，栅极与各布线连接。
[电子设备]
上述的各实施方式所例示的发光装置100优选作为各种的电子设备的显示装置利用。
图23是表示利用第1实施方式的发光装置100的头戴式显示装置90(HMD：HeadMounted Display)作为电子设备的一个例子的概略结构图。
显示装置90是可佩戴于人的头部的电子设备，具备与使用者的左眼重叠的透光部(透镜)92L、与使用者的右眼重叠的透光部92R、左眼用的发光装置100L以及半透半反镜94L、右眼用的发光装置100R以及半透半反镜94R。发光装置100L与发光装置100R以射出光向相互相反的方向行进的方式配置。左眼用的半透半反镜94L使透光部92L的透过光透过使用者的左眼侧，并且，使来自发光装置100L的射出光在使用者的左眼侧反射。相同地，右眼用的半透半反镜94R使透光部92R的透过光透过使用者的右眼侧，并且使来自发光装置100R的射出光在使用者的右眼侧反射。
因此，使用者察觉重叠了经由透光部92L以及透光部92R观察到的像、和根据各发光装置100L、100R的显示图像的图像。另外，使发光装置100L与发光装置100R显示相互赋予了视差的立体图像(左眼用图像以及右眼用图像)，从而可以使使用者察觉显示图像的立体感。
此外，应用了各实施方式的发光装置的电子设备并不局限于图23的显示装置90。例如，本实施方式的发光装置优选利用于摄像机、照相机等拍摄装置的电子式取景器(EVF：Electronic View Finder)。另外，可对于手机、便携式信息终端(智能手机)、电视或者个人计算机等的显示器、车辆导航装置等各种电子设备采用本实施方式的发光装置。
另外，上述说明的电子设备的例子中，使用第1实施方式的发光装置100作为发光装置，但是并不局限于此，当然也可以使用第2实施方式以及第3实施方式的任意一个的发光装置。
第1实施方式至第3实施方式中的晶体管中，沟道区域形成为与栅极相同的区域，是所谓的自调整构造。然而，既可以构成为源极区域或者/以及漏极区域的一部分与栅极重叠，也可以在栅极与源极区域或者/以及漏极区域之间存在空间。
第1实施方式至第3实施方式中的晶体管具有源极区域、栅极、漏极区域、以及沟道区域。也可以由低杂质浓度区域和高杂质浓度区域的两种杂质区域构成该源极区域或者/以及漏极区域。即，第1实施方式至第3实施方式中的晶体管也可以具有LDD(Lightly DopedDrain：低掺杂漏)构造。通过LDD构造，能够抑制热载流子的产生。并且，也可以构成为低杂质浓度区域在俯视时与栅极重叠。
这里，多个晶体管中的至少一个也可以在俯视时与源极区域或者/以及漏极区域的至少一部分重叠的位置处，在栅极连接有布线。
第1实施方式的像素电路P11、第3实施方式的像素电路P31既可以如日本特开2013－088611号公报的图13至图17以及其说明所示的驱动方法那样动作，也可以适当地变形。
另外，也可以用所谓电流程序方式驱动第1实施方式的像素电路P11、第3实施方式的像素电路P31。该情况下，省略了与信号线26连接的电容元件Cp。按照使图20的选择晶体管T12以及补偿晶体管T32为导通状态，使发光控制晶体管T2为截止状态，使与灰度等级对应的信号电流流向信号线26，使驱动晶体管TDR的源极－栅极间电压成为与信号电流对应的电压的方式进行编程，也可以使图20的选择晶体管T12以及补偿晶体管T32为截止状态，发光控制晶体管T2为导通状态，将与驱动晶体管TDR的源极－栅极间电压对应的电流从驱动晶体管TDR供给至发光元件45。
另外，图17的像素电路P21也可以使其如日本特开2013－088611号公报的图4至图10以及其说明所示的驱动方法那样动作。
另外，上述第1实施方式至第3实施方式的发光装置中的各种电极、布线、晶体管、电容元件、绝缘膜等的结构材料、形状、配置、尺寸、膜厚等的具体的记载不过是一个例子，能够适当地变更。
附图标记的说明：22...扫描线(布线)；23，24，25...控制线(布线)；26...信号线；90...显示装置(电子设备)；100、100L、100R...发光装置；AC、AC1、AC2、AC3、AC4、AC10、AC11、AC12、AC32、ACDR、ACDR1...沟道区域；G、G1、G2、G3、G4、G4a、G10、G11、G12、G32、GDR、GDR1、GDRa...栅极；P、P11、P12、P21、P31...像素电路；Q21、Q31、QA3...中继电极(布线)；T1、T11、T12...选择晶体管；T2...发光控制晶体管(第2晶体管)；T3、T32...补偿晶体管；T4、T4a...复位晶体管；TDR、TDR1...驱动晶体管(第1晶体管)。

Claims (15)

1.一种发光装置，其特征在于，
具备像素电路，该像素电路具备包括第1晶体管的多个晶体管、和被所述第1晶体管供给电流的发光元件，该第1晶体管具备在第1方向延伸的元件部，
在所述第1晶体管的栅极设置有在俯视时与沟道区域不重叠的位置处连接有布线的第1接触垫部，
所述多个晶体管包括晶体管群，该晶体管群包括在与所述第1方向垂直的第2方向上配置在所述第1晶体管的一方侧的多个晶体管，
所述晶体管群所包括的晶体管在所述第1方向上排列设置，
所述晶体管群包括：
在俯视时与沟道区域重叠的位置处，在栅极连接有布线的晶体管；
在栅极设置有在俯视时与沟道区域不重叠的位置处连接有布线的第2接触垫部的晶体管，
所述第1接触垫部在所述第2方向上向所述晶体管群侧突出，
所述第2接触垫部在所述第2方向上向所述第1晶体管侧突出，
所述第1接触垫部和所述第2接触垫部在所述第1方向上排列设置。
2.根据权利要求1所述的发光装置，其特征在于，
所述多个晶体管包括选择晶体管，该选择晶体管设置于所述第1晶体管的栅极与向所述第1晶体管的栅极输入信号的信号线之间，
所述选择晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
3.根据权利要求1或者2所述的发光装置，其特征在于，
所述多个晶体管包括补偿晶体管，该补偿晶体管设置于所述第1晶体管的栅极与所述第1晶体管的一方的电流端之间，
所述补偿晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
4.根据权利要求1或者2所述的发光装置，其特征在于，
所述多个晶体管包括发光控制晶体管，该发光控制晶体管设置于所述第1晶体管与所述发光元件之间，
所述发光控制晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
5.根据权利要求1或者2所述的发光装置，其特征在于，
所述多个晶体管包括复位晶体管，该复位晶体管将规定的复位电位供给至所述发光元件，
所述复位晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
6.根据权利要求1或者2所述的发光装置，其特征在于，
所述第1晶体管在俯视时与沟道区域重叠的位置处，在栅极连接有布线。
7.根据权利要求6所述的发光装置，其特征在于，
所述像素电路具有特性补偿电路。
8.根据权利要求1或者2所述的发光装置，其特征在于，
所述布线设置于与所述多个晶体管不同的层。
9.根据权利要求8所述的发光装置，其特征在于，
所述布线在俯视时与所述多个晶体管中至少二个重叠。
10.一种发光装置，其特征在于，
具备像素电路，该像素电路具备包括第1晶体管的多个晶体管、和被所述第1晶体管供给电流的发光元件，该第1晶体管具备在第1方向延伸的元件部，
在所述第1晶体管的栅极设置有在俯视时与沟道区域不重叠的位置处连接有布线的第1接触垫部，
所述多个晶体管包括晶体管群，该晶体管群包括在与所述第1方向垂直的第2方向上配置在所述第1晶体管的一方侧的多个晶体管，
所述晶体管群所包括的晶体管在所述第1方向上排列设置，
所述晶体管群包括：
在俯视时与沟道区域重叠的位置处，在栅极连接有布线的第2晶体管；
在栅极设置有在俯视时与沟道区域不重叠的位置处连接有布线的第2接触垫部的晶体管，
所述第1接触垫部在所述第2方向上向所述晶体管群侧突出，
所述第2接触垫部在所述第2方向上向所述第1晶体管侧突出，
所述第1接触垫部和所述第2接触垫部在所述第1方向上排列设置
所述第2晶体管设置于所述第1晶体管与所述发光元件之间。
11.根据权利要求1或者2所述的发光装置，其特征在于，
所述栅极中的连接有布线的位置靠近夹着所述栅极的一对电流端中成为高电位的一侧的电流端。
12.根据权利要求10所述的发光装置，其特征在于，
所述栅极中的连接有布线的位置靠近夹着所述栅极的一对电流端中成为高电位的一侧的电流端。
13.根据权利要求1或者2所述的发光装置，其特征在于，
所述发光元件是有机电致发光元件。
14.根据权利要求10所述的发光装置，其特征在于，
所述发光元件是有机电致发光元件。
15.一种电子设备，其特征在于，
具备权利要求1～14中任一项所述的发光装置。
CN201410737905.7A 2014-01-22 2014-12-05 发光装置以及电子设备 Active CN104795421B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014009767A JP6372084B2 (ja) 2014-01-22 2014-01-22 発光装置、及び電子機器
JP2014-009767 2014-01-22

Publications (2)

Publication Number Publication Date
CN104795421A CN104795421A (zh) 2015-07-22
CN104795421B true CN104795421B (zh) 2019-02-26

Family

ID=53545531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410737905.7A Active CN104795421B (zh) 2014-01-22 2014-12-05 发光装置以及电子设备

Country Status (4)

Country Link
US (1) US9236425B2 (zh)
JP (1) JP6372084B2 (zh)
CN (1) CN104795421B (zh)
TW (1) TWI652811B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600486B (zh) * 2014-07-23 2023-04-28 索尼公司 显示装置、制造显示装置的方法以及电子设备
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102659044B1 (ko) * 2015-12-31 2024-04-19 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
JP6701777B2 (ja) * 2016-02-15 2020-05-27 セイコーエプソン株式会社 電気光学装置、電子機器
KR102503164B1 (ko) * 2016-04-05 2023-02-24 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102333549B1 (ko) * 2017-07-05 2021-11-30 엘지디스플레이 주식회사 표시장치
CN111095387B (zh) 2017-09-22 2022-08-09 索尼公司 显示元件、显示装置和电子设备
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
US11636809B2 (en) 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
US20220399417A1 (en) 2019-11-29 2022-12-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method therefor, display device and display substrate
TWI814534B (zh) * 2022-08-12 2023-09-01 超炫科技股份有限公司 像素佈局結構和電致發光顯示器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971937A (zh) * 1997-02-17 2007-05-30 精工爱普生株式会社 显示装置
CN102969457A (zh) * 2011-09-01 2013-03-13 索尼公司 有机el显示器、有机el显示器制造方法以及电子装置
JP2013213979A (ja) * 2012-04-03 2013-10-17 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197699A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 薄膜トランジスタ
JP2003007469A (ja) * 2001-06-25 2003-01-10 Canon Inc 発光素子及び表示装置
JP2003140185A (ja) 2001-10-31 2003-05-14 Seiko Epson Corp 電気光学装置及び電子機器並びに薄膜トランジスタ
JP2003229574A (ja) 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及び液晶画像表示装置
JP4446707B2 (ja) * 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
KR100560470B1 (ko) * 2003-11-24 2006-03-13 삼성에스디아이 주식회사 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치
JP2007140318A (ja) * 2005-11-22 2007-06-07 Sony Corp 画素回路
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP2010032838A (ja) 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
JP5412911B2 (ja) * 2009-03-25 2014-02-12 凸版印刷株式会社 表示体
JP5821226B2 (ja) * 2010-11-17 2015-11-24 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法
JP5803232B2 (ja) * 2011-04-18 2015-11-04 セイコーエプソン株式会社 有機ｅｌ装置、および電子機器
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5853614B2 (ja) * 2011-11-10 2016-02-09 セイコーエプソン株式会社 電気光学装置および電子機器
JP5929121B2 (ja) 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971937A (zh) * 1997-02-17 2007-05-30 精工爱普生株式会社 显示装置
CN102969457A (zh) * 2011-09-01 2013-03-13 索尼公司 有机el显示器、有机el显示器制造方法以及电子装置
JP2013213979A (ja) * 2012-04-03 2013-10-17 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
US9236425B2 (en) 2016-01-12
TWI652811B (zh) 2019-03-01
US20150206933A1 (en) 2015-07-23
JP6372084B2 (ja) 2018-08-15
TW201530754A (zh) 2015-08-01
CN104795421A (zh) 2015-07-22
JP2015138154A (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
CN104795421B (zh) 发光装置以及电子设备
US10957876B2 (en) Light-emitting device and electronic apparatus
CN104465699B (zh) 发光装置以及电子设备
US20200066788A1 (en) Manufacturing method of display apparatus
CN103137068B (zh) 电光装置以及电子设备
TWI612513B (zh) 光電裝置及具備其之電子機器
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
CN109585514A (zh) 显示面板及具有该显示面板的显示装置
CN100573901C (zh) 有机el显示器件组件
CN104241545B (zh) 发光装置以及电子设备
CN109860227A (zh) 有机发光显示装置
KR101615470B1 (ko) El 표시 장치
TWI682535B (zh) 有機電致發光裝置及電子機器
JP5186539B2 (ja) 有機発光表示装置
JP5929121B2 (ja) 電気光学装置および電子機器
KR20200142117A (ko) 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법
KR20140116007A (ko) 유기 일렉트로 루미네센스 표시 장치
JPWO2015087498A1 (ja) 表示装置
WO2020189131A1 (ja) 表示装置
CN104681747B (zh) 制造显示装置的方法
CN104466005B (zh) 发光装置以及电子设备
CN1638567B (zh) 有机电致发光显示器件及其制造方法
WO2022045063A1 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240116

Address after: Ai Erlandubailin

Patentee after: Lumitec Display Technology Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.

TR01 Transfer of patent right