CN104779197B - 半导体器件金属化系统和方法 - Google Patents

半导体器件金属化系统和方法 Download PDF

Info

Publication number
CN104779197B
CN104779197B CN201410105822.6A CN201410105822A CN104779197B CN 104779197 B CN104779197 B CN 104779197B CN 201410105822 A CN201410105822 A CN 201410105822A CN 104779197 B CN104779197 B CN 104779197B
Authority
CN
China
Prior art keywords
workpiece
module
materials
low
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410105822.6A
Other languages
English (en)
Other versions
CN104779197A (zh
Inventor
李香寰
眭晓林
蒯光国
陈海清
曾同庆
杨文成
高宗恩
李明翰
黄心岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104779197A publication Critical patent/CN104779197A/zh
Application granted granted Critical
Publication of CN104779197B publication Critical patent/CN104779197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Robotics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

本发明公开了一种半导体器件金属化系统和方法。在一些实施例中，用于半导体器件的金属化系统包括：主机机架以及接近主机机架设置的多个模块。多个模块之一包括物理汽相沉积（PVD）模块，并且多个模块之一包括紫外光（UV）固化模块。

Description

半导体器件金属化系统和方法
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件金属化系统和方法。
背景技术
半导体器件用于各种电子应用中，作为实例，诸如个人计算机、手机、数码相机以及其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方顺序地沉积绝缘或介电层、导电层以及半导体材料层，并且使用光刻图案化各个材料层以在其上形成电路组件和元件。
通常在单个半导体晶圆上制造几十或几百个集成电路。通过沿着划线切割集成电路而分离为单个的管芯。然后，例如，以其他类型的封装，或者直接用于最终应用的方式将单个的管芯分别封装在多芯片模块中。
在半导体器件中使用诸如金属或半导体的导电材料，以用于制造集成电路的电连接。多年来，铝被用作电连接件的导电材料的金属，并且二氧化硅被用作绝缘体。然而，随着器件尺寸减小，改变用于导体和绝缘体的材料，以改进器件性能。在一些应用中，铜现在通常被用作互连件的导电材料。介电常数小于二氧化硅的介电常数的低介电常数（K）材料已经开始在一些设计中被实现为互连件之间的绝缘材料。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于半导体器件的金属化系统，包括：主机机架；以及多个模块，接近所述主机机架设置，其中，所述多个模块之一包括物理汽相沉积（PVD）模块，并且所述多个模块之一包括紫外光（UV）固化模块。
在该金属化系统中，所述UV固化模块包括UV光源，所述UV光源包括选自基本由H、H+、D、V以及它们的组合所组成的组的灯泡类型。
该金属化系统进一步包括：接近所述主机机架的运输区域和接近所述运输区域的加载端口，其中，所述加载端口包括用于晶圆载体的支撑件，并且所述运输区域包括适合于将包括半导体器件的晶圆从所述晶圆载体移动到所述主机机架中的机器人设备。
在该金属化系统中，所述PVD模块包括适合于执行PVD工艺的装置，并且所述PVD模块也包括适合于执行选自基本由以下工艺所组成的组的工艺的装置：脱气工艺、原子层沉积（ALD）工艺、化学汽相沉积（CVD）工艺、紫外光（UV）曝光工艺、预清洁工艺、以及它们的组合。
根据本发明的另一方面，提供了一种处理半导体器件的方法，所述方法包括：将工件放置在金属化系统中，所述金属化系统包括主机机架和接近所述主机机架设置的多个模块，其中，所述多个模块之一包括物理汽相沉积（PVD）模块，并且所述多个模块之一包括紫外光（UV）固化模块；以及使用所述金属化系统影响所述工件。
在该方法中，影响所述工件包括：将所述工件放置在所述UV固化模块中；以及在约200℃至约400℃的温度下、在具有He、Ar或N2的周围环境气体中以及在约0.1托至约10托的压力下，在所述UV固化模块中对所述工件执行UV完全固化工艺或UV局部固化工艺。
在该方法中，所述工件包括设置在所述工件上的低介电常数（K）材料，所述低K材料具有小于约3.9的K值，执行所述UV完全固化工艺或所述UV局部固化工艺改变所述低K材料的K值，并且影响所述工件包括：在约150℃至约400℃的温度下、在具有He、Ar、N2或含碳硅烷的周围环境气体中以及在约1托至约100托的压力下，在所述UV固化模块中对所述工件执行K值恢复工艺；所述含碳硅烷包括选自基本由CxHySi、CxHyOzSi、CxHyNvSi、CxHyOzNvSi以及它们的组合所组成的组的化学物质。
在该方法中，所述工件包括设置在所述工件上的低介电常数（K）材料，所述低K材料具有小于约3.9的K值，并且影响所述工件包括：将所述工件放置在所述UV固化模块中；以及在约100℃至约600℃的温度下、在具有Ar、He、N2、H2、NH3、O3、CO2、或O2的周围环境气体中以及在约0.1托至约10托的压力下，在所述UV固化模块中对所述工件执行UV脱气工艺或UV预清洁工艺。
在该方法中，所述多个模块之一包括势垒模块，并且影响所述工件包括：将所述工件放置在所述势垒模块中；在所述势垒模块中，在所述工件上方形成势垒层；从所述势垒模块去除所述工件；将所述工件放置在所述UV固化模块中；以及在约100℃至约600℃的温度下、在具有Ar、He、N2、H2、NH3、SiH4或Ne的周围环境气体中以及在约0.1托至约10托的压力下，在所述UV固化模块中对所述工件执行后势垒层UV处理。
在该方法中，影响所述工件包括：将所述工件放置在所述PVD模块中；以及在所述PVD模块中，在所述工件上方形成材料层。
根据本发明的又一方面，提供了一种处理半导体器件的方法，所述方法包括：在工件上方形成低介电常数（K）材料，所述低K材料具有小于约3.9的K值；蚀刻所述低K材料；将所述工件放置在所述金属化系统中，所述金属化系统包括物理汽相沉积（PVD）模块和紫外光（UV）固化模块；在所述UV固化模块中固化所述低K材料；以及预清洁所述低K材料。
在该方法中，固化所述低K材料包括：完全或局部固化所述低K材料。
该方法进一步包括：在沉积所述低K材料之后，局部固化所述低K材料。
在该方法中，固化所述低K材料改变所述低K材料的K值，并且所述方法进一步包括：在固化所述低K材料之后，在所述UV固化模块中执行K值恢复工艺，以恢复所述低K材料的K值。
在该方法中，预清洁所述低K材料包括：在所述UV固化模块中预清洁所述低K材料。
在该方法中，所述金属化系统进一步包括势垒模块，并且所述方法进一步包括：在所述势垒模块中，在所述低K材料上方沉积势垒层。
在该方法中，所述金属化系统进一步包括晶种模块，并且所述方法进一步包括：在所述晶种模块中，在所述势垒层上方沉积晶种层。
该方法进一步包括：在所述晶种层上方形成导电材料。
该方法进一步包括：化学-机械抛光或蚀刻所述工件以去除所述低K材料的顶面上方的所述导电材料、所述晶种层以及所述势垒层，并且形成设置在所述低K材料内的多个导电部件。
在该方法中，所述方法进一步包括：在所述金属化系统的单室中，对所述工件执行烘焙工艺、脱气工艺以及预清洁工艺。
附图说明
为了更完整地理解本发明及其优点，现在将结合附图进行的以下描述作为参考，其中：
图1是根据本发明的一些实施例处理半导体器件的方法的流程图；
图2是根据一些实施例用于包括紫外光（UV）固化模块的半导体器件的金属化系统的框图；
图3是根据一些实施例包括多个半导体器件的半导体晶圆的俯视图；以及
图4至图6是根据一些实施例处于各个制造阶段的图3所示的多个半导体器件之一的一部分的截面图。
除非另外指出，否则不同图中的相应数字和符号通常是指相应部件。绘制图以清楚地示出实施例的相关方面，并且不必须按比例绘制。
具体实施方式
以下详细地论述本发明的一些实施例的制造和使用。然而，应该想到，本发明提供许多可以在各种具体环境中实现的可应用的发明概念。所论述的特定实施例仅说明制造和使用本发明的特定方式，并且不限制本发明的范围。
本发明的一些实施例涉及用于半导体器件的处理系统和方法。本文中将描述新的金属化系统和方法，其中，UV固化模块包括在金属化系统中，并且改进在金属化系统中所执行的各个工艺的结果。
图1是根据本发明的一些实施例的处理半导体器件（参照图3至图6所示的半导体器件162）的方法的流程图100。首先，提供包括工件（参照图4所示的工件170）的半导体器件。半导体器件在分离之前为晶圆形式（参照图3所示的晶圆160），本文中将对其进行进一步描述。然后，执行图1所示的流程图100的步骤102a或步骤102b。
在步骤102a中，低K材料（参照图4所示的低K材料172）沉积在半导体器件上，例如，沉积在工件上方。在一些实施例中，低K材料具有小于SiO2的介电常数的介电常数或K值，其中，SiO2的介电常数为约3.9。
在步骤102b中，低K材料沉积在半导体器件上，并且执行UV局部固化。一些低K材料是多孔的和/或有点软，并且例如，要求在沉积之后进行固化。例如，在一些应用中，固化低K材料去除低K材料中的致孔剂（porogen）并且降低低K材料的整体（bulk）K值。在步骤102b中，使用UV局部固化工艺局部地而不是完全地固化低K材料。UV局部固化包括：在例如温度、压力和环境的预定条件下，使用UV光源将半导体器件暴露于UV光下。例如，在步骤102b中沉积低K材料之后，局部固化低K材料。
根据一些实施例，在第一工具中执行步骤102a和102b。使用化学汽相沉积（CVD）或其他方法沉积低K材料。例如，第一工具可以包括CVD工具。
在执行步骤102a或102b之后，在步骤104中蚀刻低K材料。在一些实施例中，在第二工具中使用蚀刻工艺和蚀刻化学物质来蚀刻低K材料。在一些实施例中，第二工具包括蚀刻工具，并且包括不同于第一工具的工具。注意，在步骤102a或102b和步骤104之间，可以执行其他步骤，诸如在低K材料上沉积光刻胶层，使用光刻工艺，以低K材料的期望图案来图案化该光刻胶层，以及显影该光刻胶层。然后，灰化或蚀刻掉该光刻胶层的部分，并且留在低K材料上方的其他部分在步骤104中的蚀刻工艺期间用作蚀刻掩模。
在蚀刻步骤104期间，光刻胶层中的图案被转印到低K材料，在低K材料中形成该图案。在一些实施例中，该图案包括用于例如使用镶嵌工艺或双镶嵌工艺在低K材料中形成的多个导电部件的图案。
在为灰化和清洁步骤的步骤106中，执行灰化工艺，以去除光刻胶层，并且执行清洁工艺，以去除光刻和蚀刻工艺的碎片，并且去除可能留下的任何光刻胶。在一些实施例中，在第三工具中执行步骤106。例如，在一些实施例中，第三工具包括清洁工具，并且不同于第一工具和第二工具。
然后，在第四工具中执行流程图100中的剩余步骤，图2中示出其框图。例如，在一些实施例中，执行流程图100中的剩余步骤（例如，步骤108a或108b、110、112、114或116、118、120和/或122），以在低K材料中形成导电部件和/或图案。在一些实施例中，第四工具在此也被称为用于半导体器件的金属化系统130，并且不同于第一工具、第二工具和第三工具。根据一些实施例，将晶圆形式的半导体器件放置在图2所示的金属化系统130中，并且使用金属化系统130影响（affect）半导体器件。
参照图2，金属化系统130包括主机机架132。例如，在一些实施例中，主机机架132包括第四工具的主体。金属化系统130也包括接近主机机架132设置的多个模块134a、134b、134c、134d、134a’、134b’、134c’和134d’。每个模块134a、134b、134c、134d、134a’、134b’、134c’和134d’都包括适合于对在金属化系统130中处理的半导体器件执行预定功能的室。金属化系统130包括分别包括相同类型的模块134a、134b、134c和134d；以及134a’、134b’、134c’和134d’的两条路径154和154’，从而使得可以同时处理两个或多个半导体器件。作为一个实例，示出了模块134a、134b、134c、134d、134a’、134b’、134c’和134d’的位置：根据一些实施例，基于生产量考虑或其他因素，模块134a、134b、134c、134d、134a’、134b’、134c’和134d’的位置可以相对于彼此有意地改变或者任意地改变。为了便于论述，在此仅描述路径154。
根据一些实施例，金属化系统130的模块之一包括模块134a，该模块适合于根据预定的生产率要求和/或预定的具体金属方案要求来影响半导体器件。例如，在一些实施例中，模块134a包括适合于执行脱气工艺、原子层沉积（ALD）工艺、CVD工艺、UV曝光工艺、等离子体或自由基预清洁工艺、物理汽相沉积（PVD）工艺、其他工艺和/或它们的组合的装置。在本发明的一些实施例中，模块134a包括适合于执行PVD工艺的PVD模块。例如，模块134a在此也被称为PVD模块。
根据一些实施例，金属化系统130的模块之一包括UV固化模块134b。在一些实施例中，在UV固化模块134b中可以执行图1所示的工艺流程100的步骤108a、108b、110、112、116和/或120，以在此对其进一步进行描述。UV固化模块134b包括UV光源136。UV光源136包括灯泡（例如，UV光灯泡），其中，作为实例，灯泡包括H、H+、D、V的灯泡类型、其他灯泡类型和/或它们的组合。例如，UV固化模块134b适合于监测和控制在UV固化模块134b中所执行的工艺的压力、环境和温度，以在本文中也将对其进行进一步描述。例如，UV固化模块134b包括适合于执行半导体器件的材料层的UV固化工艺的装置。
在一些实施例中，金属化系统130的模块之一包括势垒模块134c。势垒模块134c包括室，其中，包括势垒层的金属化层可以沉积在半导体器件上方，例如，在低K材料上方。例如，势垒模块134c包括适合于在半导体器件上沉积或形成势垒层的装置。
在一些实施例中，金属化系统130的模块之一包括晶种模块134d。在一些实施例中，晶种模块134d包括室，其中，包括晶种层的金属化层可以沉积在半导体器件上方，例如，沉积在势垒层上方。例如，晶种模块134d包括适合于在半导体器件上沉积或形成晶种层的装置。
金属化系统130包括接近主机机架132的运输区域138和接近运输区域138的加载端口140。加载端口140包括用于晶圆载体144的一个或多个支撑件142。运输区域138包括机器人设备146，该机器人设备适合于将包括半导体器件的晶圆（参照图3中的晶圆160）从晶圆载体144之一移动到主机机架132中。机器人设备146也适合于将晶圆移动到主机机架132的第一工作台150。例如，在一些实施例中，第一工作台150包括真空工作台。机器人设备146在此（例如，在一些权利要求中）也被称为第一机器人设备146。
金属化系统130也可以包括中间工作台152和152’。其他工作台和模块（未示出）也可以包括在金属化系统130中。
在一些实施例中，金属化系统130进一步包括设置在主机机架132内的机器人设备148a和/或148b。例如，在一些权利要求中，机器人设备148a和/或148b在此也被称为第二机器人设备。机器人设备148a和/或148b适合于将晶圆从模块134a、134b、134c、134d、134a’、134b’、134c’和134d’以及工作台150、150’、152和152’中的一个移动到模块134a、134b、134c、134d、134a’、134b’、134c’和134d’以及工作台150、150’、152和152’中的另一个。例如，中间工作台152和152’可以包括保持工作台，其中，机器人设备148a放置晶圆，直到机器人设备148b拾取晶圆为止，并且在一些实施例中，反之亦然。例如，在一些实施例中，机器人设备148a和/或148b位于主机机架132的基本中心区域。在一些实施例中，机器人设备148a和/或148b分别设置在传输室149a和/或149b内。
例如，在一些实施例中，主机机架132的至少一些区域、模块134a、134b、134c、134d中的至少一些以及传输室149a和149b保持为真空，以避免所沉积的金属在工艺流程期间被氧化。
再次参照图1，在将半导体器件放置在金属化系统130中之后，将半导体器件移动到UV固化模块134b，并且执行步骤108a或108b。步骤108a包括UV完全固化步骤，其中，使用UV固化工艺完全固化半导体器件上的低K材料。如果在工艺流程100中，执行步骤102a而不是步骤102b，则执行步骤108a，以使用UV固化工艺完全固化低K材料，这是因为低K材料还没有被局部固化。步骤108b包括UV局部固化步骤，其中，低K材料被局部固化。例如，如果在工艺流程100中，执行包括UV局部固化的步骤102b，则执行步骤108b以完成固化工艺，并且完全固化低K材料。
本发明的一些实施例的一个优点在于，在步骤104中的蚀刻工艺之前，低K材料未被固化或者未被完全固化，其导致对低K材料的介电常数的值或K值的较少损害。
在一些实施例中，UV完全固化步骤108a或UV局部固化步骤108b包括在约200℃至约400℃的温度下、在具有He、Ar或N2的周围环境气体中以及在约0.1托至约10托的压力下，在UV固化模块134b中执行的UV完全固化或UV局部固化工艺。可选地，其他工艺条件可以用于固化步骤108a和108b。
在一些实施例中，在UV完全固化步骤108a或UV局部固化步骤108b之后，执行K值恢复步骤110。例如，在一些实施例中，蚀刻步骤104和/或灰化和清洁步骤106会损害低K材料的表面（例如，由于碳耗尽）并且改变低K材料的K值。例如，在一些实施例中，可以通过步骤104和106增加低K材料的整体k值。在一些应用中，可能期望在蚀刻步骤104和/或灰化和清洁步骤106进行之前，将K值恢复为其初始值或者另一个值。在一些实施例中，在UV固化模块134b中执行K值恢复步骤110。作为实例，UV完全固化步骤108a可以包括：在约150℃至约400℃的温度下、在具有He、Ar、N2或含碳硅烷的周围环境气体中以及在约1托至约100托的压力下，在UV固化模块134b中执行K值恢复工艺。作为实例，如果周围环境气体包括含碳硅烷，则含碳硅烷可以包括诸如CxHySi、CxHyOzSi、CxHyNvSi、CxHyOzNvSi的化学物质、其他化学物质、和/或它们的组合。可选地，可以使用其他工艺条件。例如，在一些实施例中，在沉积之后，选择工艺条件，以使K值返回到大约其初始值。
在一些实施例中，K值恢复步骤110不包括在工艺流程100中。例如，在一些实施例中，在步骤104和106中的蚀刻和/或灰化和/或清洁工艺期间，不改变低K材料的K值，或者K值的改变不足以恢复。
步骤112包括去除低K材料中的湿气的UV脱气步骤112。例如，在一些实施例中，UV脱气步骤112导致在PVD沉积之前，去除工件中的湿气或残余气体。在一些实施例中，作为实例，UV脱气步骤112包括在约100℃至约600℃的温度下、在具有Ar、He、N2、H2、NH3、O3、CO2或O2的周围环境气体中以及在约0.1托至约10托的压力下，在UV固化模块134b中执行的UV脱气工艺。可选地，可以使用其他工艺条件。
有利地，根据一些实施例，可以在相同的模块中（例如，在UV固化模块134b中）完成步骤108a、108b、110和112。在半导体器件从UV固化模块134b被移除并且移动到金属化循环（例如，势垒模块134c和晶种模块134d）之前，在UV固化模块134b中没有空气泄露的情况下，可以完成步骤108a、108b、110和112中的一个或多个。
接下来，使用没有UV的预清洁步骤114或者使用UV预清洁步骤116，预清洁半导体器件。例如，在一些实施例中，在低K材料上方形成金属化层之前，预清洁半导体器件。在一些实施例中，可以在与执行步骤108a、108b、110和112相同的模块中（例如，在UV固化模块134b中）完成UV预清洁步骤116。在一些应用中，例如，UV预清洁工艺比非UV清洁工艺导致较少损害。例如，可以使用与描述用于UV脱气步骤112的类似的工艺条件来执行UV预清洁步骤116。
在其他实施例中，作为实例，在UV脱气步骤112而不是UV预清洁步骤116之后，在除了UV固化模块134b以外的另一个模块中，诸如在一些实施例中，在可以执行等离子体或自由基预清洁工艺的模块134a中，执行不包括UV的预清洁步骤114。
在一些实施例中，然后通过机器人设备148a和/或148b将半导体器件移动到势垒模块134c。然后，在图1所示的流程图100的沉积势垒层步骤118中，在势垒模块134c中，在半导体器件上的低K材料上方形成势垒层（参照图4所示的势垒层174）。在一些实施例中，机器人设备148a和/或148b将半导体器件移动回UV固化模块134b，并且执行步骤120，其包括后势垒层UV处理步骤120。例如，在一些应用中，作为实例，可以使用CVD或ALD工艺形成的势垒层导致在所形成的势垒层中形成杂质。后势垒层UV处理步骤120便于所形成的势垒层的净化。有利地，使用UV处理净化势垒层不会导致低K材料损害，其可能导致其他类型的净化技术，诸如，等离子体处理。
作为实例，可以在约100℃至约600℃的温度下、在具有Ar、He、N2、H2、NH3、SiH4或Ne的周围环境气体中以及在约0.1托至约10托的压力下，在UV固化模块134b中执行后势垒层UV处理步骤120。可选地，可以使用其他工艺参数，并且在安装另一个UV固化模块而不是UV固化模块134b的实施例中，可以在模块134a中执行后势垒层UV处理。
在一些实施例中，然后通过机器人设备148a和/或148b将半导体器件移动至晶种模块134d。在晶种模块134d中，在半导体器件上的势垒层上方形成晶种层（参照图4中的晶种层176）。例如，在一些实施例中，使用PVD沉积晶种层。然后继续用于半导体器件的工艺流程，以参考图4至图6对其进行进一步描述。在一些实施例中，在用于半导体器件的工艺流程100中的某一时刻，将半导体器件放置在模块134a中，并且在模块134a中使用PVD工艺或其他工艺在半导体器件上方形成材料层。
图3是根据一些实施例包括多个半导体器件162的半导体晶圆160的俯视图。半导体器件162包括布置为行和列的集成电路。多个半导体器件162被制造在单个晶圆160上，并且随后被分离以形成单独的集成电路。在一些应用中，晶圆160可以包括诸如平坦边缘164或一个或多个凹口166的对准部件。
图4至图6是根据一些实施例处于各个制造阶段的图3所示的多个半导体器件162之一的一部分的截面图。为了制造半导体器件162，提供工件170。例如，工件170可以包括含有硅或其他半导体材料的半导体衬底，并且可以由绝缘层覆盖。工件170也可以包括未示出的其他有源组件或电路。例如，工件170可以包括位于单晶硅上方的氧化硅。工件170可以包括其他导电层或其他半导体元件，例如，晶体管、二极管等。化合物半导体（作为实例，GaAs、InP、Si/Ge或SiC）可以用于代替硅。作为实例，工件170可以包括绝缘体上硅（SOI）衬底或绝缘体上锗（GOI）衬底。
如本文中对于图1的工艺流程图100的步骤102a和102b所述以及如图4所示，低K材料172沉积或形成在工件170上方。作为实例，在一些实施例中，低K材料172包括约几nm至几百nm或者更大的厚度。例如，低K材料172的厚度可以作为形成在低K材料172中的沟槽或通孔深度的函数而改变。作为实例，低K材料172可以包括诸如SiO2、掺碳SiO2、掺多孔碳SiO2、或者其他低K材料的绝缘材料。例如，在低K材料172包括SiO2的实施例中，低K材料172可以包括致孔剂，该致孔剂适合于将低K材料172的k值减小到小于约3.9的值。可选地，低K材料172可以包括其他材料和尺寸。低K材料172被蚀刻（图1的步骤104），以在如图4所示的单镶嵌工艺中或者在双镶嵌工艺（未示出）中形成沟槽，以形成开口173。低K材料172被灰化和清洁（步骤106），并且被UV完全固化（步骤108a）或被UV局部固化（步骤108b）。可以执行或可以不执行K值恢复步骤110，并且执行UV脱气步骤112。然后执行预清洁步骤114或UV预清洁步骤116。
如图4所示，势垒层174沉积（步骤118）在工件170的低K材料172和露出部分上方。势垒层174可以包括适合于防止随后沉积的导电材料扩散到低K材料172中的约至约的材料。作为实例，势垒层174可以包括Ta、TaN、Ti、TiN、W、WN、CoSix、MnN、MnOxSiy、其他材料、或它们的多层或组合。例如，可以使用PVD、CVD、ALD或其他工艺来沉积势垒层174。在一些实施例中，然后执行包括后势垒层UV处理步骤120的步骤120。
然后，如图4所示，晶种层176沉积在势垒层174上方（图1的步骤122）。晶种层176可以包括适合于便于形成随后形成的导电材料的约至约的材料。作为实例，在一些实施例中，晶种层176可以包括铜、铜合金或其他材料。
接下来参照图5，在一些实施例中，在晶种层176上方形成导电材料178。在一些实施例中，导电材料178包括铜或铜合金。可选地，导电材料178可以包括其他材料。作为实例，可以通过电镀、PVD、其他方法、或它们的组合来形成导电材料178。在一些实施例中，将半导体器件从晶种模块134d移动到模块134a，并且在模块134a中使用PVD、CVD或ALD工艺沉积导电材料178。在其他实施例中，在金属化系统130的另一个模块中沉积导电材料178。
然后，如图6所示，使用化学机械抛光（CMP）工艺和/或蚀刻工艺，以去除低K材料172的顶面180上方的导电材料178、晶种层176以及势垒层174，并且形成设置在低K材料172内的多个导电部件182。作为实例，可以在模块134a或另一个工具或位置中执行CMP工艺和/或蚀刻工艺。
本发明的一些实施例的优点包括：提供用于半导体器件的包括UV固化模块134b的新金属化系统130。金属化系统130有利地包括一个或多个模块134a和134a’，并且也具有由一个或多个UV固化模块134b和134b’提供的UV固化能力。金属化系统130是通用的、灵活的，并且能够实现多个用途。多用途金属化系统130导致制造半导体器件所需要的工具的数量减少，导致时间和成本节约。金属化系统130也允许灵活的室布置，例如，多个模块134a、…134d’的布置。
在用于图案化低K材料的蚀刻工艺之前，低K材料未被固化或者未被完全固化，从而导致对低K材料的K值的较少损害，这是因为在蚀刻工艺期间，致孔剂保留在低K材料中。因此，在一些实施例中，不要求K值恢复步骤110。在其他实施例中，使K值恢复步骤110便利或者更容易进行。
在执行K值恢复步骤110的实施例中，有利地，在一些实施例中，可以在UV固化模块134b中执行K值恢复，使得在将半导体器件移动到金属化循环（例如，移动到势垒模块134c和/或晶种模块134d中）之前，不存在空气泄露。例如，在将半导体器件移动到金属化循环之前，通过避免空气泄露来避免空气泄露引起的湿气吸入和低K材料的K值的增加。而且，在将半导体器件移动到金属化循环之前，也可以在相同室中的UV固化模块134b中执行UV脱气步骤112和UV预清洁步骤116。
在UV固化模块134b中可以执行后势垒层UV处理步骤120，避免需要用于势垒层的等离子体处理工艺，从而也避免或者减少对低K材料的损害。在UV固化模块134b中执行UV脱气步骤112避免需要使用灯来脱气，从而消除了对附加烘焙工作台的需要，并且也导致例如低K材料的改进的除湿效率。
例如，在一些实施例中，在UV固化模块134b中实现UV预清洁步骤116导致消除或者不包括金属化系统130中的单独的预清洁室的能力。在此描述的新金属化系统130包括灵活室配置以用于生产量优化或研发（R&D）分析灵活性。而且，在此描述的新半导体器件处理方法在用于半导体器件的制造工艺流程中容易地实现。
本发明的一些实施例有效地导致烘焙室、脱气室以及预清洁室组合到一个单室（例如，室134a）。例如，有利地，在不要求单独的烘焙室或者烘焙步骤的情况下，类似于烘焙工艺，可以在约100℃或以上的温度下执行用于脱气和/或预清洁的UV工艺，以去除湿气。在一些实施例中，例如，处理半导体器件162（参照图4）的方法包括在金属化系统130（参照图2）的单室或模块中对工件170执行烘焙工艺、脱气工艺、以及预清洁工艺。
根据本发明的一些实施例，用于半导体器件的金属化系统包括主机机架以及接近主机机架设置的多个模块。多个模块之一包括PVD模块，并且多个模块之一包括UV固化模块。
根据其他实施例，处理半导体器件的方法包括将工件放置在金属化系统中，金属化系统包括主机机架和接近主机机架设置的多个模块。多个模块之一包括PVD模块，并且多个模块之一包括UV固化模块。该方法包括使用金属化系统影响工件。
根据其他实施例，处理半导体器件的方法包括：在工件上方形成低K材料，低K材料具有小于约3.9的K值。该方法包括蚀刻低K材料以及将工件放置在金属化系统中。金属化系统包括PVD模块和UV固化模块。该方法也包括：在UV固化模块中固化低K材料，以及预清洁低K材料。
虽然详细地描述了本发明的一些实施例及其优点，但是应该理解，在不背离如由所附权利要求限定的本发明的精神和范围的情况下，可以作出多种改变、替换和更改。例如，本领域技术人员将容易理解，在此描述的多个部件、功能、工艺和材料可以改变，同时保持在本发明的范围内。而且，本申请的范围不旨在限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。作为本领域普通技术人员从本发明的公开将容易地想到，根据本发明，可以利用现存的或今后开发的、执行与在此描述的相应实施例基本相同的功能或者实现基本相同的结果的工艺、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在包括在这样的工艺、机器、制造、物质组成、装置、方法或步骤的范围内。

Claims (14)

1.一种处理半导体器件的方法，所述方法包括：
将工件放置在金属化系统中，其中，所述工件包括设置在所述工件上的低介电常数(K)材料，所述低介电常数材料具有小于3.9的介电常数值，所述金属化系统包括主机机架和接近所述主机机架设置的多个模块，其中，所述多个模块之一包括物理汽相沉积(PVD)模块，并且所述多个模块之一包括UV固化模块；以及
使用所述金属化系统影响所述工件；其中，影响所述工件包括：
将所述工件放置在所述UV固化模块中；以及
在200℃至400℃的温度下、在具有He、Ar或N2的周围环境气体中以及在0.1托至10托的压力下，在所述UV固化模块中对所述工件执行UV完全固化工艺或UV局部固化工艺；
所述方法还包括：在所述UV完全固化工艺或所述UV局部固化工艺之后，执行介电常数值恢复步骤。
2.根据权利要求1所述的方法，其中，执行所述UV完全固化工艺或所述UV局部固化工艺改变所述低介电常数材料的介电常数值，并且影响所述工件包括：在150℃至400℃的温度下、在具有He、Ar、N2或含碳硅烷的周围环境气体中以及在1托至100托的压力下，在所述UV固化模块中对所述工件执行介电常数值恢复工艺；所述含碳硅烷包括选自由CxHySi、CxHyOzSi、CxHyNvSi、CxHyOzNvSi以及它们的组合所组成的组的化学物质。
3.根据权利要求1所述的方法，其中，影响所述工件包括：
将所述工件放置在所述UV固化模块中；以及
在100℃至600℃的温度下、在具有Ar、He、N2、H2、NH3、O3、CO2、或O2的周围环境气体中以及在0.1托至10托的压力下，在所述UV固化模块中对所述工件执行UV脱气工艺或UV预清洁工艺。
4.根据权利要求1所述的方法，其中，所述多个模块之一包括势垒模块，并且影响所述工件包括：
将所述工件放置在所述势垒模块中；
在所述势垒模块中，在所述工件上方形成势垒层；
从所述势垒模块去除所述工件；
将所述工件放置在所述UV固化模块中；以及
在100℃至600℃的温度下、在具有Ar、He、N2、H2、NH3、SiH4或Ne的周围环境气体中以及在0.1托至10托的压力下，在所述UV固化模块中对所述工件执行后势垒层UV处理。
5.根据权利要求1所述的方法，其中，影响所述工件包括：
将所述工件放置在所述物理汽相沉积模块中；以及
在所述物理汽相沉积模块中，在所述工件上方形成材料层。
6.一种处理半导体器件的方法，所述方法包括：
在工件上方形成低介电常数(K)材料，所述低介电常数材料具有小于3.9的介电常数值；
蚀刻所述低介电常数材料；
将所述工件放置在金属化系统中，所述金属化系统包括物理汽相沉积(PVD)模块和UV固化模块；
在所述UV固化模块中固化所述低介电常数材料；以及
预清洁所述低介电常数材料；
其中，固化所述低介电常数材料改变所述低介电常数材料的介电常数值，并且所述方法进一步包括：在固化所述低介电常数材料之后，在所述UV固化模块中执行介电常数值恢复工艺，以恢复所述低介电常数材料的介电常数值。
7.根据权利要求6所述的方法，其中，固化所述低介电常数材料包括：完全或局部固化所述低介电常数材料。
8.根据权利要求6所述的方法，进一步包括：在沉积所述低介电常数材料之后，局部固化所述低介电常数材料。
9.根据权利要求6所述的方法，其中，预清洁所述低介电常数材料包括：在所述UV固化模块中预清洁所述低介电常数材料。
10.根据权利要求6所述的方法，其中，所述金属化系统进一步包括势垒模块，并且所述方法进一步包括：在所述势垒模块中，在所述低介电常数材料上方沉积势垒层。
11.根据权利要求10所述的方法，其中，所述金属化系统进一步包括晶种模块，并且所述方法进一步包括：在所述晶种模块中，在所述势垒层上方沉积晶种层。
12.根据权利要求11所述的方法，进一步包括：在所述晶种层上方形成导电材料。
13.根据权利要求12所述的方法，进一步包括：化学-机械抛光或蚀刻所述工件以去除所述低介电常数材料的顶面上方的所述导电材料、所述晶种层以及所述势垒层，并且形成设置在所述低介电常数材料内的多个导电部件。
14.根据权利要求6所述的方法，其中，所述方法进一步包括：在所述金属化系统的单室中，对所述工件执行烘焙工艺、脱气工艺以及预清洁工艺。
CN201410105822.6A 2014-01-13 2014-03-20 半导体器件金属化系统和方法 Active CN104779197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/153,738 US9318364B2 (en) 2014-01-13 2014-01-13 Semiconductor device metallization systems and methods
US14/153,738 2014-01-13

Publications (2)

Publication Number Publication Date
CN104779197A CN104779197A (zh) 2015-07-15
CN104779197B true CN104779197B (zh) 2018-08-28

Family

ID=53484826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410105822.6A Active CN104779197B (zh) 2014-01-13 2014-03-20 半导体器件金属化系统和方法

Country Status (4)

Country Link
US (3) US9318364B2 (zh)
CN (1) CN104779197B (zh)
DE (1) DE102014119159A1 (zh)
TW (1) TWI587361B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318364B2 (en) * 2014-01-13 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device metallization systems and methods
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427456A (zh) * 2000-12-18 2003-07-02 国际商业机器公司 在半导体器件上形成多孔介电材料层的方法及形成的器件
US6972254B1 (en) * 2001-06-01 2005-12-06 Advanced Micro Devices, Inc. Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
CN101171367A (zh) * 2005-05-09 2008-04-30 应用材料公司 处理室的高效uv清洁
CN102931135A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 通孔优先铜互连制作方法
CN103430291A (zh) * 2011-04-25 2013-12-04 应用材料公司 用于恢复及封孔受损的低介电常数薄膜的紫外线辅助硅烷化

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403466B1 (en) * 2001-03-13 2002-06-11 Advanced Micro Devices, Inc. Post-CMP-Cu deposition and CMP to eliminate surface voids
JP5757721B2 (ja) * 2009-12-28 2015-07-29 株式会社日立国際電気 基板処理装置、基板処理装置の異常表示方法、搬送制御方法およびデータ収集プログラム
KR20120080926A (ko) * 2011-01-10 2012-07-18 삼성전자주식회사 다공성 저유전막을 포함하는 반도체 소자의 제조방법
TWI581331B (zh) * 2012-07-13 2017-05-01 應用材料股份有限公司 降低多孔低ｋ膜的介電常數之方法
US9318364B2 (en) * 2014-01-13 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device metallization systems and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427456A (zh) * 2000-12-18 2003-07-02 国际商业机器公司 在半导体器件上形成多孔介电材料层的方法及形成的器件
US6972254B1 (en) * 2001-06-01 2005-12-06 Advanced Micro Devices, Inc. Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
CN101171367A (zh) * 2005-05-09 2008-04-30 应用材料公司 处理室的高效uv清洁
CN103430291A (zh) * 2011-04-25 2013-12-04 应用材料公司 用于恢复及封孔受损的低介电常数薄膜的紫外线辅助硅烷化
CN102931135A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 通孔优先铜互连制作方法

Also Published As

Publication number Publication date
US20160181152A1 (en) 2016-06-23
DE102014119159A1 (de) 2015-07-16
US9548241B2 (en) 2017-01-17
US20150197849A1 (en) 2015-07-16
US10121698B2 (en) 2018-11-06
CN104779197A (zh) 2015-07-15
TW201530611A (zh) 2015-08-01
US20170125290A1 (en) 2017-05-04
TWI587361B (zh) 2017-06-11
US9318364B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
JP2022163235A (ja) 処理された積層ダイ
US9431267B2 (en) Semiconductor device processing tools and methods for patterning substrates
CN107154395A (zh) 半导体结构及其制造方法
TWI786217B (zh) 增強選擇性沉積製程
CN1937175B (zh) 用于半导体器件的使用大气压的材料原子层沉积的方法
US20120001262A1 (en) Metal conductor chemical mechanical polish
US10297443B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US11164767B2 (en) Integrated system for semiconductor process
TWI606509B (zh) 金屬層之蝕刻方法
CN103996651A (zh) 半导体器件及其制造方法
US10497557B2 (en) Integrated platform for improved wafer manufacturing quality
CN104779197B (zh) 半导体器件金属化系统和方法
US20040171277A1 (en) Method of forming a conductive metal line over a semiconductor wafer
CN106653676A (zh) 衬底结构、半导体器件以及制造方法
TWI774311B (zh) 用於半導體元件的鈍化層及其製造方法
KR100272311B1 (ko) 반도체 소자 제조방법
CN115697007A (zh) 二维原子晶体的选择性刻蚀方法
JP2023537517A (ja) 直径が減少したマイクロビアの形成方法
KR20080059770A (ko) 반도체 제조 장비의 로드락 챔버
JP2014204062A (ja) プラズマエッチング方法
JP2008182001A (ja) 半導体装置の製造方法
JP2000082701A (ja) 連続処理方法及び装置
KR19980029065A (ko) 반도체 소자의 제조방법
TWM329237U (en) Improved mechanism of semiconductor equipment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant