CN115697007A - 二维原子晶体的选择性刻蚀方法 - Google Patents
二维原子晶体的选择性刻蚀方法 Download PDFInfo
- Publication number
- CN115697007A CN115697007A CN202211346852.7A CN202211346852A CN115697007A CN 115697007 A CN115697007 A CN 115697007A CN 202211346852 A CN202211346852 A CN 202211346852A CN 115697007 A CN115697007 A CN 115697007A
- Authority
- CN
- China
- Prior art keywords
- dimensional atomic
- packaging structure
- atomic crystal
- crystal sample
- selective etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及微电子领域,尤其是涉及一种二维原子晶体的选择性刻蚀方法,包括:通过在二维原子晶体样品的上下表面构筑具有范德华异质结的封装结构;在一侧所述封装结构的表面形成掩膜,暴露出部分所述封装结构的表面;通过选择性刻蚀工艺,将所述二维原子晶体样品外暴露出的所述封装结构去除,得到形成功能化图案的封装结构;去除所述封装结构表面的掩膜,得到表面功能化的二维原子晶体样品,其中,所述选择性刻蚀工艺只去除所述封装结构,而保持所述二维原子晶体样品的原子结构。本发明基于范德华异质结不同二维原子晶体的化学稳定性的差别,只去除作为牺牲层的封装材料而石墨烯能够保留,实现了原子级平整的石墨烯界面的制备。
Description
技术领域
本发明涉及微电子领域,尤其是涉及一种通过在二维原子晶体的表面构筑范德华异质结使二维原子晶体表面原子结构在进行其他物理化学处理时能得到保护,最终还能精确刻蚀移除的二维原子晶体的表面处理方法。
背景技术
刻蚀技术(etch)是通过物理或化学的方法在目标功能材料的表面上进行选择性的去除,主要应用在集成电路的制造领域,例如印刷电路板上的将完整铜箔刻蚀成设计好的电子线路图,在半导体硅片上实现特定的大规模集成电路。刻蚀技术的基本原理是通过化学反应或者物理轰击,常用的技术包括湿法腐蚀、离子刻蚀、激光刻蚀等。通常情况下,通过刻蚀工艺将图形结构在目标材料上实现,需要先通过掩模图案将图形转移到材料表面。刻蚀工艺的控制参数主要有刻蚀速率、选择比、方向性、深宽比等。
石墨烯是由碳原子形成六角蜂窝结构的二维原子晶体,具有优异的光学和电学性能,原子层厚度石墨烯是微纳器件“小型化”发展的重要方向。目前业界刻蚀半导体常用的方法是把有机光刻胶既用作图案转移层,又可以用作后续刻蚀过程中的保护层,一举两得。而现在常用的半导体刻蚀工艺中用到的光刻胶,对石墨烯表面有污染,严重限制石墨烯的物理性能。现在通过构筑范德华异质结来封装保护石墨烯是实现高性能石墨烯器件最常用的方法。然而器件功能的实现一般需要直接在石墨烯的表面进行,如何能够在原子层精度获得石墨烯的平整表面对微纳刻蚀工艺提出了巨大的挑战。
目前在三维半导体(如Si、GaAs、GaN等)中常用通过刻蚀速率来控制刻蚀过程,刻蚀过程的时间控制是通过刻蚀厚度除以刻蚀,纳米量级的刻蚀精度在业界是可以接受的。然而在二维原子晶体中,特别是在单层石墨烯领域,因为其仅有少数几个原子层厚度,单原子层级别的厚度的刻蚀误差(过量或者不足)都会造成器件加工失败,甚至刻蚀过程中造成的原子缺陷、位错也会显著影响其物理性能。若对石墨烯表面造成污染,可能会进一步加剧石墨烯表面的损伤。因此在二维材料异质结中需要构建全新的刻蚀理念和方法。
发明内容
为了解决上述或者其他方面的至少一种技术问题,本发明的实施例提供了一种二维原子晶体的选择性刻蚀方法,能够精确控制二维材料表面的刻蚀停止点,防止现有刻蚀工艺对二维材料表面的造成损伤。
根据本发明的一个方面,提供一种二维原子晶体的选择性刻蚀方法,包括:
通过在二维原子晶体样品的上下表面构筑具有范德华异质结的封装结构;
在一侧上述封装结构的表面形成掩膜,暴露出部分上述封装结构的表面;
通过选择性刻蚀工艺,将上述二维原子晶体样品外暴露出的上述封装结构去除,得到形成功能化图案的封装结构;
去除上述封装结构表面的掩膜,得到表面功能化的二维原子晶体样品;
其中,上述选择性刻蚀工艺只去除上述封装结构,而保持上述二维原子晶体样品的原子结构。
根据本发明的实施例,上述二维原子晶体为石墨烯。
根据本发明的实施例,上述封装结构的材料与上述二维原子晶体样品的材料的选择比例大于1000。
根据本发明的实施例,上述封装结构的材料采用hBN、层状过渡金属硫属化合物、层状SnSe、层状GeSe中的一种或两种。
根据本发明的实施例,上述封装结构的构筑方法采用以下方法中的一种或两种:
直接在上述二维原子晶体样品表面生长上述封装结构;
或采用沉积工艺在上述二维原子晶体样品表面沉积上述封装结构;
或在衬底上生长上述封装结构,再将上述封装结构专移到上述二维原子晶体样品表面。
根据本发明的实施例,上述层状过渡金属硫属化合物包括以下化合物:
Ti、V、Ta、Mo、W或Re元素的金属硫化物;
Ti、V、Ta、Mo、W或Re的金属硒化物;
Ti、V、Ta、Mo、W或Re的金属碲化物。
根据本发明的实施例,上述形成掩膜包括:在上述封装结构的表面涂覆光刻胶,通过刻蚀工艺处理光刻胶,使上述光刻胶图案化。
根据本发明的实施例,上述去除上述封装结构表面的掩膜包括:通过溶剂清洗去除上述封装结构表面的光刻胶。
根据本发明的实施例,在上述封装结构为MoS2封装结构的情况下,上述通过选择性刻蚀工艺,将上述二维原子晶体样品外暴露出的上述封装结构去除,得到形成功能化图案的封装结构包括:
利用射频源(10MHz-100 MHz)将Ar气转变成等离子体,刻蚀去除上述二维原子晶体样品外暴露出的上述MoS2封装结构,使上述暴露出上述二维原子晶体样品的界面,得到形成功能化图案的上述MoS2封装结构。
根据本发明的实施例,在上述封装结构为hBN封装结构的情况下,上述通过选择性刻蚀工艺,将上述二维原子晶体样品外暴露出的上述封装结构去除,得到形成功能化图案的封装结构包括:
采用XeF2气氛,利用短脉冲在真空腔体内通入XeF2,刻蚀去除上述二维原子晶体样品外暴露出的上述hBN封装结构,使上述暴露出上述二维原子晶体样品的界面,得到形成功能化图案的上述hBN封装结构。
根据本发明的上述实施例提供的二维原子晶体的选择性刻蚀方法,基于范德华异质结对石墨烯的封装保护,利用不同二维原子晶体的化学稳定性的差别,设计了高选择比刻蚀工艺,刻蚀过程只去除作为牺牲层的封装材料而自发停止在石墨烯界面,实现了原子级平整的石墨烯界面的制备,同时也得到石墨烯微纳器件的图案。
本发明的实施例提供了一种二维原子晶体的选择性刻蚀方法,能够精确控制二维材料表面的刻蚀停止点。基于保护层和目标层的化学形状不同,通过精心设计的特定高选择比工艺,可刻蚀去除目标二维材料(如石墨烯)表面的封装保护层(如hBN、MoS2等),而且刻蚀过程停止在目标二维材料表面,防止现有刻蚀工艺对二维材料表面的造成损伤。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1是本发明实施例的二维原子晶体的选择性刻蚀方法的整体结构示意图;
图2是本发明实施例1的形成hBN/G/hBN异质结的整体结构示意图;
图3是本发明实施例2的形成SnSe/G/hBN异质结的整体结构示意图;
图4是本发明实施例1的形成hBN/G/hBN异质结的制备过程示意图;
图5是本发明实施例1的形成异质结的石墨烯表面结构图。
具体实施方式
以下,将参照附图来描述本发明的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本发明的范围。在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本发明实施例的全面理解。然而,明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
石墨烯是由碳原子形成六角蜂窝结构的二维原子晶体,具有优异的光学和电学性能,是微纳器件发展的重要方向。
现在常用的半导体刻蚀工艺中需要用到光刻胶,对石墨烯表面有污染,严重限制石墨烯的电学性能。目前高质量石墨烯器件的构筑是通过范德瓦尔斯异质封装石墨烯完成,广泛采用的是通过hBN将石墨烯封装起来形成的全二维材料构型。
在三维半导体中适用通过刻蚀速率来控制刻蚀过程,在二维材料异质中的上刻蚀速率上难以实现精确控制,因为其仅有少数几个原子层。利用不同二维材料的化学属性不同,采用高选择比的工艺可以解决石墨烯微纳器件的制备。
图1是本发明实施例的二维原子晶体的选择性刻蚀方法的整体结构示意图。
根据本发明的一个方面,如图1所示,提供了一种二维原子晶体的选择性刻蚀方法,包括:
通过在二维原子晶体样品的上下表面构筑具有范德华异质结的封装结构;
在一侧封装结构的表面形成掩膜,暴露出部分封装结构的表面;
通过选择性刻蚀工艺,将二维原子晶体样品外暴露出的封装结构去除,得到形成功能化图案的封装结构;
去除封装结构表面的掩膜,得到表面功能化的二维原子晶体样品;
其中,选择性刻蚀工艺只去除封装结构,而保持二维原子晶体样品的原子结构。
目前业界刻蚀半导体常用的方法是利用通过有机光刻胶用作保护层。在石墨烯上构建范德华异质结,即采用封装结构代替常用方法中的有机光刻胶保护层,可以避免了光刻胶直接使用和湿法刻蚀等方法对石墨烯表面的污染,核心是利用选择性刻蚀,实现石墨烯图案化的方法。
根据本发明的上述实施例提供的二维原子晶体的选择性刻蚀方法,基于范德华异质结中不同二维原子晶体的化学稳定性的差别,设计特定的工艺进行选择性刻蚀,刻蚀环境只去除作为牺牲层的封装材料而石墨烯的原子结构能得到保持,实现了原子级平整的石墨烯界面的制备,得到石墨烯微纳器件的图案。
根据本发明的实施例,二维原子晶体为石墨烯。
根据本发明的实施例,还包括衬底,所述封装结构包括顶部封装结构和底部封装结构,底部封装结构制备在衬底上,然后将二维原子晶体制备在底部封装结构上,随后采用顶部封装结构对二维原子晶体进行封装。
根据本发明的实施例,顶部封装结构与底部封装结构可以采用不同的材料。
根据本发明的实施例,封装结构的材料与二维原子晶体样品的材料的选择比例大于1000。
利用选择性刻蚀,在石墨烯上构建范德华异质结可以避免了光刻胶直接使用和湿法刻蚀等方法对石墨烯表面的污染。
根据本发明的实施例,封装结构的材料采用hBN、层状过渡金属硫属化合物、层状SnSe、层状GeSe中的一种或两种。
根据本发明的实施例,层状过渡金属硫属化合物包括以下化合物:
Ti、V、Ta、Mo、W或Re元素的金属硫化物;
Ti、V、Ta、Mo、W或Re的金属硒化物;
Ti、V、Ta、Mo、W或Re的金属碲化物。
根据本发明的实施例,封装结构的构筑方法采用以下方法中的一种或两种:
直接在二维原子晶体样品表面生长封装结构;
或采用沉积工艺在二维原子晶体样品表面沉积封装结构;
或在衬底上生长封装结构,再将封装结构专移到二维原子晶体样品表面。
根据本发明的实施例,形成掩膜包括:在封装结构的表面涂覆光刻胶,通过刻蚀工艺处理光刻胶,使光刻胶图案化。
根据本发明的实施例,去除封装结构表面的掩膜包括:通过溶剂清洗去除封装结构表面的光刻胶。
根据本发明的实施例,掩膜还可以采用接触式掩膜版或其他的掩膜,不局限于光刻胶。
根据本发明的实施例,在封装结构为MoS2封装结构的情况下,通过选择性刻蚀工艺,将二维原子晶体样品外暴露出的封装结构去除,得到形成功能化图案的封装结构包括:
利用射频源10MHz-100 MHz将Ar气转变成等离子体,刻蚀去除二维原子晶体样品外暴露出的MoS2封装结构,使暴露出二维原子晶体样品的界面,得到形成功能化图案的MoS2封装结构。
进一步的,利用MoS2封装石墨烯,采用Ar等离子(利用射频源参考频率~13MHz将Ar气转变成等离子体,温度在室温20℃附近,参考功率约50W)刻蚀去除MoS2暴露出石墨烯的界面,避免较高的等离子体电压在石墨烯中产生缺陷。
根据本发明的实施例,在封装结构为hBN封装结构的情况下,通过选择性刻蚀工艺,将二维原子晶体样品外的封装结构去除,得到形成功能化图案的封装结构包括:
采用XeF2气氛,利用短脉冲在真空腔体内通入XeF2,刻蚀去除二维原子晶体样品外暴露出的hBN封装结构,使暴露出二维原子晶体样品的界面,得到形成功能化图案的hBN封装结构。
进一步的,最常用的hBN封装石墨烯,采用XeF2气氛(例如日本SAMCO公司的VPE-4F系统的参考参数为低压1~10torr,温度范围约室温约25℃到高温200℃,利用短脉冲在真空腔体内通入XeF2可以更好控制刻蚀过程)刻蚀去除hBN暴露出石墨烯的界面。
根据本发明的实施例,利用SnSe封装石墨烯,采用高温下(350-550℃)在N2和H2气氛(大气压或者低压都可以)刻蚀SnSe暴露出石墨烯的界面。
以下通过较佳实施例来对本发明的技术方案作详细说明,需要说明的是,下文中的具体实施例仅用于示例,并不用于限制本发明。
实施例1:
图2是本发明实施例1的形成hBN/G/hBN异质结的整体结构示意图。
利用hBN将石墨烯的上下表面都封装起来,形成如图2所示的hBN/G/hBN异质结。将异质结样品放入真空腔体中,利用短脉冲在真空腔体内通入XeF2气体,典型参数如脉冲式通入气体,反应时间5s,控制压强约5torr,温度约25℃,逐层刻蚀顶层的hBN。
刻蚀过程会停止在石墨烯的界面,这个过程中石墨烯的原子结构不会改变。
这样就可以得到想要的原子级平整的石墨烯界面,继续功能化。存在多个石墨烯封装层的复杂图案可重复上述步骤1-3得到。
图4是本发明实施例1的形成hBN/G/hBN异质结的制备过程示意图。
图4(a)为在hBN封装结构表面利用微加工刻蚀的Hall bar图案;
图4(b)为在选择性刻蚀工艺暴露出石墨烯的表面;
图4(c)为在hBN封装结构表面,制作成电学器件。
如图4所示,通过将上述hBN/G/hBN异质结表面微加工刻蚀的Hall bar图案,可以稳定的将其制备成电学器件进行使用。
结构表征:
图5是本发明实施例1的形成异质结的石墨烯表面结构图。
图5(a)有机光刻胶直接接触石墨烯表面的石墨烯表面结构图;
图5(b)本发明实施例1的石墨烯表面结构图。
为了表征本发明提供的表面平整度,是指通过扫描探针方法,如原子力显微镜、扫描隧道显微镜等,获得表面一定面积范围内的粗糙度。石墨烯的平整表面起伏均方根(RMS)一般要求优于0.1nm。
如图5所示,图5(a)中采用有机光刻胶直接接触石墨烯表面,然后用有机溶剂溶解去除表层光刻胶,可以看到石墨烯表面依然有明显的残留,图5(b)中利用hBN封装结构作为保护层再用光刻胶,利用高选择比刻蚀工艺后,石墨烯表面平整无污染。
实施例2:
图3是本发明实施例2的形成SnSe/G/hBN异质结的整体结构示意图。
利用MoS2和hBN将石墨烯的上下表面都封装起来,形成如图3所示的MoS2/G/hBN异质结。
在异质结表面旋涂光刻胶(如AZ6130、PMMA等),通过光刻过程将图案转移到光刻胶上。
室温下利用射频源(~13MHz)将Ar气转变成等离子体,刻蚀去除MoS2暴露出石墨烯的界面,参考功率约50W。避免较高的等离子体电压以防Ar离子石墨烯中产生缺陷。利用有机溶剂(如丙酮)溶解去除光刻胶。得到的石墨烯界面图案,继续功能化。重复上述步骤1-3。
至此,已经结合附图对本公开实施例进行了详细描述。需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各零部件的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是,在本公开的具体实施例中,除非有所知名为相反之意,本说明书及所附权利要求中的数值参数是近似值,能够根据通过本公开的内容所得的所需特性改变。具体而言,所有使用于说明书及权利要求中表示组成的尺寸、范围条件等等的数字,应理解为在所有情况中是受到“约”的用语所修饰。一般情况下,其表达的含义是指包含由特定数量在一些实施例中±10%的变化、在一些实施例中±5%的变化、在一些实施例中±1%的变化、在一些实施例中±0.5%的变化。
本领域技术人员可以理解,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合或/或结合,即使这样的组合或结合没有明确记载于本发明中。特别地,在不脱离本发明精神和教导的情况下,本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种二维原子晶体的选择性刻蚀方法,包括:
通过在二维原子晶体样品的上下表面构筑具有范德华异质结的封装结构;
在一侧所述封装结构的表面形成掩膜,暴露出部分所述封装结构的表面;
通过选择性刻蚀工艺,将所述二维原子晶体样品外暴露出的所述封装结构去除,得到形成功能化图案的封装结构;
去除所述封装结构表面的掩膜,得到表面功能化的二维原子晶体样品;
其中,所述选择性刻蚀工艺只去除所述封装结构,而保持所述二维原子晶体样品的原子结构。
2.根据权利要求1所述的二维原子晶体的选择性刻蚀方法,所述二维原子晶体为石墨烯。
3.根据权利要求1所述的二维原子晶体的选择性刻蚀方法,所述封装结构的材料与所述二维原子晶体样品的材料的选择比例大于1000。
4.根据权利要求1所述的二维原子晶体的选择性刻蚀方法,所述封装结构的材料采用hBN、层状过渡金属硫属化合物、层状SnSe、层状GeSe中的一种或两种。
5.根据权利要求1所述的二维原子晶体的选择性刻蚀方法,所述封装结构的构筑方法采用以下方法中的一种或两种:
直接在所述二维原子晶体样品表面生长所述封装结构;
或采用沉积工艺在所述二维原子晶体样品表面沉积所述封装结构;
或在衬底上生长所述封装结构,再将所述封装结构专移到所述二维原子晶体样品表面。
6.根据权利要求4所述的二维原子晶体的选择性刻蚀方法,所述层状过渡金属硫属化合物包括以下化合物:
Ti、V、Ta、Mo、W或Re元素的金属硫化物;
Ti、V、Ta、Mo、W或Re的金属硒化物;
Ti、V、Ta、Mo、W或Re的金属碲化物。
7.根据权利要求1所述的二维原子晶体的选择性刻蚀方法,所述形成掩膜包括:在所述封装结构的表面涂覆光刻胶,通过刻蚀工艺处理光刻胶,使所述光刻胶图案化。
8.根据权利要求7所述的二维原子晶体的选择性刻蚀方法,所述去除所述封装结构表面的掩膜包括:通过溶剂清洗去除所述封装结构表面的光刻胶。
9.根据权利要求4所述的二维原子晶体的选择性刻蚀方法,在所述封装结构为MoS2封装结构的情况下,所述通过选择性刻蚀工艺,将所述二维原子晶体样品外暴露出的所述封装结构去除,得到形成功能化图案的封装结构包括:
利用射频源10MHz-100 MHz将Ar气转变成等离子体,刻蚀去除所述二维原子晶体样品外暴露出的所述MoS2封装结构,使所述暴露出所述二维原子晶体样品的界面,得到形成功能化图案的所述MoS2封装结构。
10.根据权利要求4所述的二维原子晶体的选择性刻蚀方法,在所述封装结构为hBN封装结构的情况下,所述通过选择性刻蚀工艺,将所述二维原子晶体样品外暴露出的所述封装结构去除,得到形成功能化图案的封装结构包括:
采用XeF2气氛,利用短脉冲在真空腔体内通入XeF2,刻蚀去除所述二维原子晶体样品外暴露出的所述hBN封装结构,使所述暴露出所述二维原子晶体样品的界面,得到形成功能化图案的所述hBN封装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211346852.7A CN115697007A (zh) | 2022-10-31 | 2022-10-31 | 二维原子晶体的选择性刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211346852.7A CN115697007A (zh) | 2022-10-31 | 2022-10-31 | 二维原子晶体的选择性刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115697007A true CN115697007A (zh) | 2023-02-03 |
Family
ID=85045287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211346852.7A Pending CN115697007A (zh) | 2022-10-31 | 2022-10-31 | 二维原子晶体的选择性刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115697007A (zh) |
-
2022
- 2022-10-31 CN CN202211346852.7A patent/CN115697007A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109313188B (zh) | 在石墨烯薄片上提供临时保护层 | |
CN109313189B (zh) | 借助硬掩模涂层图案化石墨烯 | |
KR19990029854A (ko) | 막구조를 기체로부터 박리하는 공정을 갖는 반도체 소자 형성법 | |
WO2014105233A2 (en) | Processes for multi-layer devices utilizing layer transfer | |
WO2007002426A2 (en) | Semiconductor device structures and methods of forming semiconductor structures | |
CN112262227B (zh) | 正形碳膜沉积 | |
JP2008060554A (ja) | 共通化合物半導体第3〜5族ウエハ上に集積デバイス用のエピタキシャルウエハを製造する方法 | |
WO2013009833A1 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
CN111681949B (zh) | 晶圆背面的处理方法 | |
DE102017112644A1 (de) | Plasma-zerteilen von siliziumcarbid | |
GB2603905A (en) | A method for the manufacture of an improved graphene substrate and applications therefor | |
US10541135B2 (en) | Source and drain formation using self-aligned processes | |
CN107424923A (zh) | 一种自限制精确刻蚀硅的方法 | |
JP5228381B2 (ja) | 半導体装置の製造方法 | |
KR101857866B1 (ko) | 캐리어를 처리하는 방법 및 그래핀 층을 전사하는 방법 | |
CN115697007A (zh) | 二维原子晶体的选择性刻蚀方法 | |
CN110634958A (zh) | 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法 | |
US11735476B2 (en) | Semiconductor structure and fabrication method thereof | |
CN108615669A (zh) | 半导体结构及其形成方法 | |
CN112466930A (zh) | 一种二维半导体材料的金属接触结构及其制备方法 | |
TWI241651B (en) | Semiconductor etch speed modification | |
WO2014206117A1 (zh) | 降低二维晶体材料接触电阻的方法和设置 | |
Kumaresan et al. | Technologies for realisation of ultra-thin chips | |
CN111825055B (zh) | 金的刻蚀方法 | |
US11588093B2 (en) | Fabrication method for semiconductor nanowires coupled to a superconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |