CN104779150B - 一种后栅工艺中的栅极形成方法 - Google Patents
一种后栅工艺中的栅极形成方法 Download PDFInfo
- Publication number
- CN104779150B CN104779150B CN201410018494.6A CN201410018494A CN104779150B CN 104779150 B CN104779150 B CN 104779150B CN 201410018494 A CN201410018494 A CN 201410018494A CN 104779150 B CN104779150 B CN 104779150B
- Authority
- CN
- China
- Prior art keywords
- gate dielectric
- grid
- dielectric layer
- dielectric material
- thermal annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000003989 dielectric material Substances 0.000 claims abstract description 25
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 37
- 239000000758 substrate Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种后栅工艺中的栅极形成方法，包括：进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；低温热退火，所述热退火的温度低于600℃；在栅介质层上淀积栅极。本方法应用于后栅工艺，在去除伪栅形成栅开口后，通过多次淀积工艺形成栅介质层，每次淀积栅介质材料后都进行低温热退火，从而减少栅介质材料中的缺陷，降低器件的漏电，提高器件的性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种后栅工艺中的栅极形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。
目前，在CMOSFET(互补金属氧化物半导体场效应晶体管)制造工艺的研究可大概分为两个方向，即前栅工艺和栅极替代工艺，前栅工艺的栅极的形成在源、漏极生成之前，会对栅氧化层产生影响，而在器件尺寸不断减小后，会对器件的电学特性产生影响，而栅极替代工艺(后栅工艺，Gate Last)的栅极则在源、漏极生成之后形成，此工艺中栅极不需要承受很高的退火温度，对栅氧化层的影响较小。
研究发现，淀积形成的栅介质层中总会存在各种缺陷，而由于后高K后栅结构中存在低热预算限制(由于源漏NiSi的存在)，退火温度一般不能超过600℃，所以选择适当的淀积后退火(PDA)方法对于减少高k栅介质层中缺陷，降低器件漏电是至关重要的，然而PDA会引起氧与界面层的反应导致EOT增加。
发明内容
本发明旨在为上述问题提供一种可行的解决方案，提供一种栅极形成方法，减少器件的栅介质层中的缺陷，降低器件的漏电。
本发明提供了一种后栅工艺中的栅极形成方法，包括：
进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；每次淀积工艺后低温热退火，所述低温热退火的温度低于600℃；
在栅介质层上淀积栅极。
优选地，所述栅极中包括金属吸氧层。
优选地，所述金属吸氧层包括：Hf、Al、Ti或Be。
优选地，所述热退火的温度低于600℃。
优选地，所述热退火的气氛为N2/O2，温度为450℃，时间为15s，气压为50torr。
优选地，多次淀积工艺中，每次淀积的栅介质材料的厚度为递减。
本发明实施例提供的栅极形成方法，应用于后栅工艺，在去除伪栅形成栅开口后，通过多次淀积工艺形成栅介质层，每次淀积栅介质材料后都进行低温热退火，从而减少栅介质材料中的缺陷，降低器件的漏电，提高器件的性能。
更进一步地，在栅极中形成金属吸氧层，吸除衬底界面的氧，避免过多的氧气与衬底界面反应导致EOT的增加。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明实施例的降低器件EOT的栅极形成方法的流程图；
图2-6示出了根据本发明实施例的方法形成金属栅极的各个阶段的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
正如背景技术中的描述，为了减小器件的漏电，本发明提出了一种后栅工艺中的栅极形成方法，如图1所示，包括：
S100，进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；低温热退火，所述热退火的温度低于600℃；
S110，在栅介质层上淀积栅极。
本发明的方法应用于后栅工艺，在去除伪栅形成栅开口后，通过多次淀积工艺形成栅介质层，每次淀积栅介质材料后都进行低温热退火，减少栅介质材料中的缺陷，降低器件的漏电，提高器件的性能。
为了更好的理解本发明及其效果，以下将对具体的实施例进行详细的描述。
在本发明的实施例中，先按照常规的后栅工艺形成伪栅器件。具体包括：
首先，提供衬底202，参考图2所示。
在本发明的实施例中，所述半导体衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。所述半导体衬底可以已经形成有隔离区，所述隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底为硅衬底。
而后，形成界面层208，参考图2所示。
本实施例中，可以热生长的方式在所述衬底上形成界面层，在本发明实施例中，界面层为SiO2。
接着，如图2所示，形成伪栅210、伪栅侧壁上的侧墙212、伪栅两侧衬底中的源漏区214、源漏区上的金属硅化物层(图未示出)以及层间介质层218。
所述伪栅极可以为非晶硅、多晶硅或氧化硅等，在本实施例中，可以为非晶硅。
所述侧墙可以具有单层或多层结构，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。
所述源漏区可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到所述衬底中形成。
可以通过合适的淀积方法淀积介质材料，例如未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料，而后进行平坦化，例如CMP(化学机械抛光)，来形成所述层间介质层(ILD)。
而后，去除伪栅极210，以形成栅开口220，如图3所示。
可以使用湿蚀刻和/或干蚀刻除去。在本实施例中，可以通过四甲基氢氧化铵(TMAH)去除非晶硅，这样，在原来的伪栅区的区域形成栅开口。也可以进一步将界面层去除。
而后，重新淀积栅介质层214，参考图4所示。
在本发明中，通过多次淀积工艺在栅开口中形成栅介质层，每次淀积工艺包括步骤：淀积栅介质材料；低温热退火，所述热退火的温度低于600℃。
在本实施例中，栅介质材料可以为高k介质材料(例如，和氧化硅相比，具有高介电常数的材料)或其他合适的介质材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等。若要形成预定厚度的栅介质层，可以分多次进行淀积，每次淀积一定厚度的栅介质材料，并在每次淀积后进行低温热退火来形成该栅介质层，低温热退火是指退火温度低于600℃。在优选的实施例中，所述热退火的气氛为N2/O2，温度为450℃，时间为15s，气压为50torr。
在本实施例中，多次淀积时，每次淀积的栅介质材料的厚度为等厚度，即后一次淀积的栅介质层的厚度比前一次淀积的栅介质层的厚度是一样的。而在更优的实施例中，每次淀积的栅介质材料的厚度为递减的，即后一次淀积的栅介质层的厚度比前一次淀积的栅介质层的厚度小，以三次淀积为例，第二次淀积的栅介质材料的厚度小于第一次淀积的栅介质材料的厚度，第三次淀积的栅介质材料的厚度小于第二次淀积的栅介质材料的厚度。相对淀积次数相同且每次厚度相同的均匀淀积，更多的顶层缺陷将被填充。
接着，在栅介质层上淀积栅极216、218，参考图5所示。
所述电极可以为一层或多层结构，可以包括金属材料或多晶硅或他们的组合，金属材料例如Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等。
由于分多次进行淀积栅介质材料且每次都进行退火，多次退火环境下会使得衬底界面处形成氧化层，而导致器件的EOT增加，影响器件的性能。在优选的实施例中，栅极中包括金属吸氧层，金属氧吸除层易于和氧气结合，避免过多的氧气与衬底界面反应导致EOT的增加，金属吸氧层可以为Hf、Al、Ti或Be等。
在本实施例中，在栅介质层上依次淀积Ti金属吸氧层216以及多晶硅层218。
而后，进行平坦化，以形成替代栅极216、218，参考图6所示。
而后，可以根据需要，对上述器件进行进一步的加工，如形成接触塞以及后续金属互连结构等。
至此形成了根据本发明制造方法的半导体器件。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (3)
1.一种后栅工艺中的栅极形成方法，其特征在于，包括：
进行多次淀积工艺以在栅开口中形成栅介质层，淀积工艺包括步骤：淀积栅介质材料；每次淀积工艺后低温热退火；
所述低温热退火的气氛为N2/O2，温度为450℃，时间为15s，气压为50torr；
多次淀积工艺中，每次淀积的栅介质材料的厚度为递减；
在栅介质层上淀积栅极。
2.根据权利要求1所述的形成方法，其特征在于，所述栅极中包括金属吸氧层。
3.根据权利要求2所述的形成方法，其特征在于，所述金属吸氧层包括：Hf、Al、Ti或Be。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018494.6A CN104779150B (zh) | 2014-01-15 | 2014-01-15 | 一种后栅工艺中的栅极形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018494.6A CN104779150B (zh) | 2014-01-15 | 2014-01-15 | 一种后栅工艺中的栅极形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779150A CN104779150A (zh) | 2015-07-15 |
| CN104779150B true CN104779150B (zh) | 2017-10-20 |
Family
ID=53620559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410018494.6A Active CN104779150B (zh) | 2014-01-15 | 2014-01-15 | 一种后栅工艺中的栅极形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779150B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011005718B4 (de) * | 2011-03-17 | 2012-10-31 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur |
| US8716118B2 (en) * | 2012-01-06 | 2014-05-06 | International Business Machines Corporation | Replacement gate structure for transistor with a high-K gate stack |
-
2014
- 2014-01-15 CN CN201410018494.6A patent/CN104779150B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779150A (zh) | 2015-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331200B1 (en) | Semiconductor device and method for fabricating the same | |
| US9876079B2 (en) | Nanowire device and method of manufacturing the same | |
| US7566606B2 (en) | Methods of fabricating semiconductor devices having strained dual channel layers | |
| CN103943499B (zh) | 鳍式场效应晶体管的形成方法 | |
| US10096672B2 (en) | Semiconductor device having barrier layer to prevent impurity diffusion | |
| US9349588B2 (en) | Method for fabricating quasi-SOI source/drain field effect transistor device | |
| CN106158860B (zh) | 半导体结构及其制造方法 | |
| US9530871B1 (en) | Method for fabricating a semiconductor device | |
| WO2011079594A1 (zh) | 一种半导体器件及其制造方法 | |
| US8470662B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI564966B (zh) | 半導體裝置結構及其形成方法 | |
| CN104916542A (zh) | 半导体器件的结构及其制造方法 | |
| TW200849558A (en) | CMOS circuits with high-k gate dielectric | |
| CN106910713B (zh) | 半导体装置及其制造方法 | |
| CN102339752A (zh) | 一种基于栅极替代工艺的制造半导体器件的方法 | |
| CN107068553B (zh) | 半导体结构及其形成方法 | |
| CN109103108A (zh) | 一种半导体器件的形成方法 | |
| JP2014220496A (ja) | トランジスタデバイスのゲート金属層を設ける方法および関連するトランジスタ | |
| CN106328501B (zh) | 半导体器件的制造方法 | |
| CN106298665B (zh) | 半导体器件的制造方法 | |
| WO2016124110A1 (zh) | 半导体器件及其制造方法、电子装置 | |
| CN102931085A (zh) | 半导体器件及其制造方法 | |
| CN104779150B (zh) | 一种后栅工艺中的栅极形成方法 | |
| CN103943492A (zh) | 一种半导体器件及其制备方法 | |
| WO2013159455A1 (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |