CN104756229A - 用于生产半导体结构的方法 - Google Patents

用于生产半导体结构的方法 Download PDF

Info

Publication number
CN104756229A
CN104756229A CN201380056283.5A CN201380056283A CN104756229A CN 104756229 A CN104756229 A CN 104756229A CN 201380056283 A CN201380056283 A CN 201380056283A CN 104756229 A CN104756229 A CN 104756229A
Authority
CN
China
Prior art keywords
substrate
formation
material layer
gallium
forming region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380056283.5A
Other languages
English (en)
Other versions
CN104756229B (zh
Inventor
戴维·沃夫雷
休伯特·波诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN104756229A publication Critical patent/CN104756229A/zh
Application granted granted Critical
Publication of CN104756229B publication Critical patent/CN104756229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种用于在表面包括硅的衬底(100)的表面(105)上制造至少一个半导体结构(130)的方法。该方法包括以下步骤：提供衬底(100)；形成与表面(105)的被称为形成区的区域(101)接触的第一材料层(120)，表面(105)的被称为自由区的剩余部分(102)保持没有所述第一材料，形成区(101)的尺寸与第一材料适合于形成结构(130)，第一材料包括镓，所述第一材料层(120)的形成发生在低于600摄氏度的温度下，并且形成与第一材料层(120)接触的结构(130)。

Description

用于生产半导体结构的方法
技术领域
本发明涉及基于半导体结构的电子和光电子元件领域。
为了增强半导体元件的性能，该领域的研究集中于微米甚至是纳米尺寸的结构。
事实上，使用这样的结构提供了大量的优点。这些优点特别包括：这样的尺寸提供了研发三维元件而不再是平面元件的选择。以此方式，在不会明显增加元件的尺寸的情况下元件的功能性表面积显著增大。在半导体导线的情况下更是如此。
在这些结构、尤其是半导体导线的研究领域中，这些结构和半导体线的受控制造的优化方法始终是优先考虑的。
以此方式，本发明特别涉及一种用于制造半导体结构以及半导体元件的方法。
背景技术
诸如氮化镓(GaN)导线之类的半导体结构的受控制造方法应当考虑到与半导体结构的类型以及半导体结构的组成材料相关联的约束，并且考虑到与衬底的组成材料相关联的约束。
事实上，通常用于在衬底上形成结构的方法包括沉积材料，半导体结构形成在沉积的材料中。该沉积的实现方式为，待沉积材料仅在衬底的被称为形成区的某些区域上选择性生长。该选择性生长能够根据结构的组成材料以及衬底表面的材料以各种方式获得。
以此方式，通过例如借助于表面纹理化预先且局部修改形成区以形成待沉积材料的成核中心来获得的该生长选择性在现有技术中起重要作用。以此方式，形成区上的成核能量被降低，这使得可以促进所述材料在修改后的区域上的生长。在材料沉积在衬底表面上的沉积过程中，材料因此优先地在形成区上生长并形成用于结构生长的籽晶。在形成籽晶后，衬底与籽晶之间的材料成核能量的差别显著促进了材料在籽晶上的沉积并允许选择性生长。因此，结构仅形成在形成区上。
虽然这样的方法使得在衬底表面上能够形成受控结构，但还是包含了重要的缺陷。事实上，比如近场显微或者离子束聚焦表面修改技术等用于修改表面的方法是局部因而顺序的方法。因此，为了在更大的区域上，例如在直径为20cm的硅晶圆的区域上制造结构，表面修改步骤花费很长时间，这并不符合量产约束。
现有技术，尤其是美国专利US 8039854还突出了借助于预先沉积在衬底表面上的掩模来获得待沉积材料的生长选择性。在这样的方法中，在制成掩模的材料上待沉积材料的生长被减缓甚至阻止。该掩模还被配置为仅保留形成区自由。以此方式，待沉积材料仅能够在形成区上生长，该材料在衬底表面的其余部分的生长受到限制。
该方法的优点是为了释放形成区而与光刻方法兼容。以此方式，形成掩模所需的步骤，尤其是释放形成区的步骤可以在不考虑衬底的大小的情况下在整个衬底表面上并行完成。以此方式，因为该方法不需要使用局部因而顺序的表面修改方法，并因此不存在任何与量产约束不兼容的步骤。
然而，无论生产方法是顺序生产方法还是并行生产方法，用于在包括硅的表面上制造包括镓(Ga)的结构的方法依然存在的问题是：使用镓(Ga)的硅(Si)刻蚀现象与待沉积材料的晶化现象相悖。
因此，为了在包括硅(Si)的表面上形成包括镓(Ga)的结构，有必要预先使用保护层来保护衬底表面，该保护层例如是具有相对不导电缺点的一层氮化铝(AlN)，或者有必要寻找特别适合待形成结构的生长条件。这两个技术方案都不是很理想，这是因为，第一个技术方案无法在衬底与形成的结构之间形成令人满意的电接触，并且第二个技术方案针对每种类型的待形成结构都需要很长的适应过程。
发明内容
本发明的目的是纠正这些缺陷。
因此，本发明的一个目标是提供一种在衬底表面上制造半导体结构的方法，该结构包括镓并且衬底表面包括硅，该方法不包括使用氮化铝(AlN)成核层中的固有问题并且不需要很长的适应程序。
为此，本发明涉及一种在衬底表面上制造至少一个半导体结构的方法，所述办法包括以下步骤：
提供所述衬底，所述衬底的所述表面包括硅；
形成与所述表面的被称为形成区的区域接触的第一材料层，所述表面的被称为自由区的剩余部分保持没有所述第一材料，所述形成区的尺寸和所述第一材料适合于形成所述形成区的横向尺寸介于100nm与1μm之间的所述结构，所述第一材料包括镓，所述第一材料层的形成发生在低于600摄氏度的温度下；
形成与所述第一材料层接触的所述结构。
所述形成区的尺寸与第一材料适合于形成横向尺寸介于100nm与1μm之间的结构。
这样的方法使得在结构形成步骤之前，可以在衬底上建立由包括镓的第一材料组成的形成区，而不会使得来自第一材料的镓与来自表面的硅相互所用或者可以使镓与硅之间的相互作用最小化。事实上，镓与硅之间的反应在高于800摄氏度的温度下占优。以此方式，制作成形成区的材料的镓(Ga)组分保持与沉积的材料的镓组分基本相同，镓不会与表面反应。
第一材料层与表面直接接触。
以上以及下文中所使用的表达“在低于600摄氏度的温度下形成层”指的是衬底表面的温度在层生长过程中平均不超过600摄氏度或773K。
由于形成区的组分适合于结构形成，所以生成的形成区具有比衬底表面更低的成核能量并且因此促进在结构在表面上的形成。这使得结构的选择性生长受到形成区的控制，而不需要表面的剩余部分上的掩模并且提前提供氮化铝(AlN)层。
此外，在形成区上产生第一材料层与光刻方法相容并因此可以在不考虑衬底尺寸的情况下在整个衬底表面上并行进行。由于这一可能性，这样的方法尤其适合于半导体结构的量产。
第一材料可以是镓、基于镓和铟的合金或者基于镓和铝的合金。
铝或铟可以是较小分数，铝或铟的摩尔分数例如小于20％。
第一材料，即基于铝分数减小的镓铝合金或者基于铟分数减小的镓铟合金，允许制备室温下特别稳定的第一材料层。
必须理解，在本申请的之前和剩余部分，基于镓铝的合金为二元镓铝合金或者镓和铝的摩尔分数占优并且其他元素为杂质的超序合金，也就是说，每个杂质元素的摩尔分数小于1％。
必须理解，在本申请的之前和剩余部分，基于镓铟的合金为二元镓铟合金或者镓和铟的摩尔分数占优并且其他元素为杂质的超序合金，也就是说，每个杂质元素的摩尔分数小于1％。
用于形成第一材料层的步骤包括诸如物理气相沉积之类的用于沉积第一材料的子步骤。
这样的用于沉积第一材料的子步骤适合于形成第一材料层并同时限制镓与衬底表面之间的相互作用。事实上，物理气相沉积方法适合于进行低温沉积，并且一部分材料以阳离子形式沉积，其中的组分基于待沉积材料并且并不是原子形式。以此方式，低沉积温度以及某些沉积的镓原子与其他原子结合这一事实减小了镓原子与衬底表面的原子之间相互作用的风险。
在本申请的以上和剩余部分，应当理解的是，物理气相沉积是如阴极溅射这样的溅射沉积以及如脉冲激光沉积这样的蒸发沉积。
用于对表面的自由区进行氮化的步骤可以被设想在用于形成第一材料层的步骤与用于形成结构的步骤之间。
这样的氮化步骤适合于使用表面上存在的硅仅在并未受到第一层保护的表面的区域(即自由区)上形成氮化硅。以此方式，由于表面组分的改变，自由区与镓(Ga)的反应更小。该氮化硅层还适合于自由区上衬底表面的电钝化，因此避免必须在结构的生长之后进行昂贵的额外钝化步骤。
氮化步骤可以在自由区和第一材料层上都进行。
用于形成半导体结构的步骤可以包括：用于使用金属有机物前驱物在第一层上进行第一材料的气相外延生长以形成半导体结构的与第一层接触的至少一部分的步骤。
用于形成第一材料层的步骤可以包括以下子步骤：
形成仅覆盖表面的自由区的保护层；
在形成区上沉积第一材料，自由区受到保护层的保护；以及
移除保护层。
用于形成该层的步骤可以包括以下子步骤：
在整个衬底表面上沉积第一材料；
移除第一材料覆盖自由区的部分。
这两个选择适合于仅在形成区上形成第一材料层，因此仅在形成区上形成导线。
衬底至少在其表面上可以包括质量分数大于30％的硅，衬底表面优先基本由硅组成。
这样的方法尤其适合于使用这样的衬底。事实上，因为镓与硅具有强烈反应，这样的方法使得可以在硅的质量分数很高的衬底上消除该强烈反应对该方法所形成的结构的影响。
用于形成半导体结构的步骤是用于形成半导体导线的步骤，半导体导线至少在与该第一材料层接触的部分为氮化镓(GaN)。
本发明还涉及一种元件，包括：
衬底，该衬底的表面包括硅；
半导体结构；
该元件进一步包括：
第一材料层，在衬底的被称为形成区的区域上与衬底表面接触，衬底表面的剩余部分被称为自由区，第一材料包括镓，
该结构与第一材料层接触。
这样的元件可以很容易地借助于根据本发明的方法进行生产，而不像根据现有技术的元件那样需要在用于形成半导体结构的衬底上提供硬掩模的复杂步骤。这防止了结构污染的风险结构污染与通常在结构形成之后需要对根据现有技术的元件进行的用于移除硬掩模的方法相关联。
衬底至少在其表面上可以包括质量分数为20％的硅(Si)。
衬底可以是硅Si衬底。
与根据现有技术的衬底与衬底表面的质量分数相同的元件相比，这样的元件包括结构与衬底之间的增强界面。事实上，通过使用这样的元件，结构的形成在不需要缓冲层的情况下不会导致衬底中的硅与结构中的镓之间的相互作用，而该相互作用会使结构和衬底之间的界面退化。
自由区的衬底表面可以由氮化材料组成。
该结构可以是半导体导线，半导体导线至少在与该第一材料层接触的部分为氮化镓GaN。
附图说明
通过阅读仅用于说明而非限定的实施例的示例说明并参考附图将更好地理解本发明，在附图中：
图1a至图1e示出了用于形成根据第一实施例的结构的各个步骤的截面视图；
图2a至2d示出了用于在形成区上制备根据本发明的第二实施例的第一材料层的各个步骤的截面视图；
图3a和3b分别示出了用于氮化表面的自由区的步骤的截面视图以及用于生长根据本发明的第三实施例的结构的步骤。
各个附图的相同、相似或等效部分具有相同的附图标记以使得附图之间的比较更加容易。
附图中所示的各个部分并不需要基于同一的分数，以便于更容易阅览附图。
具体实施方式
本发明涉及三维结构的制造，例如微米线、纳米线或棱锥形元件的制造。用于制造微米线或纳米线的实施例将在以下说明书中进行说明。然而，这些实施例可以被用于制造不同于微米线或纳米线的三维结构，例如用于制造棱锥形三维结构。
在整个文件中，术语“导线(wire)”指的是半导体结构的具有三维和狭长形状的半导体纳米线或微米线，其中，两个维度上的数量级介于5nm与2.5μm之间，第三维上的数量级为其他两个维度上的数量级的2倍、5倍或者优选地为10倍。
在某些实施例中，横向尺寸可以小于或等于大约1μm，较优地介于100nm与300nm之间。在某些实施例中，每个纳米线的高度，或者纵向尺寸可以大于或等于500nm，较优地介于1μm与50μm之间。
图1a至1e示出了用于制造根据本发明的第一实施例的结构的方法的主要步骤，尤其是在硅(Si)衬底100上应用氮化镓(GaN)半导体导线130的情况下。
这样的特定应用是本发明的一个优选应用。然而，本发明并不限于在硅(Si)衬底100上制造氮化镓(GaN)导线130，并且还包含在衬底上制造由氮化镓之外的其他包含镓的半导体材料制成的半导体导线的方法，该其他包含镓的半导体材料例如为砷化镓(GaAs)、氮化铟镓(InGaN)或氮化铝镓(AlGaN)，衬底可以是硅衬底或者表面包括硅的衬底。
这样的制造方法包括以下步骤：
如图1a中所示，提供衬底100；
如图1b中所示，将掩模110沉积在衬底的表面上，掩模110仅留出所述表面的被称为形成区的用于形成半导体导线的区域101，表面105的剩余部分表示所谓的自由区；
如图1c中所示，在形成区101上沉积包括镓的第一材料层120，自由区102受到掩模110的保护；
如图1d中所示，移除掩模110以使自由区102自由并且仅在表面105上留出由第一材料覆盖的形成区101，自由区102没有第一材料和掩模110；
如图1e中所示，通过沉积包括镓的第二材料来生长导线130，该生长基本发生在与形成区101的接触上，因为第一材料的组分使得形成区101的成核能量小于自由区102的成核能量。
用于提供衬底100的步骤具体包括提供基本平整的衬底，该衬底100的表面105用于形成半导体导线130。这样的衬底100一般是半导体衬底，例如，由硅(Si)、碳化硅(SiC)制成的衬底或由具有包括硅(Si)的表面的蓝宝石(Al2O3)制成的衬底。
为了更易于理解，在文件的以下内容中，术语“表面”指的是衬底100的用于形成导线130的表面105。根据本发明，该表面包括包括有硅的材料。
在不超出本发明的范围的情况下，衬底100还可以由诸如玻璃(SiO2)之类的非半导体材料制成，或者仅包括沿用于形成导线130的表面105延伸的半导体层。根据本发明的应用的一个特别适合的选择，衬底100在表面105上具有的硅(Si)的质量分数大于30％。
如上所述，在特定应用中，衬底100是微电子和光电子产业中使用的硅衬底。导电类型和多数载流子浓度基于借助于根据本发明的方法获得的导线130所形成的元件的类型来限定。以此方式，衬底的导电类型例如使得多数载流子为电子并且多数载流子浓度大于1018cm-3。这样的浓度尤其适合使衬底极化。
在用于形成掩模110的步骤期间形成的掩模110是惯常用在微电子产业中的掩模，例如，由二氧化硅、氮化硅制成的掩模、或者在层120的沉积温度小于100摄氏度时由聚合树脂制成的掩模。掩模110适合用于覆盖自由区102并留出形成区101。因为用于形成掩模110的这些步骤是本领域的技术人员已知的，所以本文中不再对该步骤进行详述。
掩模110起到自由区的保护层的作用。
对于特定应用，形成区101中的每个都呈碟形，其中，直径介于50nm与5μm之间。以此方式，有可能以介于每平方厘米105至108个区域之间的密度在衬底表面上分布形成区101。显然，根据该特定应用，形成区101中每个的形状都可以不同于碟形，诸如由六边形、正方形或矩形限定的形状。
在用于沉积第一材料的步骤期间所沉积的第一材料层120包括包含镓(Ga)的半导体材料。以此方式，第一材料同样可以是二元半导体，例如砷化镓(GaAs)和氮化镓(GaN)，或者是三元半导体，例如砷化铟镓(InGaAs)、氮化铟镓(InGaN)和氮化铝镓(AlGaN)，或者是四元半导体，例如磷化砷镓铟(indium-gallium arsenide-phosphide)。
在本发明的一个优选选择中，第一材料层120是镓、基于镓和铟的合金或者基于铝和镓的合金。根据该可能性，在基于铝和镓的合金或者基于镓和铟的合金的情况下，镓浓度占优，铝或铟的摩尔分数为较优地小于20％的较小分数。
用于沉积第一材料的步骤通过使用适合于保证第一材料层120的形成温度保持低于600摄氏度(或873K)的沉积方法来进行。第一材料层120的这样的形成温度意味着衬底表面105的温度在形成层120的整个步骤中平均低于600摄氏度。根据本发明的一个优选选择，衬底表面105的温度在整个形成层120的步骤中低于600摄氏度。
以此方式，在此步骤中，所使用的沉积方法例如可以是物理气相沉积(或PVD)方法，诸如阴极溅射或者脉冲激光沉积(或PLD)方法。
使得第一材料层的形成温度能够低于600摄氏度的沉积方法适合于在第一层120的形成过程中对第一材料的镓原子与表面105的原子的相互作用加以限制。这避免了表面105以及第一材料层120的退化，而该退化可能不利于形成所述结构。
在此步骤中，沉积的材料层120的厚度优选地选择为介于3nm与100nm之间并且有利地介于3nm与30nm之间。
在特定应用中，因为将要形成在表面105上的导线130为氮化镓GaN导线，所以第一材料是氮化镓GaN并且所述第一材料层120在反应式阴极溅射过程中形成。根据该选择，沉积的材料可以包括很小分数的硅以便形成第一材料层120，第一材料层120由以硅为掺杂元素的氮化镓GaN制成。
用于移除掩模110的步骤在对形成掩模的材料进行选择性刻蚀的过程中完成，掩模110适合于不对衬底的表面105和第一材料的表面进行刻蚀。该刻蚀可以是湿法刻蚀或干法刻蚀，诸如反应离子刻蚀。因为这样的选择性刻蚀方法是本领域的技术人员已知的并且并不专用于本发明，所以本申请中不再对其进行详述。
关于用于形成结构130的步骤，则借助于惯常用于形成半导体结构的沉积方法来获得。在此步骤中，第二材料优选与第一材料基本相同。与第一材料基本相同的第二材料使得形成区101在第二材料的沉积过程中的成核能量远低于自由区102的表面的成核能量。事实上，在这些条件下，第一材料层120的晶格参数与第二材料的晶格参数基本相同，第一材料层120上的第二材料的沉积实际上是同质外延生长。这保证了基本甚至仅仅发生在形成区101上的结构130的生长具有令人满意的选择性。
在特定应用中，第二材料与第一材料基本相同并且因此为氮化镓GaN。在此特定应用中，在形成结构130的步骤期间使用的沉积方法优先为金属有机物化学气相沉积(MOCVD)步骤。
显然，不论是在本发明的一般背景下还是在特定应用的范围内，结构130中每个的与相应的形成区101接触的部分的组分优先包括基本与第一材料相同的第二材料。结构130中每个的剩余部分可以具有不同的组分，从而根据预期应用形成结构中每个的功能区。
因此，这样的方法通过促进结构130在衬底表面的区域上的生长来提供对结构形成的监视而适合于制造包括镓(Ga)的结构130。此外，该方法适合于结构的量产并且不包括在结构130的生长过程中使用掩模的固有问题。
这样的结构130适合于制造半导体元件。这样的元件(未示出)包括：
衬底100，
第一材料层120，在形成区101上与衬底100的表面105接触，第一材料包括镓，
多个半导体结构130，每个半导体结构130都与形成区101之一接触。
图2a至2d示出了根据本发明的第二实施例的生产方法的主要步骤。这样的方法与根据第一实施例的方法的区别在于所要形成结构130的衬底100的整个表面上的形成步骤，在于掩模110被沉积为仅与形成区101接触，自由区102没有掩模，并且在于，在用于形成掩模110的步骤与用于移除掩模110的步骤之间提供了选择性刻蚀步骤，选择性刻蚀步骤适合于对第一材料层120的并没有被掩模110保护的部分进行刻蚀。
以此方式，根据该第二实施例的制造方法包括以下步骤：
与根据图1a中所示的第一实施例的制造方法的步骤相同，提供衬底100，
如图2a中所示，在衬底100的用于与结构130接触的表面105上沉积包括镓的第一材料层120，
如图2b中所示，在第一材料层120的表面上沉积掩模110，该掩模110仅覆盖形成区101，而第一材料层120的覆盖自由区102的部分并不覆盖有掩模110，
如图2c中所示，移除第一材料层120覆盖自由区102的部分，第一材料层120覆盖形成区101的部分受到掩模110保护，
如图2d中所示，移除掩模110以便使第一材料层120覆盖形成区101的部分自由，
以与图1e中所示的根据第一实施例的制造方法的步骤相同的方式，通过沉积包括镓(Ga)的第二材料来生长导线130，该生长基本发生在与形成区101的接触上，由于第一材料的组分而使得形成区101的成核能量低于自由区102的成核能量。
用于移除第一材料层120覆盖自由区102的部分的步骤可以借助于对第一材料层120进行选择性刻蚀来实现，该选择性刻蚀适合于不对衬底100的表面以及掩模110进行刻蚀。
根据第二实施例的方法的其他步骤与根据本发明的第一实施例的方法的步骤相同。
图3a和3b示出了根据本发明的第三实施例的制造方法的两个步骤。根据第三实施例的制造方法与根据第二实施例的方法的区别在于，在用于移除掩模110的步骤与用于形成导线130的步骤之间存在用于对自由区102的表面105进行氮化的步骤。
氮化步骤包括向衬底100施加一股高温氮N2或者氨NH3，从而在衬底100的表面105的硅Si与氮N原子之间得到氮化反应。用于实现这样的步骤的条件在2005年第474期“薄固体膜(Thin Solid films)”杂志第326至329页中刊登的Z.HONGLIANG等人的文章中进行了说明。
这样的步骤适合于在衬底100的表面105的自由区102上形成氮化硅SiN层103。以此方式形成的氮化硅层103使得衬底100的表面105在自由区102上经受化学和电钝化。在自由区102上存在衬底100的表面105钝化的情况下，第二材料被禁止在自由区102上生长，第二材料在形成区101上的生长的选择性相对于第一和第二实施例增大。
氮化步骤可以在自由区和第一材料层上都进行。
较优地，氮化条件适合于使得形成的氮化硅(SiN)的厚度小于形成区101的最小表面尺寸的一半。这样的氮化硅厚度条件适合于在衬底与导线之间提供高质量的电接触。
这样的氮化硅层103适合于对衬底的自由区102上与并未与导线接触的表面的部分所对应的区域上的衬底的电钝化进行优化而不需要如现有技术所实现的那样额外步骤，这些额外步骤通常包括昂贵的光刻步骤。
在本申请中，虽然所述的导线是组分沿半导体导线的整个长度同质的半导体导线，但是在不超出本发明的范围的情况下，在形成导线的步骤期间形成的导线可以是在导线高度上的至少部分上具有变化组分的导线，例如便于形成发光二极管的半导体结。类似地，在用于形成导线的过程中形成的导线可以是核壳型导线，导线的组分径向变化。

Claims (8)

1.一种用于在衬底(100)的表面(105)上制造至少一个半导体结构(130)的制造方法，所述方法包括以下步骤：
提供所述衬底(100)，所述衬底(100)的所述表面包括硅；
形成与所述表面(105)的被称为形成区的区域(101)接触的第一材料层(120)，所述表面(105)的被称为自由区的剩余部分(102)保持没有第一材料，所述形成区(101)的尺寸和所述第一材料适合于形成所述形成区的横向尺寸介于100nm与1μm之间的所述结构(130)，所述第一材料包括镓，所述第一材料层(120)的形成发生在低于600摄氏度的温度下；以及
形成与所述第一材料层(120)接触的所述结构(130)。
2.根据权利要求1所述的制造方法，其中，用于形成所述第一材料层(120)的步骤包括诸如物理气相沉积之类的用于沉积所述第一材料的子步骤。
3.根据权利要求1或2所述的制造方法，其中，在用于形成所述第一材料层(101)的步骤与用于形成所述结构(130)的步骤之间设置用于对所述表面(105)的所述自由区(102)进行氮化的步骤。
4.根据前述权利要求中任一项所述的制造方法，其中，用于形成所述半导体结构的步骤可以包括：用于使用金属有机物前驱物在所述第一材料层(120)上进行所述第一材料的气相外延生长以形成所述半导体结构的与所述第一材料层(120)接触的至少一部分的步骤。
5.根据前述权利要求中任一项所述的制造方法，其中，用于形成所述第一材料层(120)的步骤可以包括以下子步骤：
形成仅覆盖所述表面(105)的所述自由区(102)的保护层(110)；
在所述形成区(101)上沉积所述第一材料，所述自由区(102)受到所述保护层(110)保护；以及
移除所述保护层(110)。
6.根据权利要求1至4中任一项所述的制造方法，其中，用于形成所述第一材料层(120)的步骤包括以下子步骤：
在整个所述衬底(100)的表面(105)上沉积所述第一材料；
移除所述第一材料覆盖所述自由区(102)的部分。
7.根据前述权利要求中任一项所述的制造方法，其中，所述衬底(100)至少在其表面上包括质量分数大于30％的硅，所述衬底(100)的所述表面(105)基本由硅组成。
8.根据前述权利要求中任一项所述的制造方法，其中，用于形成所述结构(130)的步骤为用于形成半导体导线的步骤，所述半导体导线至少在与所述第一材料层(120)接触的部分为氮化镓GaN。
CN201380056283.5A 2012-10-26 2013-10-24 用于生产半导体结构的方法 Active CN104756229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1260234A FR2997551B1 (fr) 2012-10-26 2012-10-26 Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
FR1260234 2012-10-26
PCT/EP2013/072326 WO2014064220A1 (fr) 2012-10-26 2013-10-24 Procede de fabrication d'une structure semiconductrice

Publications (2)

Publication Number Publication Date
CN104756229A true CN104756229A (zh) 2015-07-01
CN104756229B CN104756229B (zh) 2020-06-30

Family

ID=47356220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380056283.5A Active CN104756229B (zh) 2012-10-26 2013-10-24 用于生产半导体结构的方法

Country Status (6)

Country Link
US (1) US9214341B2 (zh)
EP (1) EP2912682B1 (zh)
JP (1) JP6305418B2 (zh)
CN (1) CN104756229B (zh)
FR (1) FR2997551B1 (zh)
WO (1) WO2014064220A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735663A (zh) * 2017-04-18 2018-11-02 原子能和替代能源委员会 制造led矩阵显示装置的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3001335A1 (fr) 2013-01-22 2014-07-25 Commissariat Energie Atomique Structure semiconductrice et procede de fabrication d'une structure semiconductrice
FR3004005B1 (fr) 2013-03-28 2016-11-25 Commissariat Energie Atomique Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique
FR3020908B1 (fr) 2014-05-07 2017-09-15 Commissariat Energie Atomique Optimisation du debit dans un systeme li-fi
FR3023065B1 (fr) 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
FR3023061B1 (fr) 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490844A (zh) * 2002-10-16 2004-04-21 中国科学院半导体研究所 氮化镓及其化合物半导体的横向外延生长方法
US20070108466A1 (en) * 2005-08-31 2007-05-17 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US20080108224A1 (en) * 2006-10-12 2008-05-08 Zhaoning Yu Patterning methods
CN101410950A (zh) * 2006-03-23 2009-04-15 雷诺根公司 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
WO2009009612A9 (en) * 2007-07-09 2009-07-09 Nanocrystal Llc Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
CN102254961A (zh) * 2011-05-28 2011-11-23 惠州市易晖太阳能科技有限公司 一种太阳能电池专用绒面导电玻璃及其制备方法与应用
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US20120129290A1 (en) * 2010-11-24 2012-05-24 National Taiwan University Method for forming semiconductor nano-micro rods and applications thereof
WO2012075461A1 (en) * 2010-12-02 2012-06-07 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence
CN102709410A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 纳米柱发光二极管的制作方法
CN102760796A (zh) * 2011-04-29 2012-10-31 清华大学 发光二极管的制备方法
US20130019918A1 (en) * 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
CN102959739A (zh) * 2010-12-08 2013-03-06 崇高种子公司 Iii族氮化物半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
KR100661714B1 (ko) * 2005-05-17 2006-12-26 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
US7521274B2 (en) * 2006-03-10 2009-04-21 Stc.Unm Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material
JP5940069B2 (ja) * 2010-09-14 2016-06-29 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 発光するナノワイヤー系光電子デバイス

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490844A (zh) * 2002-10-16 2004-04-21 中国科学院半导体研究所 氮化镓及其化合物半导体的横向外延生长方法
US20070108466A1 (en) * 2005-08-31 2007-05-17 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN101410950A (zh) * 2006-03-23 2009-04-15 雷诺根公司 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
US20080108224A1 (en) * 2006-10-12 2008-05-08 Zhaoning Yu Patterning methods
WO2009009612A9 (en) * 2007-07-09 2009-07-09 Nanocrystal Llc Growth of self-assembled gan nanowires and application in nitride semiconductor bulk material
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
WO2012050888A2 (en) * 2010-09-28 2012-04-19 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US20120129290A1 (en) * 2010-11-24 2012-05-24 National Taiwan University Method for forming semiconductor nano-micro rods and applications thereof
WO2012075461A1 (en) * 2010-12-02 2012-06-07 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices based on repetitive multiple step growth-etch sequence
CN102959739A (zh) * 2010-12-08 2013-03-06 崇高种子公司 Iii族氮化物半导体器件及其制造方法
CN102760796A (zh) * 2011-04-29 2012-10-31 清华大学 发光二极管的制备方法
CN102254961A (zh) * 2011-05-28 2011-11-23 惠州市易晖太阳能科技有限公司 一种太阳能电池专用绒面导电玻璃及其制备方法与应用
US20130019918A1 (en) * 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
CN102709410A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 纳米柱发光二极管的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735663A (zh) * 2017-04-18 2018-11-02 原子能和替代能源委员会 制造led矩阵显示装置的方法
CN108735663B (zh) * 2017-04-18 2023-07-14 原子能和替代能源委员会 制造led矩阵显示装置的方法

Also Published As

Publication number Publication date
WO2014064220A1 (fr) 2014-05-01
CN104756229B (zh) 2020-06-30
JP2016503577A (ja) 2016-02-04
US9214341B2 (en) 2015-12-15
EP2912682B1 (fr) 2023-02-15
EP2912682A1 (fr) 2015-09-02
FR2997551A1 (fr) 2014-05-02
JP6305418B2 (ja) 2018-04-04
US20140120702A1 (en) 2014-05-01
FR2997551B1 (fr) 2015-12-25

Similar Documents

Publication Publication Date Title
CN104756229A (zh) 用于生产半导体结构的方法
CN104272430B (zh) 外延衬底、用于制造外延衬底的方法和具有外延衬底的光电子半导体芯片
KR102135410B1 (ko) 광전기 장치 및 이를 제조하는 방법
CN104918878A (zh) 光电子设备及其制造方法
CN104904016B (zh) 具有过渡金属缓冲层的包含纳米线电子器件、至少一个纳米线的生长方法以及器件制造方法
US9276070B2 (en) Semiconductor structures including stacks of indium gallium nitride layers
WO2015027080A2 (en) Selective deposition of diamond in thermal vias
CN103843161B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
EP3090450B1 (fr) Dispositif optoélectronique à éléments semiconducteurs et son procédé de fabrication
CN104871317A (zh) 从在两个步骤中获得的氮化过渡金属层生长至少一个纳米线的方法
WO2014184487A1 (fr) Dispositif optoelectronique et son procede de fabrication
CN109863576A (zh) 形成iii-氮化物材料的平坦表面
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
JP6931366B2 (ja) 三次元半導体素子のエピタキシャル成長に適した核形成構造
US9842734B2 (en) Method of forming a feature of a target material on a substrate
CN107004724B (zh) 半导体装置及其制造方法
FR3011380A1 (fr) Dispositif optoelectronique a diodes electroluminescentes
US10840338B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
KR101894072B1 (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
TWI222134B (en) Method and apparatus to fabricate multiple insulating layers
CN107210191B (zh) 具有从包括碳化锆或碳化铪的导电层延伸的导线元件的电子器件
FR3016081A1 (fr) Dispositif optoelectronique a diodes electroluminescentes a courant de fuite reduit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant