JP6305418B2 - 半導体構造体の製造方法 - Google Patents

Description

本発明は、半導体構造体に基づくエレクトロニクス及びオプトエレクトロニクス部品の分野に関する。

半導体構造体の性能を高める目的で、この分野の研究は、マイクロメートル又は場合によってはナノメートルサイズの構造体に注目を集めている。

実際に、このような構造体の使用は、多くの利点を与える。これらの利点は、特に、このような構造体がもはや平坦ではなく、三次元である部品の開発のオプションを与える。このように、部品の機能表面領域は、その寸法が大幅に増加することなく大幅に増加する。これは、特に半導体ナノワイヤの場合に当て嵌まる。

これらの構造体の研究分野のうち、特に半導体ワイヤにおいて、制御されたその製造方法を最適化することは、優先順位が高いままである。

このように、本発明は、特に半導体構造体及び半導体部品を製造する方法に関する。

窒化ガリウム（ＧａＮ）ワイヤ等の半導体構造体の制御された製造方法は、半導体構造体のタイプ及びその構成材料に関連する制約、並びに、基板の構成材料に関連する制約を考慮しなければならない。

実際に、基板に構造体を形成するために通常使用される方法は、構造体が形成される材料を堆積することからなる。この堆積は、堆積される材料が、形成領域と称される基板のある領域において選択的にのみ成長するような方法で行われる。この選択的成長は、構造体の構成材料及び基板表面の材料によって種々の方法で得られ得る。

このように、堆積される材料の核形成中心を形成するために、例えば表面テクスチャー加工を用いて予め局所的に形成領域を改質することによってこの成長選択性を得ることは、従来技術における特徴である。このように、形成領域の核形成エネルギーが低下され、改質領域におけるその材料の成長を促進することを可能にする。基板表面に堆積される材料の堆積中に、従って、材料は、形成領域において優先的に成長し、構造体成長の種を形成する。種形成の後、基板及び種の間の材料核形成エネルギーの差は、種の材料の堆積を大幅に促進し、選択的成長を可能にする。従って、構造体は、形成領域にのみ形成される。

このような方法が基板上における制御された構造体形成を可能にする一方で、それは、それにもかかわらず、主たる欠点を伴う。実際に、表面を改質するこの方法は、局所的であり、従って、近視野顕微鏡又はイオンビーム焦点表面改質技術等の連続的な方法である。結果として、２０ｃｍの直径のシリコンウエハ等の大面積の構造体を製造するために、この表面改質段階は、大量生産の制約に全く適合しない長い時間を要する。

従来技術はまた、特に米国特許第８０３９８５４号では、基板表面に既に堆積されたマスクを用いて堆積される材料の成長選択を得ることを特徴とする。このような方法において、マスクは、堆積される材料の成長が低減され又は場合によっては抑制される材料で作られる。マスクはまた、形成領域を自由にするためだけに構成される。このように、堆積される材料は、形成領域にのみ成長し得、基板表面の残部におけるその成長は、制限される。

この方法は、形成領域を自由にするために、フォトリソグラフィ法に適合するという利点を与える。このように、マスクを形成するために要求される段階、特に形成領域を自由にするための段階は、基板のサイズにかかわらず、基板全体表面に同時に行われ得る。このように、この方法が、局所的で、従って連続的な表面改質方法の使用を要求しないので、大量生産の制約に関する不適合な段階を有しない。

それにもかかわらず、使用されるこの製造方法が連続的な製造方法又は平行製造方法であるかにかかわらず、シリコンを含む表面にガリウム（Ｇａ）を含む構造体を製造する方法は、特に、ガリウム（Ｇａ）とのシリコン（Ｓｉ）エッチング現象が、堆積される材料の結晶化現象と競合するという問題を残したままである。

結果として、シリコン（Ｓｉ）を含む表面にガリウム（Ｇａ）を含む構造体の形成に関して、相対的に非導電性であるという欠陥を有する窒化アルミニウム（ＡｌＮ）等の保護層を用いて基板表面を予め保護するか、形成される構造体に特に相応しい成長条件を見出す必要がある。第１に、基板及び形成される構造体の間の満足のいく電気接触の形成を可能にせず、第２に、形成される構造体の各タイプにおいて長い適合手順を必要とするので、これらの２つの解決方法は、ある程度理想的ではない部分を残す。

米国特許第８０３９８５４号明細書

本発明の目的は、これらの欠点を解消することである。

従って、本発明の一目的は、基板表面に半導体構造体を製造する方法であって、この構造体がガリウムを含み、基板表面がシリコンを含む方法を提供することであり、それは、窒化アルミニウム（ＡｌＮ）核形成層の使用における固有の問題を伴わず、長い適応手順を必要としない。

このために、本発明は、
基板の表面に少なくとも１つの半導体構造体を製造する製造方法であって、
前記方法が、
−その表面がシリコンを含む前記基板を提供する段階、
−形成領域と称される前記表面の領域に接触する第１の材料の層、前記第１の材料がないままである、自由領域と称される前記表面の残部を形成し、前記形成領域及び前記第１の材料の寸法が、前記構造体の形成に相応しく、前記第１の材料が、ガリウムを含み、前記層の形成が、６００℃未満の温度で行われる段階、及び、
−前記層に接触する前記構造体を形成する段階、
を含む製造方法に関する。

前記形成領域及び前記第１の材料の寸法は、１００ｎｍから１μｍを含む側方寸法で前記構造体の形成に相応しい。

このような方法は、構造体形成段階の前に、第１の材料からのガリウムが、表面からのシリコンと相互作用することなく、又は、ガリウム及びシリコンの相互作用を最小化しながら、基板表面にガリウムを含む第１の材料の形成領域を生成することを可能にする。実際に、シリコンとのガリウムの反応性は、８００℃を超える温度で支配的になる。このように、形成領域が作られる材料は、堆積される材料のガリウム組成と等しいガリウムＧａ組成を実質的に保持し、ガリウムは、その表面との反応をする傾向がない。

第１の材料の場合、この層は、表面と直接接触する。

以上及び以下で使用される“６００℃未満の温度における層の形成”という表現は、層の成長中に、基板表面の温度が平均で６００℃又は７７３°Ｋを超えないことを暗に示す。

生成される形成領域は、構造体形成のために相応しいその組成のために、基板表面の核形成エネルギーより低い核形成エネルギーを有し、表面の構造体の形成を促進する。これは、表面の残りの部分のマスクを必要とすることなく、形成領域を用いて、窒化アルミニウム（ＡｌＮ）の層を予め提供することによって、制御された構造体の成長をもたらす。

さらに、形成領域の第１の材料の層の製造は、フォトリソグラフィ法に適合し、従って、その寸法にかかわらず基板全体表面に同時に実現可能である。この可能性のために、このような方法は、半導体構造体の大量生産に特に相応しい。

第１の材料は、ガリウム、ガリウム及びインジウムに基づく合金、又はガリウム及びアルミニウムに基づく合金であり得る。

アルミニウム及びインジウムの割合は、少量であり得、アルミニウム又はインジウムのモル比は、例えば、２０％未満である。

低減した量のアルミニウムを有するガリウム−アルミニウムに基づく合金、又は、低減した量のインジウムを有するガリウム−インジウムに基づく合金であるこのような第１の材料は、室温において特に安定である第１の材料の層の取り付けを可能にする。

本明細書の上記及び残りの部分において、ガリウムアルミニウムに基づく合金とは、二元系合金ガリウム−アルミニウム、又は、ガリウム及びアルミニウムのモル比が主流であり、他の要素がドーパントであり、すなわち各ドーパント元素のモル比が１％未満である、より高次の合金を意味すると理解されるべきである。

本明細書の上記及び残りの部分において、ガリウムインジウムに基づく合金とは、二元系合金ガリウム−インジウム、又は、ガリウム及びインジウムのモル比が主流であり、他の要素がドーパントであり、すなわち各ドーパント元素のモル比が１％未満である、より高次の合金を意味すると理解されるべきである。

前記第１の材料の層を形成する段階は、物理気相堆積等の、前記第１の材料を堆積するための副段階を含む。

第１の材料を堆積するためにこのような副段階は、ガリウム及び基板表面の相互作用を制限する一方で第１の材料の層を形成するのに相応しい。実際に、物理気相堆積法は、低温堆積を行うのに相応しく、この材料の一部は、カチオンの形態で堆積され、その組成は、堆積される材料の形態に基づく、原子の形態ではない。このように、低温堆積温度、及び堆積されるある程度のガリウム原子が他の原子と結合する事実によって、基板表面の原子及びガリウム原子の間の相互作用のリスクが低減される。

物理気相堆積とは、本明細書の上記及び残りの部分において、カソードスパッタリングとしてのスパッタリング堆積、及び、パルスレーザー堆積としての蒸着堆積の両方であると理解されなければならない。

前記第１の材料の層を形成する段階及び前記構造体を形成する段階の間に、前記表面の自由領域の窒化のための段階が提供される。

このような窒化段階は、第１の層によって保護されない表面の領域のみにおいて、すなわち自由領域において、表面に存在するシリコンを用いて、窒化シリコンを形成するのに相応しい。このように、その表面の組成の変化によって、自由領域は、ガリウム（Ｇａ）に関して低い反応性を有する。この窒化シリコン層はまた、自由領域の基板表面の電気的保護に相応しく、構造体の成長後における費用の掛かる追加の被覆段階を行わなければならないことを回避する。

窒化段階は、自由領域及び第１の材料の層の両方の上で行われ得る。

前記半導体構造体を形成する段階は、前記層に接触する前記半導体構造体の少なくとも一部を形成するように、有機金属前駆体を用いて前記層上における前記第１の材料の気相エピタキシャル成長のための段階を含み得る。

前記第１の材料の層を形成する段階は、
−前記表面の自由領域のみを覆う保護層を形成する段階、
−前記形成領域に前記第１の材料を堆積する段階であって、前記自由領域が、前記保護層によって保護される段階、
−前記保護層を除去する段階、
からなる副段階を含み得る。

前記層を形成する段階は、
−前記基板全体の表面に前記第１の材料を堆積する段階、
−前記自由領域を覆う前記第１の材料の部分を除去する段階、
からなる副段階を含み得る。

これらの２つのオプションは、形成領域上のみに第１の材料の層を形成するのに相応しく、従って、形成領域上にのみワイヤを形成する。

前記基板は、少なくともその表面に、３０質量％を超える割合でシリコンを含み得、前記基板の表面は、基本的に優先的にシリコンからなる。

このような方法は、このような基板を用いた用途に特に相応しい。実際に、ガリウムが非常に高いシリコンとの反応性を有するので、このような方法は、高い割合のシリコン質量を有する基板上にこのような方法によって形成された構造体のこの反応性の影響を取り除くことを可能にする。

前記構造体を形成する段階は、少なくともその一部において前記層に接触し、窒化ガリウム（ＧａＮ）である前記第１の材料で作られる半導体ワイヤを形成する段階である。

本発明はまた、
−その表面がシリコンを含む基板、
−半導体構造体、
を含む部品であって、
−その部品が、形成領域と称される表面の領域の基板表面に接触する第１の材料の層をさらに含み、基板表面の残部が自由領域と称され、第１の材料がガリウムを含み、構造体が第１の材料の層に接触する部品に関する。

このような部品は、従来技術による部品と異なって、半導体構造体の形成のために表面にハードマスクを提供する複雑な段階を必要とすることなく、本発明による方法を用いて容易に製造され得る。これは、構造体形成後における従来技術による部品において通常実施される必要があるハードマスクを除去するための方法に関連する構造体の汚染のあらゆる危険性を防止する。

基板は、少なくともその表面に、２０質量％の割合のシリコン（Ｓｉ）を含み得る。

基板は、シリコンＳｉ基板であり得る。

このような部品は、基板がその表面に同一の割合の質量を有する従来技術による部品に対して構造体及び基板の間に向上した界面を備える。実際に、このような部品に関して、構造体の形成は、バッファ層を必要とすることなく、構造体及び基板の間の界面を劣化させる、基板のシリコン及び構造体のガリウムの間の相互作用をもたらさない。

自由領域の基板表面は、窒化材料からなり得る。

この構造体は、窒化ガリウムＧａＮの第１の材料で作られる層と少なくとも一部で接触する半導体ワイヤであり得る。

図１ａは、第１の実施形態による構造体を形成するための種々の段階の断面図を示す。 図１ｂは、第１の実施形態による構造体を形成するための種々の段階の断面図を示す。 図１ｃは、第１の実施形態による構造体を形成するための種々の段階の断面図を示す。 図１ｄは、第１の実施形態による構造体を形成するための種々の段階の断面図を示す。 図１ｅは、第１の実施形態による構造体を形成するための種々の段階の断面図を示す。 図２ａは、本発明の第２の実施形態による形成領域の第１の材料の層を調整する種々の段階の断面図を示す。 図２ｂは、本発明の第２の実施形態による形成領域の第１の材料の層を調整する種々の段階の断面図を示す。 図２ｃは、本発明の第２の実施形態による形成領域の第１の材料の層を調整する種々の段階の断面図を示す。 図２ｄは、本発明の第２の実施形態による形成領域の第１の材料の層を調整する種々の段階の断面図を示す。 図３ａは、本発明の第３の実施形態による表面の自由領域の窒化のための段階及び構造体を成長させる段階の断面図を示す。 図３ｂは、本発明の第３の実施形態による表面の自由領域の窒化のための段階及び構造体を成長させる段階の断面図を示す。

本発明は、添付の図面を参照して、限定的ではない方法で単に例示として与えられる実施例の詳細な説明を読むことによって容易に理解されるだろう。

種々の図面の同一、類似又は等価な部品は、図面の比較を容易にするために同一の参照符号が付される。

図面に示される種々の部品は、図面を読み易くするために必ずしも均一な寸法に基づくものではない。

本発明は、例えばマイクロワイヤ、ナノワイヤ又は円錐形の要素である三次元構造体の製造に関する。マイクロワイヤ又はナノワイヤを製造する実施形態は、以下において詳細な説明に開示される。しかしながら、これらの実施形態は、マイクロワイヤ又はナノワイヤ以外の三次元構造体の製造以外に、例えば円錐形の三次元構造体の製造に使用され得る。

本明細書を通して、“ワイヤ”という用語は、三次元構造及び細長い形状を有する半導体構造体の半導体ナノワイヤ又はマイクロワイヤを意味し、ここで、２つが、５ｎｍから２．５μｍの同程度の大きさであり、３つ目の寸法は、それらの２つの寸法の少なくとも２倍、５倍、優先的には１０倍である。

ある実施形態において、横方向の寸法は、約１μｍ以下であり得、好ましくは１００ｎｍから３００ｎｍである。ある実施形態において、各ナノワイヤの高さ、又は長手方向の寸法は、５００ｎｍ以上であり得、好ましくは１μｍから５０μｍである。

図１ａから図１ｅは、特にシリコン（Ｓｉ）基板１００上における窒化ガリウム（ＧａＮ）半導体ワイヤ１３０に対する特定の用途において本発明の第１の実施形態による構造体を製造する方法の主段階を示す。

このような特定の用途は、本発明の好ましい用途である。それにもかかわらず、本発明は、シリコン（Ｓｉ）基板１００上における窒化ガリウム（ＧａＮ）ワイヤ１３０の製造に限定されず、シリコン又はその表面にシリコンを含む基板であり得る基板上におけるガリウムヒ素（ＧａＡｓ）、窒化インジウムガリウム（ＩｎＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）などの、窒化ガリウム以外のガリウムを含む他の半導体材料で作られる半導体ワイヤを製造する方法を対象とする。

このような製造方法は、
−図１に示されるように、基板１００を提供する段階、
−図１ｂに示されるように、基板表面上にマスク１１０を堆積する段階であって、マスク１１０が、形成領域と称される、半導体ワイヤの形成のための表面の領域１０１を残し、表面１０５の残部１０２が所謂自由領域を表す段階、
−図１ｃに示されるように、形成領域１０１にガリウムを含む第１の材料の層１２０を堆積する段階であって、自由領域１０２がマスク１１０によって保護される段階、
−図１ｄに示されるように、自由領域を解放し、第１の材料によって覆われた形成領域１０１を表面１０５にだけ残すようにマスク１１０を除去する段階であって、自由領域１０２が、第１の材料及びマスク１１０がない段階、
−図１ｅに示されるように、ガリウムを含む第２の材料を堆積することによってワイヤ１３０を成長させる段階であって、この成長が本質的に、第１の材料の組成によって、自由領域の核形成エネルギーより低い核形成エネルギーを有する形成領域１０１に接触して起こる段階、
からなる段階を含む。

基板１００を提供する段階は、より具体的には、表面１０５の一方が半導体ワイヤ１３０の形成のためのものである、実質的に平坦な基板を提供することからなる。このような基板１００は、一般的に、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）又はシリコン（Ｓｉ）を含む表面を有するサファイア（Ａｌ_２Ｏ_３）等の半導体基板である。

理解を容易にするために、本明細書の以下の部分において、“表面”という用語は、ワイヤ１３０の形成のための基板１００の表面１０５を意味する。本発明によれば、この表面は、シリコンを含む材料からなる。

基板１００はまた、本発明の範囲を逸脱することなく、ガラス（ＳｉＯ_２）等の非半導体材料で作られ得、または単にワイヤ１３０の形成のための表面１０５に沿って延長する半導体層を含み得る。本発明の用途の特に相応しいオプションによれば、基板１００は、その表面に、３０質量％を超える割合のシリコン（Ｓｉ）を有する。

上述のように、特定の用途において、基板１００は、マイクロエレクトロニクス又はオプトエレクトロニクスの分野で使用されるシリコン基板である。主キャリアの濃度及び導電性の種類は、本発明による方法を用いて得られるワイヤから形成される部品のタイプに基づいて決定される。このように、基板の導電性のタイプは、例えば主キャリアが電子であり、主キャリア濃度が１０^１８ｃｍ^−３を超える。このような濃度は、基板による分極を可能にするのに特に相応しい。

マスク１１０を形成する段階中に形成されるマスク１１０は、例えば、シリカ、窒化シリコン、又は、層１２０の堆積温度が１２０℃未満である場合にはポリマー樹脂等である、マイクロエレクトロニクス分野で通常使用されるマスクである。マスク１１０は、自由領域１０２を覆い、形成領域１０１を開放状態にするために相応しい。マスク１１０を形成するこのような段階が当業者に知られているので、この段階は、より詳細に本明細書において記載されない。

マスク１１０は、自由領域の保護層として作用する。

特定の用途において、形成領域１０１の各々は、直径が５０ｎｍから５μｍである円板形状である。このよに、１平方センチメートルあたり１０^５から１０^８領域の密度で形成領域１０１を基板表面上に分布させることが可能である。明らかに、この特定の用途によれば、形成領域１０１の各々の形状は、円板の形状と異なるものであり得、例えば、六角形によって、正方形によって又は三角形によって画定される。

第１の材料を堆積する段階中に堆積される第１の材料の層１２０は、ガリウムＧａを含む半導体材料からなる。このように、第１の材料は、同様に、ガリウムヒ素（ＧａＡＳ）及び窒化ガリウム（ＧａＮ）等の二元系半導体、又はインジウムガリウムヒ素（ＩｎＧａＡｓ）、窒化インジウムガリウム（ＩｎＧａＮ）及び窒化アルミニウムガリウム（ＡｌＧａＮ）等の三元系半導体、又は、例えば、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）等の四元系半導体であり得る。

本発明の好ましいオプションにおいて、第１の材料層１２０は、ガリウム、ガリウムベースの合金、又はアルミニウム及びガリウムベースの合金である。この可能性によれば、アルミニウム及びガリウムベース又はガリウム及びインジウムベースの合金の場合、ガリウム濃度は、支配的であり、アルミニウム又はインジウムのモル比は、好ましくは２０％未満である少量である。

第１の材料を堆積するこの段階は、第１の材料の層１２０の形成温度を６００℃未満（又は８７３°Ｋ）に維持することを保証する適切な堆積方法を用いて行われる。第１の材料の層１２０のこのような形成温度は、基板表面１０５の温度が、層１２０を形成する段階を通して平均で６００℃未満であることを意味する。基板表面１０５の温度は、本発明の好ましいオプションによれば、層１２０を形成する段階を通して６００℃未満である。

このように、この段階中、使用される堆積方法は、例えば、カソードスパッタリング又はパルスレーザー堆積（又はＰＬＤ）法等の物理気相堆積（又はＰＶＤ）法であり得る。

６００℃未満の第１の材料の層の形成温度を可能にする堆積方法は、第１の層１２０の形成中に第１の材料のガリウム原子及び表面１０５のガリウム原子の間の相互作用を制限するのに相応しい。これは、構造体の形成に有害であろう第１の材料の層１２０及び表面１０５の両方の劣化を避ける。

この段階中、堆積される材料の層１２０の厚さは、優先的には３ｎｍから１００ｎｍで選択され、有利には３から３０ｎｍの範囲で選択される。

特定の用途において、表面１０５に形成されるものであるワイヤ１３０が窒化ガリウムＧａＮワイヤであるので、第１の材料は、窒化ガリウムＧａＮであり、第１の材料の層１２０は、反応性カソードスパッタリング中に形成される。このオプションによれば、堆積される材料は、ドーパント元素としてのシリコンを有する窒化ガリウムＧａＮで作られる第１の材料の層１２０を形成するように、少量のシリコンを含み得る。

マスク１１０を除去する段階は、基板の表面１０５及び第１の材料の表面をエッチングしないように相応しいマスク１１０を形成する材料の選択的エッチング中に行われる。このエッチングは、反応性イオンエッチング等の湿式エッチング又は乾式エッチングであり得る。このような選択的エッチング方法が当業者に周知であり、本発明に特定のものではないので、それらは、詳細には本明細書で記載されない。

構造体１３０を形成する段階に関して、これは、半導体構造体の形成に通常使用される堆積方法を用いて得られる。この段階において、第２の材料は、優先的には第１の材料と実質的に等しい。第１の材料と実質的に等しい第２の材料は、形成領域１０１が、第２の材料の堆積中に自由領域１０２の表面の核形成エネルギーよりかなり低い核形成エネルギーを有することを可能にする。実際に、これらの状況において、第１の材料の層１２０の格子定数は、第２の材料の格子定数と実質的に等しく、第１の材料の層における第２の材料の堆積は、実際上、ホモエピタキーである。これは、形成領域１０１上で基本的に、場合よっては排他的に起こる構造体１３０の成長の満足のいく選択を保証する。

特定の用途において、第２の材料は、第１の材料と実質的に同一であり、従って窒化ガリウムＧａＮである。この特定の用途において、構造体１３０を形成する段階中に使用される堆積方法は、優先的には、有機金属化学気相堆積（ＭＯＣＶＤ）法である。

明らかに、本明細書の一般的な説明において又は特定の用途の範囲において、対応する形成領域１０１に接触して形成される構造体１３０の各々の部分の組成のみが、優先的には第１の材料と実施的に同一の第２の材料からなる。構造体１３０の各々の残部は、意図される用途によって構造体の各々の機能領域を形成するように異なる組成を有し得る。

従って、このような方法は、構造体形成のモニタリングを提供することによって、基板表面の領域の構造体１３０の成長を促進することによって、ガリウム（Ｇａ）を含む構造体１３０を製造するのに相応しい。さらに、それは、構造体の大量生産に相応しく、構造体１３０の成長中におけるマスク１１０の使用に固有の問題をもたらさない。

このような構造体１３０は、半導体部品の製造に相応しい。このような部品は、示されないが、
−基板１００、
−形成領域１０１における基板１００の表面１０５に接触する第１の材料の層１２０であって、第１の材料がガリウムを含む層１２０、
−それぞれが形成領域１０１の１つに接触する複数の半導体構造体１３０、
を含む。

図２Ａから図２ｄは、本発明の第２の実施形態による製造方法の主段階を示す。このような方法は、構造体１３０が形成される基板１００の全体表面１０５の形成段階が行われ、マスク１１０が、形成領域１０１にのみ接触して堆積され、自由領域１２０にマスクがなく、マスク１１０を形成する段階及びマスク１１０を除去する段階の間に、マスク１１０によって保護されない第１の材料の層の部分をエッチングするのに相応しい選択的なエッチング段階が提供される、第１の実施形態による方法と区別される。

このように、この第２の実施形態による製造方法は、
−図１ａに示されるような第１の実施形態による製造方法の段階と等しい、基板１００を提供する段階、
−図２ａに示されるように、構造体１３０に接触するための基板１００の表面１０５にガリウムを含む第１の材料の層１２０を堆積する段階、
−図２ｂに示されるように、第１の材料の層１２０の表面にマスク１１０を堆積する段階であって、このマスク１１０が、形成領域１０１のみを覆い、第１の材料の層１２０の部分がマスク１１０によって覆われない自由領域１０１を覆う段階、
−図２ｃに示されるように、自由領域１０２を覆う第１の材料の層１２０の部分を除去する段階であって、形成領域１０１を覆う第１の材料の層１２０の部分が、マスク１１０によって保護される段階、
−図２ｄに示されるように、形成領域１０１を覆う第１の材料の層１２０の部分を開放するようにマスク１１０を除去する段階、
−ガリウムＧａを含む第２の材料を堆積することによって図１ｅに示されるような第１の実施形態による製造方法の段階と同様の方法でワイヤ１３０を成長させる段階であって、この成長が、基本的に、第１の材料の組成によって、自由領域１０２の核形成エネルギーより低い核形成エネルギーを有する形成領域１０１に接触して起こる段階、
からなる段階を含む。

自由領域１０２を覆う第１の材料の層１２０の部分を除去する段階は、基板１００の表面及びマスク１１０をエッチングしないように適した第１の材料の層１２０の選択的エッチングを用いて行われ得る。

第２の実施形態による方法の他の段階は、本発明の第１の実施形態による方法の他のステップと同一である。

図３ａ及び図３ｂは、本発明の第３の実施形態による製造方法の２つの段階を示す。第３の実施形態による製造方法は、マスク１１０を除去する段階及びワイヤ１３０を形成する段階の間に自由領域１０２の表面１０５の窒化のための段階を含む第２の実施形態による方法と区別される。

窒化段階は、基板１００の表面１０５のシリコンＳｉ及び窒素Ｎの原子の間の窒化反応を得るために高温で窒素Ｎ_２又はアンモニアＮＨ_３の流れに基板１００を晒す段階からなる。このような段階を行う条件は、文献（“Thin Solid films” 474 in 2005 on pages 326 to 329 by Z. HONGLIANG et al）で公開された記事に記載されている。

このような段階は、基板１００の表面１０５に、自由領域１０２の窒化シリコンＳｉＮ１０３の層を形成するのに相応しい。このように形成された窒化シリコン１０３の層は、基板１００の表面１０５に、自由領域１０２上における化学的及び電気的な被覆を提供する。次いで第２材料の成長が自由領域１０２において抑制される、自由領域１０２における基板１００の表面１０５のこのような被覆に関して、形成領域１０１における第２の材料の成長の選択性は、第１及び第２の実施形態の成長に対して増加される。

窒化段階は、自由領域及び第１の材料の層の両方において行われ得る。

好ましくは、この窒化条件は、形成領域１０１の最小表面寸法の半分未満である窒化シリコン（ＳｉＮ）の厚さを形成するのに相応しい。このような窒化シリコンの厚さの条件は、基板及びワイヤの良質な電気接触を提供するために相応しい。

このような窒化シリコン１０３は、従来技術で実施されるような費用の掛かるリソグラフィを必要とする追加の段階を要求することなく、ワイヤに接触しない表面の部分に対応する自由領域の基板の領域の基板の電気的被覆を最適化するのに相応しい。

本明細書において、記載されたワイヤは、その組成が長さ全体にわたって均質である半導体ワイヤである一方で、このワイヤを形成する段階中に形成されるワイヤは、本発明の範囲を逸脱することなく、例えば発光ダイオードの半導体接合を形成するため等のように、その高さの少なくとも一部において種々の組成を有するワイヤであり得る。同様に、このワイヤを形成する段階中に形成されるワイヤは、コアシェルワイヤであり得、そのワイヤの組成は、半径方向に変化する。

１００ 基板
１０１ 形成領域
１０２ 形成領域
１０３ 層
１０５ 表面
１１０ 保護層
１２０ 層
１３０ 構造体

Claims (7)

1. 基板（１００）の表面（１０５）に少なくとも１つの半導体構造体（１３０）を製造する製造方法であって、
   前記方法が、
   −その表面（１０５）がシリコンを含む前記基板（１００）を提供する段階、
   −形成領域と称される前記表面（１０５）の少なくとも１つの領域（１０１）に接触する第１の材料の層（１２０）、前記第１の材料がないままである、自由領域と称される前記表面（１０５）の残部（１０２）を形成し、前記少なくとも１つの形成領域（１０１）及び前記第１の材料の寸法が、１００ｎｍから１μｍである横方向の寸法を有する前記構造体（１３０）の形成に相応しく、前記第１の材料が、ガリウムを含み、前記層（１２０）の形成が、６００℃未満の温度で行われる段階、及び、
   −前記層（１２０）に接触する前記構造体（１３０）を形成する段階であって、前記構造体が半導体ワイヤである段階、
   を含み、
   前記第１の材料の層（１２０）を形成する段階が、物理気相堆積を用いて前記第１の材料を堆積するための副段階を含む、製造方法。
2. 前記第１の材料の層（１２０）を形成する段階及び前記構造体（１３０）を形成する段階の間に、前記表面（１０５）の自由領域（１０２）の窒化のための段階が提供される、請求項１に記載の製造方法。
3. 前記半導体構造体を形成する段階が、前記層（１２０）に接触する前記半導体構造体の少なくとも一部を形成するように、有機金属前駆体を用いて前記層（１２０）上における前記第１の材料の気相エピタキシャル成長のための段階を含み得る、請求項１又は２に記載の製造方法。
4. 前記第１の材料の層（１２０）を形成する段階が、
   −前記表面（１０５）の自由領域（１０２）のみを覆う保護層（１１０）を形成する段階、
   −前記少なくとも１つの形成領域（１０１）に前記第１の材料を堆積する段階であって、前記自由領域（１０２）が、前記保護層（１１０）によって保護される段階、
   −前記保護層（１１０）を除去する段階、
   からなる副段階を含み得る、請求項１から３の何れか一項に記載の製造方法。
5. 前記層（１２０）を形成する段階が、
   −前記基板（１００）全体の表面（１０５）に前記第１の材料を堆積する段階、
   −前記自由領域（１０２）を覆う前記第１の材料の部分を除去する段階、
   からなる副段階を含む、請求項１から３の何れか一項に記載の製造方法。
6. 前記基板（１００）が、少なくともその表面に、３０質量％を超える割合でシリコンを含み、前記基板（１００）の表面（１０５）が、基本的にシリコンからなる、請求項１から５の何れか一項に記載の製造方法。
7. 前記構造体（１３０）を形成する段階が、少なくともその一部において前記層に接触し、前記第１の材料（１２０）で作られる半導体ワイヤを形成する段階であり、前記第１の材料が窒化ガリウムＧａＮである、請求項１から６の何れか一項に記載の製造方法。

Images