CN104752393B - Mos管电容器的布线结构及布线方法 - Google Patents

Mos管电容器的布线结构及布线方法 Download PDF

Info

Publication number
CN104752393B
CN104752393B CN201310736978.XA CN201310736978A CN104752393B CN 104752393 B CN104752393 B CN 104752393B CN 201310736978 A CN201310736978 A CN 201310736978A CN 104752393 B CN104752393 B CN 104752393B
Authority
CN
China
Prior art keywords
metal
connection
semiconductor
oxide
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310736978.XA
Other languages
English (en)
Other versions
CN104752393A (zh
Inventor
罗鹏程
董天化
朱赛亚
杜海
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310736978.XA priority Critical patent/CN104752393B/zh
Publication of CN104752393A publication Critical patent/CN104752393A/zh
Application granted granted Critical
Publication of CN104752393B publication Critical patent/CN104752393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种MOS管电容器的布线结构及布线方法，由顶层金属布线层中的接地金属线连接半导体衬底和MOS管栅极，最大可能的避免现有技术中过早的利用中间金属布线层完成MOS管栅极接地导致的在利用等离子体化学气相沉积形成金属间介电层时，等离子体的正负电荷在空间的分布并不均匀的情况下，MOS管栅极处积累的电荷释放，产生栅极与源/漏极之间的电势差，进而发生MOS管源漏极与栅极之间氧化层击穿的问题，提高了MOS管电容器的性能。

Description

MOS管电容器的布线结构及布线方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种MOS管电容器的布线结构及布线方法。
背景技术
在半导体集成电路过程中，后段工艺主要包括在形成有器件的半导体衬底上形成层间介质层ILD（Inter Layer Dielectric）和金属布线层堆叠结构；其中，金属布线层堆叠结构包括多个金属布线层以及设置于两相邻金属布线层之间的金属间介电层IMD（InterMetal Dielectric），通过在ILD和IMD中形成接触孔并填充金属线实现器件与金属布线层，以及金属布线层之间或金属布线层与其他器件的连接。
在现有技术中，IMD的沉积一般使用的是等离子体化学气相沉积，利用高频或直流电场将源气体电离形成等离子体，利用低温等离子体作为能量源，通入适量的反应气体，利用等离子体放电，使反应气体激活并实现IMD沉积。
然而实际工艺中，在进行IMD沉积时，由于等离子体沉积设备中的等离子体的正负电荷在空间的分布并不均匀，因此，在整体呈电中性的空间中，会在局部区域存在正负电荷不均匀的区域，在这些区域中已形成的器件会在IMD沉积过程中，通过接触孔中的金属线以及金属布线层获得一定程度的电荷积累。
以半导体集成电路中常见的以MOS管电容器的布线为例，如图1所示，MOS管的栅极G通过接触孔a、第一金属布线层1中的金属线11、接触孔b、第二金属布线层2中的金属线21、接触孔c、第一金属布线层1中的金属线12以及接触孔d与衬底10连接，相当于接地，MOS管电容器的源/漏极S/D通过接触孔e、f与第一金属布线层1中的金属线13、接触孔g、第二金属布线层2中的金属线22连接，金属线22通过接触孔h与第三金属布线层3中的金属线31连接，当金属线31接高电位时，MOS管作为电容器进行工作。在上述MOS电容器的后段工艺制造过程中，在形成位于第一金属布线层1和第二金属布线层2之间的第一IMD层时，若该器件位于上述正负电荷不均匀的区域，则会存在电荷通过形成第一IMD层之前的第一金属布线层1中的金属线11、12，接触孔a、d、e、f积累在MOS管的栅极G以及源漏极S/D，在此基础上，如果在形成第二金属布线层2时，利用第二层金属布线层中的金属线21将接触孔b和接触孔c连接，使MOS管栅极G与半导体衬底10连接，则在MOS管栅极G处积累的电荷会被导入半导体衬底10，而此时MOS管源漏极S/D处积累的电荷依然存在，进而导致MOS管栅极G与源漏极S/D之间存在电势差，当该电势差超过一定限度，则会发生源漏极S/D与栅极G之间氧化层的击穿，使MOS管电容器的性能受到影响。
发明内容
为解决上述问题，本发明提供了MOS管电容器的布线结构及布线方法，以避免在进行MOS管电容器后段布线工艺时发生MOS管栅极与源漏极之间的积累电荷击穿问题。
本发明提供了一种MOS管电容器的布线结构，包括：
形成有MOS管的半导体衬底、覆盖所述MOS管的层间介质层以及形成于所述层间介质层之上的金属布线层堆叠结构；其中，
所述金属布线堆叠结构包括一个顶层金属布线层、位于所述顶层金属布线层和层间介质层之间的多个中间金属布线层以及位于所述金属布线层堆叠结构中两相邻金属布线层之间的多个金属间介电层；
所述顶层金属布线层包括接地连接金属线以及外连互连线；
所述MOS管的栅极通过所述顶层金属布线层的接地金属线与所述半导体衬底连接，所述MOS管的源漏极与所述顶层金属布线层的外连互连线连接。
进一步，所述金属布线堆叠结构中的每个中间金属布线层包括栅极连接金属线、衬底连接金属线以及源漏极连接金属线；
位于各中间金属布线层中的栅极连接金属线之间通过设置于所述金属间介电层中的栅极连接接触孔连接；位于各中间金属布线层中的衬底连接金属线之间通过设置于所述金属间介电层中的衬底连接接触孔连接；位于各中间金属布线层中的源漏极金属线之间通过设置于所述金属间介电层中的源漏极连接接触孔连接。
进一步，所述层间介质层中设置有连接栅极连接金属线和MOS管栅极的第一接触孔、连接衬底和衬底连接金属线的第二接触孔以及连接源漏极连接金属线和MOS管源漏极的第三接触孔。
进一步，所述栅极连接金属线、衬底连接金属线以及源漏极连接金属线相互绝缘。
进一步，所述接地连接金属线与外连互连线绝缘。
本发明还提供了一种MOS管电容器的布线方法，包括：
提供半导体衬底；
在所述半导体衬底上形成MOS管结构；
形成覆盖MOS管结构的层间介质层；
形成金属布线堆叠结构，所述金属布线堆叠结构包括多个中间金属布线层、两相邻金属布线层之间的多个金属间介电层以及顶层金属布线层；所述顶层金属布线层包括接地连接金属线以及外连互连线；其中，形成完多个所述金属间介电层之后，形成连接半导体衬底与MOS管栅极的接地连接金属线。
进一步，通过等离子体化学气相沉积形成多个所述金属间介电层。
进一步，所述金属布线堆叠结构中的每个中间金属布线层包括栅极连接金属线、衬底连接金属线以及源漏极连接金属线；
位于各中间金属布线层中的栅极连接金属线之间通过设置于所述金属间介电层中的栅极连接接触孔连接；位于各中间金属布线层中的衬底连接金属线之间通过设置于所述金属间介电层中的衬底连接接触孔连接；位于各中间金属布线层中的源漏极金属线之间通过设置于所述金属间介电层中的源漏极连接接触孔连接。
进一步，所述层间介质层中设置有连接栅极连接金属线和MOS管栅极的第一接触孔、连接衬底和衬底连接金属线的第二接触孔以及连接源漏极连接金属线和MOS管源漏极的第三接触孔。
进一步，所述栅极连接金属线、衬底连接金属线以及源漏极连接金属线相互绝缘，所述接地连接金属线与外连互连线绝缘。
采用本发明提供的MOS管电容器的布线结构及布线方法，由顶层金属布线层中的接地金属线连接半导体衬底和MOS管栅极，最大可能的避免现有技术中过早的利用中间金属布线层完成MOS管栅极接地导致的在利用等离子体化学气相沉积形成金属间介电层时，等离子体的正负电荷在空间的分布并不均匀的情况下，MOS管栅极处积累的电荷释放，产生栅极与源/漏极之间的电势差，进而发生MOS管源漏极与栅极之间氧化层击穿的问题，提高了MOS管电容器的性能。
附图说明
图1为现有MOS管电容的布线结构示意图；
图2为本申请MOS管电容的布线结构示意图。
具体实施方式
本发明是基于以下原理实现的：在形成MOS管电容器的布线结构时，只要使用等离子体化学气相沉积形成金属间介电层，就有可能出现空间内等离子体正负电荷的分布不均匀。
在现有技术中，由于MOS管电容器栅极与半导体衬底连接是通过第一金属布线层实现的，换而言之，在第一时间MOS管的栅极就与半导体衬底导通，因此，在形成第一金属布线层之后的任何一个金属间介电层的形成过程中，只要发生上述的等离子体正负电荷的分布不均匀，MOS管电容器栅极处的电荷积累就会释放至半导体衬底中，而源漏极处的电荷积累就会保留，由此导致了栅极与源漏极间的电势差，而电势差正是导致MOS管栅极与源漏极间氧化层击穿的原因，因此，若使MOS管电容器的栅极和源漏极处不发生击穿，就需要MOS管电容器的栅极和源漏极之间不存在电势差，换而言之，就需要MOS管电容器栅极和源漏极处的电荷积累同时保持或者同时释放。
由于生成第一金属布线层之后形成的任一层金属间介电层的沉积过程均可导致电荷积累，因此，在本申请中，考虑将实现MOS管电容器栅极与半导体衬底连接的步骤于完成所有的金属间介电层沉积之后，这样一来，在形成其中一层或几层金属间介电层时发生电荷积累，MOS管电容器栅极处和源漏极处的电荷则同时发生积累，且栅极处的积累电荷也不会被释放至半导体衬底中，因此MOS管栅极与源漏极之间也不存在电势差。进一步的，虽然某一步或某几步的金属间介电层的沉积过程会产生正负电荷分布的不均匀，但是整体的等离子体化学气相沉积过程均是电中性的，因此，即便在形成中间几层金属间介电层时可能发生电荷积累，但在多次执行金属间介电层沉积后，正负电荷也趋于相互中和，因此，在绝大多数情况下，由顶层金属布线层完成MOS管栅极与半导体衬底的导通时，不会出现积累电荷始终积累的情况，换而言之，在绝大多数情况下，由顶层金属布线层完成MOS管栅极与半导体衬底的导通时，MOS管栅极与源漏极处的积累电荷已经被中和，即使在最后一层金属间介电层沉积时发生正负电荷分布不均匀，由于存在的电荷量有限，也很难击穿MOS管的氧化层。
基于上述考虑，本发明提供了一种MOS管电容器的布线结构，包括：
形成有MOS管的半导体衬底、覆盖所述MOS管的层间介质层以及形成于所述层间介质层之上的金属布线层堆叠结构；其中，
所述金属布线堆叠结构包括一个顶层金属布线层、位于所述顶层金属布线层和层间介质层之间的多个中间金属布线层以及位于所述金属布线层堆叠结构中两相邻金属布线层之间的多个金属间介电层；
所述顶层金属布线层包括接地连接金属线以及外连互连线；
所述MOS管的栅极通过所述顶层金属布线层的接地金属线与所述半导体衬底连接，所述MOS管的源漏极与所述顶层金属布线层的外连互连线连接。
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图2所示，本发明提供了一种MOS管电容器的布线结构，包括：
半导体衬底10，以及于半导体衬底10上形成的MOS管结构，其中，MOS管结构包括栅极G，源漏极S/D；
MOS管结构上形成有层间介质层（未示出），层间介质层中形成有MOS管栅极G的第一接触孔111、第二接触孔112以及连接MOS管源漏极S/D的第三接触孔113；
在层间介质层上形成有金属布线层堆叠结构，金属布线层堆叠结构包括第一金属布线层A、第二金属布线层B、第三金属布线层C和顶层金属布线层D，以及形成于第一金属布线层A和第二金属布线层B之间的第一金属间介电层（未示出），形成于第二金属布线层B和第三金属布线层C之间的第二金属间介电层（未示出），形成于第三金属布线层C和顶层金属布线层D之间的第三金属间介电层（未示出）；
其中，作为中间金属布线层的A、B、C中均包括栅极连接金属线121、衬底连接金属线122以及源漏极连接金属线123，且每个金属布线层中的栅极连接金属线121、衬底连接金属线122以及源漏极连接金属线123相互绝缘；层间介质层中的第一接触孔111与第一金属布线层中的栅极连接金属线121连接，第二接触孔112与第一金属布线层中的衬底连接金属线122连接，第三接触孔113与第一金属布线层中的源漏极连接金属线123连接；
在第一、第二和第三金属间介电层中对应中间各层金属布线层栅极连接金属线121、衬底连接金属线122以及源漏极连接金属线123设置有栅极连接接触孔131、衬底连接接触孔132和源漏极连接接触孔133；其中，中间金属布线层中的栅极连接金属线121之间通过设置于金属间介电层中的栅极连接接触孔131连接；位于各中间金属布线层中的衬底连接金属线122之间通过设置于金属间介电层中的衬底连接接触孔132连接；位于各中间金属布线层中的源漏极金属线123之间通过设置于金属间介电层中的源漏极连接接触孔133连接；
顶层金属布线层D包括接地连接金属线141以及外连互连线142；其中，接地连接金属线141与外连互连线142绝缘；接地连接金属线141连接第三金属间介电层中的栅极连接接触孔131和衬底连接接触孔132，以使MOS管的栅极G通过顶层金属布线层D的接地金属线141与半导体衬底10连接；外连互连线142连接第三金属间介电层中的源漏极连接接触孔133。
在本实施例中，由于通过顶层金属布线层D中的接地连接金属线141完成MOS管栅极G与半导体衬底10的连接，使得在进行金属间介电层等离子体化学气相沉积发生电荷积累时，MOS管栅极G处的积累电荷始终不会被释放到半导体衬底10，避免了MOS管栅极G与源漏极S/D之间的电势差，从而最大可能的避免了MOS管氧化层的击穿。
本发明还提供了一种MOS管电容器的布线方法，包括：
提供半导体衬底；
在半导体衬底上形成MOS管结构；
形成覆盖MOS管结构的层间介质层；
形成金属布线堆叠结构，金属布线堆叠结构包括多个中间金属布线层、两相邻金属布线层之间的多个金属间介电层以及顶层金属布线层；所述顶层金属布线层包括接地连接金属线以及外连互连线；其中，形成完多个所述金属间介电层之后，形成连接半导体衬底与MOS管栅极的接地连接金属线。
进一步，通过等离子体化学气相沉积形成多个所述金属间介电层。
进一步，所述金属布线堆叠结构中的每个中间金属布线层包括栅极连接金属线、衬底连接金属线以及源漏极连接金属线；
位于各中间金属布线层中的栅极连接金属线之间通过设置于所述金属间介电层中的栅极连接接触孔连接；位于各中间金属布线层中的衬底连接金属线之间通过设置于所述金属间介电层中的衬底连接接触孔连接；位于各中间金属布线层中的源漏极金属线之间通过设置于所述金属间介电层中的源漏极连接接触孔连接。
进一步，所述层间介质层中设置有连接栅极连接金属线和MOS管栅极的第一接触孔、连接衬底和衬底连接金属线的第二接触孔以及连接源漏极连接金属线和MOS管源漏极的第三接触孔。
进一步，所述栅极连接金属线、衬底连接金属线以及源漏极连接金属线相互绝缘，所述接地连接金属线与外连互连线绝缘。
需要说明的是，在半导体衬底上形成MOS管结构、形成层间介质层、金属布线堆叠结构、金属间介电层以及金属布线层中的各金属线、层间介质层和金属间介电层中的各接触孔，本领域技术人员均可通过现有技术实现，在此不再赘述。
综上所述，采用本发明一种MOS管电容器的布线结构及布线方法，由顶层金属布线层中的接地金属线连接半导体衬底和MOS管栅极，最大可能的避免现有技术中过早的利用中间金属布线层完成MOS管栅极接地导致的在利用等离子体化学气相沉积形成金属间介电层时，等离子体的正负电荷在空间的分布并不均匀的情况下，MOS管栅极处积累的电荷释放，产生栅极与源/漏极之间的电势差，进而发生MOS管源漏极与栅极之间氧化层击穿的问题，提高了MOS管电容器的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种MOS管电容器的布线结构，其特征在于，包括：
形成有MOS管的半导体衬底、覆盖所述MOS管的层间介质层以及形成于所述层间介质层之上的金属布线层堆叠结构；其中，
所述金属布线层堆叠结构包括一个顶层金属布线层、位于所述顶层金属布线层和层间介质层之间的多个中间金属布线层以及位于所述金属布线层堆叠结构中两相邻金属布线层之间的多个金属间介电层；
所述顶层金属布线层包括接地连接金属线以及外连互连线；
所述MOS管的栅极通过所述顶层金属布线层的接地连接金属线与所述半导体衬底连接，所述MOS管的源漏极与所述顶层金属布线层的外连互连线连接。
2.根据权利要求1所述的布线结构，其特征在于，所述金属布线层堆叠结构中的每个中间金属布线层包括栅极连接金属线、衬底连接金属线以及源漏极连接金属线；
位于各中间金属布线层中的栅极连接金属线之间通过设置于所述金属间介电层中的栅极连接接触孔连接；位于各中间金属布线层中的衬底连接金属线之间通过设置于所述金属间介电层中的衬底连接接触孔连接；位于各中间金属布线层中的源漏极金属线之间通过设置于所述金属间介电层中的源漏极连接接触孔连接。
3.根据权利要求2所述的布线结构，其特征在于，所述层间介质层中设置有连接栅极连接金属线和MOS管栅极的第一接触孔、连接衬底和衬底连接金属线的第二接触孔以及连接源漏极连接金属线和MOS管源漏极的第三接触孔。
4.根据权利要求2所述的布线结构，其特征在于，所述栅极连接金属线、衬底连接金属线以及源漏极连接金属线相互绝缘。
5.根据权利要求1至4任一项所述的布线结构，其特征在于，所述接地连接金属线与外连互连线绝缘。
6.一种MOS管电容器的布线方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成MOS管结构；
形成覆盖MOS管结构的层间介质层；
形成金属布线堆叠结构，所述金属布线堆叠结构包括多个中间金属布线层、两相邻金属布线层之间的多个金属间介电层以及顶层金属布线层；所述顶层金属布线层包括接地连接金属线以及外连互连线，所述MOS管的源漏极与所述顶层金属布线层的外连互连线连接；其中，形成完多个所述金属间介电层之后，形成连接半导体衬底与MOS管栅极的接地连接金属线。
7.根据权利要求6所述的布线方法，其特征在于，通过等离子体化学气相沉积形成多个所述金属间介电层。
8.根据权利要求7所述的布线方法，其特征在于，所述金属布线堆叠结构中的每个中间金属布线层包括栅极连接金属线、衬底连接金属线以及源漏极连接金属线；
位于各中间金属布线层中的栅极连接金属线之间通过设置于所述金属间介电层中的栅极连接接触孔连接；位于各中间金属布线层中的衬底连接金属线之间通过设置于所述金属间介电层中的衬底连接接触孔连接；位于各中间金属布线层中的源漏极金属线之间通过设置于所述金属间介电层中的源漏极连接接触孔连接。
9.根据权利要求8所述的布线方法，其特征在于，所述层间介质层中设置有连接栅极连接金属线和MOS管栅极的第一接触孔、连接衬底和衬底连接金属线的第二接触孔以及连接源漏极连接金属线和MOS管源漏极的第三接触孔。
10.根据权利要求8所述的布线方法，其特征在于，所述栅极连接金属线、衬底连接金属线以及源漏极连接金属线相互绝缘，所述接地连接金属线与外连互连线绝缘。
CN201310736978.XA 2013-12-27 2013-12-27 Mos管电容器的布线结构及布线方法 Active CN104752393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310736978.XA CN104752393B (zh) 2013-12-27 2013-12-27 Mos管电容器的布线结构及布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310736978.XA CN104752393B (zh) 2013-12-27 2013-12-27 Mos管电容器的布线结构及布线方法

Publications (2)

Publication Number Publication Date
CN104752393A CN104752393A (zh) 2015-07-01
CN104752393B true CN104752393B (zh) 2017-11-03

Family

ID=53591850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310736978.XA Active CN104752393B (zh) 2013-12-27 2013-12-27 Mos管电容器的布线结构及布线方法

Country Status (1)

Country Link
CN (1) CN104752393B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3511860A1 (en) * 2018-01-11 2019-07-17 Nxp B.V. Fingerprint sensing device with esd protection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903031A (en) * 1995-07-04 1999-05-11 Matsushita Electric Industrial Co., Ltd. MIS device, method of manufacturing the same, and method of diagnosing the same
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6091114A (en) * 1998-03-31 2000-07-18 Texas Instruments Incorporated Method and apparatus for protecting gate oxide from process-induced charging effects
CN1707813A (zh) * 2004-06-08 2005-12-14 赛芬半导体有限公司 具有减少的寄生电容的mos电容器
CN1809914A (zh) * 2003-06-24 2006-07-26 飞上公司 三维集成电路结构及其制造方法
CN101431071A (zh) * 2007-11-08 2009-05-13 恩益禧电子股份有限公司 半导体芯片和半导体器件
CN102969342A (zh) * 2011-08-30 2013-03-13 台湾积体电路制造股份有限公司 电容器和制造电容器的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448599B1 (en) * 2000-11-29 2002-09-10 United Microelectronics Corp. Semiconductor device for preventing process-induced charging damages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903031A (en) * 1995-07-04 1999-05-11 Matsushita Electric Industrial Co., Ltd. MIS device, method of manufacturing the same, and method of diagnosing the same
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6091114A (en) * 1998-03-31 2000-07-18 Texas Instruments Incorporated Method and apparatus for protecting gate oxide from process-induced charging effects
CN1809914A (zh) * 2003-06-24 2006-07-26 飞上公司 三维集成电路结构及其制造方法
CN1707813A (zh) * 2004-06-08 2005-12-14 赛芬半导体有限公司 具有减少的寄生电容的mos电容器
CN101431071A (zh) * 2007-11-08 2009-05-13 恩益禧电子股份有限公司 半导体芯片和半导体器件
CN102969342A (zh) * 2011-08-30 2013-03-13 台湾积体电路制造股份有限公司 电容器和制造电容器的方法

Also Published As

Publication number Publication date
CN104752393A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US8766345B2 (en) Area-efficient capacitor using carbon nanotubes
WO2015144755A1 (en) Capacitor structure
CN106206417A (zh) 半导体器件的制造方法
CN102255102A (zh) 用于制造薄层电池的方法和相应的薄层电池
CN102142429B (zh) 等离子体损伤检测结构及其制作方法
CN104752393B (zh) Mos管电容器的布线结构及布线方法
CN105742246A (zh) 一种集成电路、电容器件及其制作方法
TWI532195B (zh) 具有提供穩定電力之電容器的半導體積體電路與其製造方法
CN105355577A (zh) 等离子体损伤测试结构及其制作方法
CN105990095B (zh) Mim电容器及其制备方法
US9443759B2 (en) Method for producing a semiconductor device comprising a conductor layer in the semiconductor body and semiconductor body
TWI514448B (zh) 金屬－絕緣體－金屬電容器及其形成之方法
CN104103624B (zh) 反熔丝结构及其形成方法
US20190378657A1 (en) Multiple layer cylindrical capacitor
CN102842577A (zh) 高压电阻半导体装置与制造高压电阻半导体装置的方法
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN103021999B (zh) 半导体结构及其制作方法
CN103117201B (zh) Pecvd装置及半导体器件的形成方法
JP7062075B2 (ja) モジュール構造及びその製造方法
CN101556970B (zh) 一种可减小等离子损伤效应的mos电容
KR20160076987A (ko) 개선된 습도 센서
KR20080092557A (ko) 반도체소자의 배선 형성방법
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
CN105633009B (zh) 一种半导体器件及其制造方法、电子装置
CN109979919A (zh) 一种芯片以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant