CN102969342A - 电容器和制造电容器的方法 - Google Patents

电容器和制造电容器的方法 Download PDF

Info

Publication number
CN102969342A
CN102969342A CN2012101074323A CN201210107432A CN102969342A CN 102969342 A CN102969342 A CN 102969342A CN 2012101074323 A CN2012101074323 A CN 2012101074323A CN 201210107432 A CN201210107432 A CN 201210107432A CN 102969342 A CN102969342 A CN 102969342A
Authority
CN
China
Prior art keywords
pattern
contact
layer
pectinate texture
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101074323A
Other languages
English (en)
Other versions
CN102969342B (zh
Inventor
安启玓
陈建宏
詹玉娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102969342A publication Critical patent/CN102969342A/zh
Application granted granted Critical
Publication of CN102969342B publication Critical patent/CN102969342B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种器件，包括衬底，具有至少一个有源区；绝缘层，位于衬底上方；以及电极，位于绝缘层上方的栅电极层中，该衬底、绝缘层、以及电极形成金属氧化物半导体(MOS)电容器。第一接触层设置在电极上方，该第一接触层具有延长的第一图案，该延长的第一图案在与电极平行的第一方向上延伸。接触结构与衬底接触。接触结构具有延长的第二图案，该延长的第二图案与第一图案平行地延伸。介电材料形成在第一图案和第二图案之间，从而使得第一图案和第二图案和介电材料形成侧壁电容器，该侧壁电容器与MOS电容器并联。

Description

电容器和制造电容器的方法
技术领域
本发明一般地涉及半导体制造，更具体地来说，涉及电容器的形成。
背景技术
常常作为互补金属氧化物半导体(CMOS)工艺的一部分形成金属氧化物半导体(MOS)电容器。在CMOS工艺中，晶体管通常通过将具有掺杂源极/漏极区域的有源区设置在衬底中、将栅极绝缘层设置在衬底上方、和将栅电极设置在栅极绝缘层上方来形成。接触件(例如，钨)通过导电互连结构连接源极/漏极区和栅电极，该导电互连结构具有几个水平导电图案层(通常称作M1、M2等)和形成在多个金属间介电(IMD)层中的垂直通孔层。
为了将MOS电容器制造集成在相同的工艺中，将MOS电容器的顶部电极形成为栅极介电层的一部分。电容器介电层形成为栅极绝缘层的一部分。电容器的阳极接触件形成在电容器的顶部电极上方。阴极接触件连接至源极/漏极和块状衬底。
当晶体管尺寸(包括栅极绝缘层的厚度)缩小时，泄露成为问题，并且栅极绝缘层更容易击穿。为了预先减少泄露，晶体管越小，考虑高k金属栅极结构。通过高k介电材料的相对较厚层替换传统的二氧化硅栅极绝缘层，例如，该高k介电材料为硅酸铪、硅酸锆、二氧化铪、或二氧化锆。通过金属替换多晶硅栅电极材料，例如，氮化钛、氮化钽、或者氮化铝。
期望制造MOS电容器的先进方法，该方法与高k金属栅极工艺兼容。
发明内容
为解决上述问题，本发明提供了一种器件，包括：衬底，具有：至少一个有源区、位于衬底上方的绝缘层、以及位于绝缘层上方的栅电极层中的电极，形成金属氧化物半导体MOS电容器；第一接触层，位于电极上方，具有延长的第一图案，在与电极平行的第一方向上延伸；接触结构，与衬底接触，接触结构具有延长的第二图案，与第一图案平行地延伸；以及介电材料，位于第一图案和第二图案之间，使得第一图案和第二图案以及介电材料形成第一侧壁电容器，第一侧壁电容器与MOS电容器并联。
其中：衬底进一步包括至少一个浅沟槽隔离STI区，邻近有源区；以及第一图案和第二图案的长度至少与有源区的宽度和STI区的宽度的和一样长。
其中：接触结构具有延长的接触部，延长的接触部与衬底接触并且与电极平行地延伸，以及延长的接触部的长度至少与有源区的宽度一样长。
其中：电极包括金属材料；接触部包括钨；第一接触层包括由铜和钨所构成的组中的一个；以及第二图案包括铜。
其中：衬底进一步包括其中具有导电图案的多个互连图案层，并且第一接触层和接触结构位于互连图案层的最底部的一个的下方。
其中：互连图案层中的一个包括：延长的第三图案和延长的第四图案，通过其间的附加的介电材料彼此平行设置，从而形成第二侧壁电容器，器件进一步包括：多个导电通孔，将第一图案连接至第三图案，并且将第二图案连接至第四图案。
其中，第三图案和第四图案在与第一方向垂直的第二方向上延伸。
其中，互连图案层中的一个包括第一梳状结构和第二梳状结构，每个梳状结构具有多个指状物，第一梳状结构和第二梳状结构配置为，每个梳状结构的相应指状物插入在另一梳状结构的相应指状物之间并且与另一梳状结构的相应指状物平行，附加的介电材料位于每个梳状结构的相应指状物和另一梳状结构的相应指状物之间，从而形成第二侧壁电容器，器件进一步包括：连接至第一梳状结构的第一图案，以及连接至第二梳状结构的第二图案。
此外，还提供了一种器件，包括：衬底，具有：至少一个有源区、位于衬底上方的绝缘层、以及位于绝缘层上方的栅电极层中的多个电极，形成金属氧化物半导体MOS电容器；第一接触层，具有多个延长的第一图案，形成在电极的相应电极的正上方；接触结构，具有：延长的第二图案，与第一图案平行地延伸；和接触部，与衬底接触，接触部与电极平行地延伸；以及介电材料，位于第一图案和第二图案之间，使得第一图案和第二图案以及介电材料形成第一侧壁电容器，第一侧壁电容器与MOS电容器并联；至少一个金属间介电IMD层，位于第一图案和第二图案上方，IMD层的导电图案位于第一图案和第二图案上方。
其中，电极包括金属材料；接触部包括钨；第一接触层包括由铜和钨所构成的组中的一个；以及第二图案包括铜。
其中，IMD层包括：延长的第三图案和延长的第四图案，设置为在与第一方向垂直的第二方向上彼此平行地延伸，第一IMD层的介电材料位于延长的第三图案和延长的第四图案之间，从而形成第二侧壁电容器，器件进一步包括：多个导电通孔，将第一图案连接至第三图案，并且将第二图案连接至第四图案。
其中，第一IMD层包括第一梳状结构和第二梳状结构，每个梳状结构具有多个指状物，第一梳状结构和第二梳状结构配置为，每个梳状结构的相应指状物插入在另一梳状结构的相应指状物之间并且与另一梳状结构的相应指状物平行，附加的介电材料位于每个梳状结构的相应指状物和另一梳状结构的相应指状物之间，从而形成第二侧壁电容器，器件进一步包括：多个导电通孔，将第一图案连接至第一梳状结构，并且将第二图案连接至第二梳状结构。
此外，还提供了一种方法，包括：将金属氧化物半导体MOS电容器形成在衬底上方，MOS电容器具有栅电极层中的顶部电极；形成与顶部电极邻近和且平行的第一接触件；将延长的第一图案形成在顶部电极正上方的接触层中；将延长的第二图案形成在第一接触件的正上方，与第一图案平行并且处于与接触层相同的平面处；以及将介电材料设置在第一图案和第二图案之间，从而在接触层的平面处形成侧壁电容器，侧壁电容器与MOS电容器并联。
其中：作为互补金属氧化物半导体CMOS高k金属栅极工艺的一部分来形成MOS电容器，方法进一步包括形成高k栅极绝缘层，其中，MOS电容器的介电层形成在高k栅极绝缘层中。
其中：MOS电容器形成在互补金属氧化物半导体CMOS工艺中；CMOS工艺进一步包括：将多个有源器件形成在衬底上方并将具有多个金属间介电IMD层的互连结构形成在有源器件上方；以及在形成互连结构的IMD层中的最底部的一个之前，形成第一图案和第二图案，使得互连结构的IMD层中的最底部的一个位于第一图案和第二图案上方。
其中：MOS电容器形成在互补金属氧化物半导体CMOS工艺中；CMOS工艺进一步包括：将多个有源器件形成在衬底上方并将具有多个导电图案层的互连结构形成在有源器件上方；以及在形成互连结构的导电图案层的第一个之前，形成第一图案和第二图案，使得互连结构的导电图案层中的第一个位于第一图案和第二图案上方。
其中，形成互连结构的导电图案层中的第一个的步骤进一步包括：将侧壁电容器形成在互连结构的导电图案层中的第一个中，侧壁电容器与MOS电容器并联。
其中，将侧壁电容器形成在导电图案层中的第一个中的步骤包括：形成具有第一指状物的第一梳状结构和具有第二指状物的第二梳状结构，第一指状物和第二指状物彼此交织。
其中：形成导电通孔，将第一梳状结构连接至第一图案，并且第一指状物与第一图案垂直；以及形成导电通孔，将第二梳状结构连接至第二图案，并且第二指状物与第二图案垂直。
其中，第一图案和第二图案具有大约彼此相同的长度。
附图说明
图1为具有集成金属氧化物金属电容器的MOS电容器结构的第一实施例平面图。
图2为沿着图1的剖面线2-2所截取的放大横截面图。
图3为图1的电容器的放大平面图，为了容易观看剩余的下层，从该图中省略了通孔和M1层。
图4为在M1层中具有第二集成金属氧化物金属电容器的MOS电容器结构的第二实施例的平面图。
图5为在接触平面处形成与平行MOM电容器一体形成的MOS电容器的方法的流程图。
具体实施方式
结合被认为是整个说明书一部分的附图来阅读该示例性实施例的描述。在说明书中，诸如“上”、“下”、“水平”、“垂直”、“之上”、“之下”、“向上”、“向下”、“顶部”和“底部”的相对术语及其派生词(例如，“水平地”、“向下地”、“向上地”等)应该用于表示在以下讨论中描述或在附图中示出的定向。这些相对术语是为了描述的方便，并不要求装置以特定的定向来构造或操作。除非另有说明，否则有关附接、连接等术语(例如，“连接”和“互连”)表示直接或间接通过中间结构确保这些结构或将这些结构彼此附接的关系，和可移动或刚性附接或关系。通过相同的参考标号指示不同附图中的相同术语。
发明人已经发现，将新电容器结构应适用于使用高k金属栅极结构的半导体制造工艺。当使用高k金属栅极结构时，通过栅电极材料的表面密度来影响随后的化学机械抛光(CMP)步骤。(栅电极材料的表面密度指的是通过栅电极图案所占用的栅电极层的分数)。结果，发明人发现减小高k金属栅电极层的表面密度是有利的。然而，对于MOS电容器来说，总电容与电容器顶部电极的面积成比例(该电容器顶部电极的面积等于电容器介电层的面积)。如果减小顶部电极的面积从而避免了在随后的CMP步骤中的栅极表面密度问题，则相应地降低了电容。发明人发现了允许降低栅电极材料的表面密度的结构，同时基本上保持电容器的总电容。
虽然例如，以下使用高k金属栅极工艺论述了这些方法，但是在其他实施例中，可以将以下所述方法用于氧化硅栅极绝缘层(和电容器绝缘层)。
图1至图3示出了具有集成的金属氧化物金属(MOM)电容器的MOS电容器结构100的第一实施例。如这里所使用的，因为将这些材料结合在各种现有的和将来的技术节点的半导体制造中，所以术语“金属氧化物金属”不仅限于电容器电介质为氧化硅的结构，并且宽泛地包括使用MOM电容器电介质的其他介电材料，例如，但不仅限于低k电介质和超低k电介质。
提供了衬底100，具有至少一个有源区110，和至少一个隔离区，例如，浅沟槽隔离区105。根据各个示例性实施例，衬底100可以为硅衬底；III-V族化合物衬底；硅锗(SiGe)衬底；绝缘体上硅(SOI)衬底；显示器衬底，例如，液晶显示器(LCD)、等离子体显示器、电致发光(EL)灯显示器；或者发光二极管(LED)衬底。通过块状衬底100的区域掺杂有杂质而提供有源区110。
将绝缘层111设置在衬底的有源区110上方。在一些实施例中，绝缘层111为用于在将晶体管的栅极绝缘层形成在相同衬底100上的相同层。在一些实施例中，绝缘层111包括高K电介质，例如，但不限于：铪基氧化物、铪基氮氧化物、或氮氧硅铪、硅酸铪、硅酸锆、二氧化铪、或二氧化锆。高k介电层111可以包括二重(binary)或三重(ternary)高k膜，例如，HfO、LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、其组合，或者其他适当材料。可选地，高k介电层111可以任选地包括硅酸盐，例如，HfSiO、LaSiO、AlSiO、其组合。可以使用原子层沉积来沉积该绝缘层111。在其他实施例中，该绝缘层没有使用高k金属栅极工艺，可以将这里所述的结构和工艺用在采用氧化硅栅极绝缘层的工艺中。
顶部电极120可以为金属或合金，例如，但不限于：氮化钛、氮化钽、或者氮化铝。在不使用高k金属栅极工艺的其他实施例中，顶部电极可以为多晶硅。图1和图3示出了多个顶部电极120，将该多个顶部电极配置为彼此平行，并且通过互连结构155的通孔层142中的垂直导电通孔140和导电图案(线路)层152中的一层的互连图案150f彼此连接。
因此，顶部电极120、绝缘层111、块状衬底110形成金属氧化物半导体(MOS)电容器。在图1中，多个电容元件(每个电极120一个电容元件)彼此并联，总电容乘这些电容元件的数量。
第一接触层130形成在顶部电极120的正上方。本文中，第一层130还称作M0-PO或M0-Poly，该第一层具有在第一(垂直)方向上延伸的第一图案。
接触结构121、131直接与衬底110接触。接触结构121、131具有延长的接触部121(在图2中所示的)和延长的第二图案131，该延长的第二图案与第一图案130平行地延伸。本文中，接触结构121、131的接触部121还称作M0-OD1(121)并且第二图案131还称作M0-OD2(131)。接触部121通过欧姆接触与衬底110直接接触。
尽管实例包括延长的接触M0 OD1 121，但是在其他实施例中，接触结构的接触部121可以具有其他结构。例如，接触部可以包括一个或多个正方形接触件，该正方形接触件将延长的M0 OD2图案131连接至衬底。
欧姆接触件为所形成的区域，从而使得器件的电流-电压(I-V)曲线为线性的和对称的。接触部121可以为使用光刻法图案化的溅射或蒸发的金属焊盘，从而提供了低电阻，和性能稳定性和可靠性。高掺杂有源区110使位于界面处的耗尽区变窄并且通过贯穿势垒允许电子在任何电势下容易在两个方向上流动。对于硅衬底来说，用于接触部121的适当接触材料的实例包括：W、Al、Al-Si、TiSi2、TiN、MoSi2、PtSi、CoSi2、WSi2。
接触部121被延长并且与电极120平行地延伸。在一些实施例中，接触部121具有基本上与有源区110的宽度相同的长度，但是这不是要求必备的条件。接触部121可以短于有源区110的宽度。
提供了第一接触层130(M0-PO)，该第一接触层具有：第一部分，位于顶部电极120的正上方；和第二部分，超出顶部电极120延伸，与衬底110的平面平行(如在图1和图3中所示)。第一接触层130具有延长的第一图案，该延长的第一图案在与电极120平行的第一方向上延伸。第一接触层130位于接触平面上，邻接顶部电极120。
接触结构的延长的第二图案131与第一图案130平行地延伸。在图1至图3的实例中，第一图案130和第二图案具有彼此相同的长度，具有彼此相同的高度，并且位于相同的平面处(关于衬底的有源区110的顶面)。第一图案和第二图案具有至少与有源区的宽度和STI区的宽度的和一样长的长度。此外，在实例中，水平线垂直于第一图案130的端部，该水平线与第二图案131的端部相交。换句话说，第一图案131和第二图案131在整个长度上彼此邻近。在一些实施例中，第一图案130和第二图案131具有大于有源区的宽度和STI区的宽度的和的两倍的长度。第二图案131位于接触平面处，邻接M0 OD1接触121。
在一些实施例中，第一图案130和第二图案131使用单镶嵌工艺由铜形成。在可选实施例中，第一图案130和第二图案131可以使用诸如溅射或化学汽相沉积的用于形成接触件的适当工艺，由W、Al、Al-Si、TiSi2、TiN、MoSi2、PtSi、CoSi2、WSi2所构成的组中的一个或多个形成。
在一个实施例中，电极120包括金属材料，接触部121包括钨，第一接触层130包括由铜和钨所构成的组中的一个，以及第二图案131包括铜。
将介电材料160设置在第一图案130和第二图案131之间，从而使得第一图案130、131以及介电材料160形成MOM侧壁电容器，该MOM侧壁电容器与MOS电容器并联。介电材料可以为氧化硅、氮化硅、氮氧化硅、低k电介质、或者ELK材料。
衬底进一步包括互连结构155，该互连结构包括：多个互连图案(线路)层152，在其中具有导电图案150f、151f；和多个垂直通孔层142，在其中形成有导电垂直通孔140、141。互连结构155可以由镶嵌工艺形成，其中，沉积金属间介电(IMD)材料层，形成沟槽和通孔并且该沟槽和通孔填充有导电材料(例如，铜)，并且通过化学机械抛光(CMP)来平整化平面。尽管图2仅示出了一个通孔层VIA0 142和一个线路层(M1层152)，但这仅是为了容易说明并且器件100可以具有多个互连层。例如，互连结构155可以具有8至15个通孔层和8至15个线路层。尽管导电图案层通常称作“金属”层，但导电图案可以由诸如多晶硅的其他导电材料形成。
第一接触层130和接触结构121、131位于互连通孔层142的最底部一个的下方，并且位于互连图案层152的最底部一个的下方。因此，因为接触层130和接触结构121位于互连结构155下方，所以通过第一图案130、第二图案131、以及电介质160所形成的其他金属氧化物电容器没有增加接触电路的厚度。
图3示出了衬底100的细节。为了最大化在第一图案130和第二图案131之间的电容，在第一图案和第二图案之间的距离d根据所使用的技术节点的设计规则和技术文件参数维持平行线的最小间距。
具有在图2中所示的电极元件的每个单元的侧壁电容具有两部分Cm0和Cm1。将Cm0侧壁电容限定为在M0图案层的侧壁之间的电容，即，在第一图案130和第二图案131之间的电容。将Cm1侧壁电容限定为在M1互联层的侧壁之间的电容(或者MOM电容器定位的另一金属层)，即，在第三图案(指状物250f)和第四图案(指状物251f)之间的电容。在一些实施例中，通过增加接触平面的Cm0电容分量不会影响Cm1分量，从而电容增加等于Cm0。
单位电容C＝ε·(A/d)，其中，ε为电介质的介电常数，A为侧壁的直接面对部分的面积，通过A＝H·(Wg+Lend)给出；以及d为线路之间的距离。
对于每个MOSCAP指状物来说，单元Cm0＝2×(Cgate+Cend)，其中
Cgate为上覆有源区110的图案130、131的部分的侧壁电容，通过Cgate＝ε·(d/[H×Wg])给出
Cend为上覆STI区105的图案130、131的部分的侧壁电容，通过Cend＝ε·(d/[H×Lend])给出
例如，在20nm工艺中，图案130、131可以具有65nm的高度H，和处于图案130和131之间的50nm的距离。通过4.4231的相对介电常数，可以认为由于图案130和131的侧壁电容为大约14％，所以增加了每个电极120的单位电容。因此，接触平面MOM电容器几乎完全弥补由于降低电极层120的“栅极表面密度”所导致的电容降低。
在图1的实例中，为了提供互连，提供了第一金属层(M1)图案150、151。图案150将MOS电容器的顶部电极120和第一图案130彼此互连；图案151将第二图案131彼此互连。因此，在图1中，不需要将图案150的指状物150f和图案151的指状物151f之间的间距优化为提供图案150和151之间的电容。在图1中，在指状物150f和151f之间的间距不需要都彼此相同，并且这些间距不必为在相邻线路之间所允许的最小间距。
在其他实施例中，将一个或多个附加MOM电容器设置在一个或多个互连导电图案(线路)层中。图4示出了结构200的实例，其中，将MOM电容器250、251、152设置在互连结构155中的M1层152或其他导电图案(线路)层中。
通过相同的参考标号指定在图1和图4相同的项。这些项包括：有源区110、绝缘层111、顶部电极120、M0 OD1 121、M0 PO 130、M0 OD2 131、通孔140、以及通孔141。没有重复这些相同的项。在M1层152中，将互连图案250、251配置为提供其他侧壁MOM电容器。与在图1的情况下一样，图案250将所有的顶部电极120和第一图案130彼此互连。图案251的指状物251f将所有的第二图案131彼此互连。然而，在图4中，指状物的数量最大化(通过使用用于技术节点的最小线路宽度)，并且对于所使用的技术将相邻指状物之间的距离253最小化。使用相邻指状物250f、251f中的每对之间的最小间距最大化指状物对的电容。然后，使用最小线路宽度最大化指状物数量，侧壁电容乘以指状物250f、251f中的相邻对的数量。IMD材料152提供了MOM电容器的电介质。
如图4所示，互连图案层中的一个(例如，M1)包括第三延长图案250f和第四延长图案251f，通过其间的附加的介电材料152将该第三延长图案和第四延长图案配置为彼此平行，从而形成第二侧壁MOM电容器。器件具有多个导电通孔140，将第一图案130连接至第三图案250f；和多个导电通孔141，将第二图案131连接至第四图案251f。第三图案250f和第四图案251f在与第一方向(垂直)垂直的第二(左右)方向上延伸，其中，将第一图案130和第二图案131配置在第一方向上。
M1互连图案层包括第一梳状结构250和第二梳状结构251。每个梳状结构250、251都具有多个指状物250f、251f。配置第一梳状结构250和第二梳状结构251，其中，每个梳状结构的相应指状物通过其间的附加的介电材料在另一梳状结构的相应指状物之间插入并且与另一梳状结构的相应指状物平行，从而形成第二侧壁电容器。通孔140将第一图案130连接至第一梳状结构250，并且通孔141将第二图案131连接至第二梳状结构251。
图5为形成彼此并联的MOS电容器和集成的接触平面MOM电容器的方法的流程图。
在步骤500中，有源器件使用互补金属氧化物半导体(CMOS)高k金属栅极工艺形成在衬底上方。将MOS电容器形成为该CMOS工艺的一部分。CMOS工艺包括：将高k栅极绝缘层形成在衬底的有源区(OD)110上方。MOS电容器的介电层111形成在与通过CMOS工艺形成在衬底上方的晶体管的栅极绝缘层相同的高k栅极绝缘层中。
在步骤502中，在互补金属氧化物半导体(CMOS)工艺中形成MOS电容器。MOS电容器具有相同的栅电极层中的顶部电极120，晶体管的栅电极形成在相同的栅电极层中。
在步骤504中，将延长的接触件121形成为与顶部电极120邻近和平行。
在步骤506中，延长的第一图案130形成在顶部电极120上方的接触层中。
在步骤508中，延长的第二图案131形成在延长的接触件121的正上方，与第一图案130平行，并且位于与第一图案相同的平面处(该第一图案形成在顶部电极120的正上方)。第一图案和第二图案具有基本上彼此相同的长度。在形成互连结构的导电图案层(M1)的第一个之前，形成第一图案和第二图案，从而使得互连结构的导电图案层的第一个位于第一图案和第二图案上方。
在步骤510中，将介电材料160设置在第一图案130和第二图案131之间，从而形成位于接触层的平面处的第一侧壁电容器，该第一侧壁电容器与MOS电容器并联。
在步骤512中，金属间介电(IMD)层形成在有源区上方，并且形成在第一图案130和第二图案131上方。
在步骤514中，导电通孔140形成在第一图案130上方，用于将第一梳状结构(要形成的)连接至第一图案。此外，导电通孔141形成在第二图案131上方，用于将第二梳状结构(要形成的)连接至第二图案131。
在步骤516中，侧壁电容器250、152、251形成在互连结构的导电图案层(M1)中的第一个中。侧壁电容器250、152、251与MOS电容器120、111、110并联。该步骤包括形成具有第一指状物250f的第一梳状结构250和具有第二指状物251f的第二梳状结构251，第一梳状结构和第二梳状结构彼此插入。第一指状物与第一图案垂直，并且第二指状物与第二图案垂直。第二侧壁MOM电容器相应地形成为与MOS电容器平行。
在形成MOM电容器250、152、以及251以后，形成互连结构的剩余物，该互连结构的剩余物具有多个IMD层，包含水平导电图案和垂直导电通孔。
尽管提供了第二侧壁MOM电容器形成在M1层中的实例，但是第二侧壁MOM电容器可以形成在导电图案(金属)层的任一层中。此外，附加的(例如，第三或第四)侧壁MOM电容器可以形成在导电图案(金属)层中的任一层中。
各个实施例可以增大可以在单位面积上实现的电容并且提供了不易受电压改变影响的设计。这些方法通过具有电极层120、接触件121、130、131和金属层150f、151f的规则布线改善布局图案/结构。
上述结构可以容易提供高金属层MOM电容器(例如，在层M1至M15中的一层或多层中)。
在一些实施例中，器件包括：衬底，具有至少一个有源区；绝缘层，位于衬底上方；以及电极，位于绝缘层上方的栅电极层中，该衬底、绝缘层、以及电极形成金属氧化物半导体(MOS)电容器。第一接触层设置在电极上方，该第一接触层具有在与电极平行的第一方向上延伸的延长的第一图案。接触结构与衬底结构。接触结构具有与第一图案平行地延伸的延长的第二图案。介电材料设置在第一图案和第二图案之间，从而使得第一图案和第二图案和介电材料形成侧壁电容器，该侧壁电容器与MOM电容器并联。
在一些实施例中，器件包括：衬底，具有至少一个有源区；绝缘层，位于衬底上方；以及多个电极，位于绝缘层上方的栅电极层中，该衬底、绝缘层、以及电极形成金属氧化物半导体(MOS)电容器。第一接触层具有多个延长的第一图案，该多个延长的第一图案形成在电极的相应一个的正上方。接触结构具有延长的第二图案，该第二图案与第一图案平行地延伸，并且多个接触部与衬底接触。多个接触部与电极平行地延伸。介电材料形成在第一图案和第二图案之间，从而使得第一图案和第二图案和介电材料形成第一侧壁电容器，该第一侧壁电容器与MOM电容器并联。至少一个金属间介电层(IMD)位于第一图案和第二图案上方，IMD层具有第一图案和第二图案上方的导电图案。
在一些实施例中，方法包括：将金属氧化物半导体(MOS)电容器形成在衬底上方，MOS电容器具有位于栅电极层中的顶部电极。延长接触件形成为与顶部电极相邻和平行。延长的第一图案形成在位于顶部电极正上方的接触层中。延长的第二图案形成在延长的接触件上方，与第一图案接触，并且位于与接触层相同的平面处。将介电材料设置在第一图案和第二图案之间，从而形成位于接触层的平面处的侧壁电容器，该侧壁电容器与MOS电容器平行。
尽管已经根据示例性实施例描述了主题，但是本发明不仅限于其。更确切地，所附权利要求应该宽泛地包括可以通过本领域技术人员制造的其他变型例和实施例。

Claims (10)

1.一种器件，包括：
衬底，具有：至少一个有源区、位于所述衬底上方的绝缘层、以及位于所述绝缘层上方的栅电极层中的电极，形成金属氧化物半导体MOS电容器；
第一接触层，位于所述电极上方，具有延长的第一图案，在与所述电极平行的第一方向上延伸；
接触结构，与所述衬底接触，所述接触结构具有延长的第二图案，与所述第一图案平行地延伸；以及
介电材料，位于所述第一图案和所述第二图案之间，使得所述第一图案和所述第二图案以及所述介电材料形成第一侧壁电容器，所述第一侧壁电容器与所述MOS电容器并联。
2.根据权利要求1所述的器件，其中：
所述衬底进一步包括至少一个浅沟槽隔离STI区，邻近所述有源区；以及
所述第一图案和所述第二图案的长度至少与所述有源区的宽度和所述STI区的宽度的和一样长。
3.根据权利要求2所述的器件，其中：
所述接触结构具有延长的接触部，所述延长的接触部与所述衬底接触并且与所述电极平行地延伸，以及
所述延长的接触部的长度至少与所述有源区的宽度一样长。
4.根据权利要求2所述的器件，其中：
所述电极包括金属材料；
所述接触部包括钨；
所述第一接触层包括由铜和钨所构成的组中的一个；以及
所述第二图案包括铜。
5.根据权利要求1所述的器件，其中：
所述衬底进一步包括其中具有导电图案的多个互连图案层，并且所述第一接触层和所述接触结构位于所述互连图案层的最底部的一个的下方。
6.根据权利要求5所述的器件，其中：
所述互连图案层中的一个包括：延长的第三图案和延长的第四图案，通过其间的附加的介电材料彼此平行设置，从而形成第二侧壁电容器，所述器件进一步包括：
多个导电通孔，将所述第一图案连接至所述第三图案，并且将所述第二图案连接至所述第四图案。
7.根据权利要求6所述的器件，其中，所述第三图案和所述第四图案在与所述第一方向垂直的第二方向上延伸。
8.根据权利要求5所述的器件，其中，所述互连图案层中的一个包括第一梳状结构和第二梳状结构，每个梳状结构具有多个指状物，所述第一梳状结构和所述第二梳状结构配置为，所述每个梳状结构的相应指状物插入在另一梳状结构的相应指状物之间并且与所述另一梳状结构的相应指状物平行，附加的介电材料位于所述每个梳状结构的相应指状物和所述另一梳状结构的相应指状物之间，从而形成第二侧壁电容器，所述器件进一步包括：
连接至所述第一梳状结构的所述第一图案，以及连接至所述第二梳状结构的所述第二图案。
9.一种器件，包括：
衬底，具有：至少一个有源区、位于所述衬底上方的绝缘层、以及位于所述绝缘层上方的栅电极层中的多个电极，形成金属氧化物半导体MOS电容器；
第一接触层，具有多个延长的第一图案，形成在所述电极的相应电极的正上方；
接触结构，具有：延长的第二图案，与所述第一图案平行地延伸；和接触部，与所述衬底接触，所述接触部与所述电极平行地延伸；以及
介电材料，位于所述第一图案和所述第二图案之间，使得所述第一图案和所述第二图案以及所述介电材料形成第一侧壁电容器，所述第一侧壁电容器与所述MOS电容器并联；
至少一个金属间介电IMD层，位于所述第一图案和所述第二图案上方，所述IMD层的导电图案位于所述第一图案和所述第二图案上方。
10.根据权利要求9所述的器件，其中
所述电极包括金属材料；
接触部包括钨；
第一接触层包括由铜和钨所构成的组中的一个；以及
所述第二图案包括铜。
CN201210107432.3A 2011-08-30 2012-04-12 电容器和制造电容器的方法 Expired - Fee Related CN102969342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/221,419 US8497540B2 (en) 2011-08-30 2011-08-30 Capacitor and method of forming same
US13/221,419 2011-08-30

Publications (2)

Publication Number Publication Date
CN102969342A true CN102969342A (zh) 2013-03-13
CN102969342B CN102969342B (zh) 2015-06-17

Family

ID=47742395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210107432.3A Expired - Fee Related CN102969342B (zh) 2011-08-30 2012-04-12 电容器和制造电容器的方法

Country Status (2)

Country Link
US (2) US8497540B2 (zh)
CN (1) CN102969342B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762157A (zh) * 2014-01-20 2014-04-30 无锡紫芯集成电路系统有限公司 普通logic工艺中大单位容值电容的制作方法
CN104752393A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 Mos管电容器的布线结构及布线方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153642B2 (en) * 2013-03-05 2015-10-06 Qualcomm Incorporated Metal-oxide-metal (MOM) capacitor with enhanced capacitance
US9202785B2 (en) * 2013-11-08 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit capacitor having vias
CN105742246B (zh) * 2014-12-09 2019-02-15 熠芯(珠海)微电子研究院有限公司 一种集成电路、电容器件及其制作方法
EP3742482B1 (en) 2019-05-24 2023-02-22 Socionext Inc. Integrated-circuit devices and circuitry comprising the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956261B2 (en) * 2003-01-31 2005-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
CN1741274A (zh) * 2004-04-27 2006-03-01 台湾积体电路制造股份有限公司 集成电路元件及其形成方法
JP2008235498A (ja) * 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
CN101308726A (zh) * 2005-03-17 2008-11-19 富士通株式会社 Mim电容器
US20110309420A1 (en) * 2007-10-08 2011-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors Integrated with Metal Gate Formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858832A (en) * 1996-03-11 1999-01-12 Chartered Semiconduction Manufacturing Ltd. Method for forming a high areal capacitance planar capacitor
US6780762B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. Self-aligned, integrated circuit contact and formation method
US7514740B2 (en) * 2006-07-10 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible storage device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956261B2 (en) * 2003-01-31 2005-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
CN1741274A (zh) * 2004-04-27 2006-03-01 台湾积体电路制造股份有限公司 集成电路元件及其形成方法
CN101308726A (zh) * 2005-03-17 2008-11-19 富士通株式会社 Mim电容器
JP2008235498A (ja) * 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
US20110309420A1 (en) * 2007-10-08 2011-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors Integrated with Metal Gate Formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752393A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 Mos管电容器的布线结构及布线方法
CN104752393B (zh) * 2013-12-27 2017-11-03 中芯国际集成电路制造(上海)有限公司 Mos管电容器的布线结构及布线方法
CN103762157A (zh) * 2014-01-20 2014-04-30 无锡紫芯集成电路系统有限公司 普通logic工艺中大单位容值电容的制作方法

Also Published As

Publication number Publication date
CN102969342B (zh) 2015-06-17
US9231048B2 (en) 2016-01-05
US20130049088A1 (en) 2013-02-28
US20130292754A1 (en) 2013-11-07
US8497540B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
US11855094B2 (en) FinFET devices with dummy fins having multiple dielectric layers
CN102969342B (zh) 电容器和制造电容器的方法
US8704304B1 (en) Semiconductor structure
US8749022B2 (en) Capacitor device and method of fabricating the same
US10529825B2 (en) Semiconductor device and manufacturing method thereof
US20230197723A1 (en) Integrated circuits and manufacturing methods thereof
US20150041949A1 (en) Shallow Trench Isolation Area Having Buried Capacitor
US9385213B2 (en) Integrated circuits and manufacturing methods thereof
US8258555B2 (en) Semiconductor device having extra capacitor structure
US20140239363A1 (en) Capacitors comprising slot contact plugs and methods of forming the same
CN110931468B (zh) 集成电路器件
CN106206418B (zh) 集成电路
US20160197071A1 (en) Integrated circuit device and method for forming the same
US9153665B2 (en) Method for fabricating semiconductor device
CN103227211B (zh) 去耦电容器及其布局
US9590119B2 (en) Decoupling capacitor and method of making same
TWI749665B (zh) 堆疊式電容器結構及其形成方法
US9601373B2 (en) Semiconductor device and method for manufacturing the same
US20230024339A1 (en) Semiconductor memory structure and method for forming the same
KR100928511B1 (ko) 반도체 소자 및 그 제조 방법
TW201442231A (zh) 整合結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617