CN104734652A - 一种轨到轨运算放大器 - Google Patents

Abstract

本发明公开了一种轨到轨运算放大器，包含：输入级，接收输入的正端输入信号及负端输入信号；第一级输出级，与所述输入级连接；Class-AB输出级，与所述第一级输出级连接，实现轨到轨的输出；其中所述第一级输出级包含第一输出支路及第二输出支路，分别与Class-AB输出级连接；所述轨到轨运算放大器还包含Class-AB控制级，与所述第一输出支路连接。本发明能够工作在低压情况下，明显改善瞬态性能，并且没有增加电路的复杂度和功耗。

Description

一种轨到轨运算放大器

技术领域

本发明涉及集成电路设计领域，具体涉及一种轨到轨运算放大器，工作在低压情况下。

背景技术

轨到轨运算放大器(Rail-to-Rail Operational Amplifier)是广泛应用、具有超高放大倍数的电路单元，广泛应用于各类电子产品中。但是随着工艺的进步，对轨到轨运放的要求也变得更高。

如图1所示的传统的轨到轨运算放大器的结构图，MN100、MN101、MP100及MP101为低阈值的输入MOS管。为了能够正常工作，其电源电压必须满足以下条件：

$V_{\mathrm{DD}}\≥\max \{V_{\mathrm{CS}21}+V_{\mathrm{CS}22}+V_{{I_0}^{\text{'}}}{V}_{\mathrm{CS}19}+V_{\mathrm{CS}20}+V_{I_1}\}$

其中，VGS是MOS管的过驱动电压，VI是电流源上的压降。

通常对于TSMC025um的工艺，支路1(支路2)到地之间要经过两个Vgst(两个Vgst至少为2V)，MOS管的正常阈值电压大约为1V，电流源两端的压差为0.2V，也就是为了使电路能够正常工作，电源电压一般要大于2V。因此这种结构对于要求电源电压在1.6V，甚至1.4V的情况下仍然能够正常工作来说，是不能接受的。传统结构的Class-AB控制结构几乎不可能实现工作在满足宽摆幅的同时，电源电压也尽可能的变低。

如图2所示的，一种改进型的工作在低压情况下的轨到轨运算放大器的结构图，其中的Class-AB控制结构并不是最优的选择，对瞬态特性改善不明显。

发明内容

本发明的目的在于提供一种轨到轨运算放大器，能够工作在低压情况下，明显改善瞬态性能，并且没有增加电路的复杂度和功耗。

为了达到上述目的，本发明通过以下技术方案实现：一种轨到轨运算放大器，其特点是，包含：

输入级，接收输入的正端输入信号及负端输入信号；

第一级输出级，与所述输入级连接；

Class-AB输出级，与所述第一级输出级连接，实现轨到轨的输出；其中

所述第一级输出级包含第一输出支路及第二输出支路，分别与Class-AB输出级连接；

所述轨到轨运算放大器还包含Class-AB控制级，与所述第一输出支路连接。

所述的输入级包含低压输入电路及分别与低压输入电路连接的P管输入电路及N管输入电路；

所述P管输入电路分别连接第一输出支路及第二输出支路；

所述N管输入电路分别连接第一输出支路及第二输出支路。

所述的低压输入电路包含第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；

所述的第一PMOS管的源极与第二PMOS管的源极连接；

所述第一PMOS管的栅极连接正端输入信号；

所述第一PMOS管的漏极连接第二输出支路的输入端；

所述第二PMOS管的栅极连接负端输入信号；

所述第二PMOS管的漏极连接第一输出支路的输入端；

所述第一NMOS管的源极与第二NMOS管的源极连接；

所述第一NMOS管的栅极连接正端输入信号；

所述第一NMOS管的漏极连接第一输出支路的输入端；

所述第二NMOS管的栅极连接负端输入信号；

所述第二NMOS管的漏极连接第二输出支路的输入端。

所述的P管输入电路包含第三PMOS管、第四PMOS管、第五PMOS管及第六PMOS管；

所述第三PMOS管的漏极、第四PMOS管的漏极及第六PMOS管的源极连接后与第一PMOS管的源极连接；

所述第三PMOS管的源极、第四PMOS管的源极及第五PMOS管的源极分别连接电源电压；

所述第三PMOS管的栅极及第六PMOS管的栅极分别连接第一偏置电 压；

所述第四PMOS管的栅极、第五PMOS管的栅极及第五PMOS管的漏极连接后与N管输入电路连接；

所述第六PMOS管的漏极与N管输入电路连接。

所述的N管输入电路包含第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管；

所述第三NMOS管的漏极、第五NMOS管的漏极及第六NMOS管的源极连接后与第一NMOS管的源极连接；

所述第三NMOS管的源极、第四NMOS管的源极及第五NMOS管的源极分别连接地电压；

所述第三NMOS管的栅极及第六NMOS管的栅极分别连接第二偏置电压；

所述第四NMOS管的栅极、第五NMOS管的栅极及第四NMOS管的漏极连接后与第六PMOS管的漏极连接；

所述第六NMOS管的漏极与第五PMOS管的漏极连接。

所述的第一输出支路包含第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管及第十二PMOS管；

所述第七PMOS管的源极、第九PMOS管的源极及第十二PMOS管的源极分别连接电源电压；

所述第七PMOS管的栅极、第七PMOS管的漏极、第八PMOS管的栅极及第十一PMOS管的栅极分别与地电压连接，同时连接Class-AB控制级的输入端；

所述第八PMOS管的源极及第九PMOS管的漏极连接后与第二NMOS管的漏极连接；

所述第八PMOS管的漏极连接第二输出支路；

所述第九PMOS管的栅极与第十二PMOS管的栅极连接；

所述第十PMOS管的源极、第十一PMOS管的源极及第十二PMOS管的漏极连接后与第一NMOS管的漏极连接；

所述第十PMOS管的栅极与Class-AB控制级的输入端连接；

所述第十PMOS管的漏极与第二输出支路连接，同时连接Class-AB输 出级的输入端；

所述第十一PMOS管的漏极与第二输出支路连接，同时连接Class-AB输出级的输入端。

所述的第二输出支路包含第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管及第十二NMOS管；

所述第七NMOS管的源极、第九PMOS管的源极及第十二PMOS管的源极分别连接地电压；

所述第七NMOS管的栅极、第七NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极及第十一NMOS管的栅极分别与电源电压连接，同时连接Class-AB控制级的输入端；

所述第八NMOS管的源极及第九NMOS管的漏极连接后与第二PMOS管的漏极连接；

所述第八NMOS管的漏极、第九NMOS管的栅极及第十二NMOS管的栅极连接后与第八PMOS管的漏极连接；

所述第十NMOS管的源极、第十一NMOS管的源极及第十二NMOS管的漏极连接后与第一PMOS的漏极连接； 

所述第十NMOS管的漏极与第十PMOS管的漏极连接；

所述第十一NMOS管的漏极与第十一PMOS管的漏极连接。

所述的Class-AB控制级包含第十三PMOS管、第十四PMOS管、第十五PMOS管、第十三NMOS管、第十四NMOS管及第十五NMOS管；

所述第十三PMOS管的源极及第十五PMOS管的源极连接电源电压；

所述第十三PMOS管的漏极与第十四PMOS管的源极连接；

所述第十三PMOS管的栅极与第十PMOS管的漏极连接；

所述第十四PMOS管的漏极分别与第十三NMOS管的栅极、第十五NMOS管的栅极及第十五NMOS管的漏极连接；

所述第十四PMOS管的栅极与第十一PMOS管的栅极连接；

所述第十五PMOS管的漏极与第十五PMOS管的栅极连接后，分别与第十PMOS管的栅极及第十四NMOS管的漏极连接；

所述第十三NMOS管的源极及第十五NMOS管的源极分别连接地电压；

所述第十三NMOS管的漏极与第十四NMOS管的源极连接；

所述第十四NMOS管的栅极与第十一PMOS管的漏极连接。

所述的Class-AB输出级包含第十六PMOS管、第十七PMOS管、第十八PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第一电容及第二电容；

所述第十六PMOS管的源极、第十八PMOS管的源极及第十八NMOS管的漏极分别连接电源电压；

所述第十六PMOS管的漏极与第十六NMOS管的漏极连接后作为Class-AB输出级的输出端；

所述第十六PMOS管的栅极与第十八NMOS管的源极连接后与第十PMOS管的漏极连接；

所述第十七PMOS管的源极与第十六NMOS管的栅极连接后与第十一PMOS管的漏极连接；

所述第十七PMOS管的漏极、第十六NMOS管的源极及第十七NMOS管的源极分别连接地电压；

所述第十七PMOS管的栅极、第十七NMOS管的漏极及第十七NMOS管的栅极连接后与电源电压连接；

所述第十八PMOS管的漏极、第十八PMOS管的栅极及第十八NMOS管的栅极连接后与地电压连接；

所述第一电容的一端连接第十六PMOS管的栅极，其另一端分别连接第二电容的一端及第十六PMOS管的漏极；

所述第二电容的另一端与第十六NMOS管的栅极连接。

所述的第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管均为低阈值MOS管。

本发明一种轨到轨运算放大器与现有技术相比具有以下优点：在没有增加电路的复杂度和功耗的情况下，实现了轨到轨运算放大器可工作在低压情况下，并且改善瞬态性能。

附图说明

图1为传统的轨到轨运算放大器的结构图；

图2为一种改进型的工作在低压情况下的轨到轨运算放大器的结构图；

图3为采用图2结构时，关键节点的瞬态变化图；

图4为带有二级管连接的改进型轨到轨运算放大器的结构图；

图5为采用图4结构时，关键节点的瞬态变化图；

图6加大电流型的轨到轨运算放大器的结构图；

图7采用图6结构时，关键节点的瞬态变化；

图8为本发明一种轨到轨运算放大器的结构框图；

图9为本发明的整体结构示意图；

图10为分别采用图6与图9结构时的电流脉冲图；

图11为Class-AB不同连接方式时，对应的增益仿真图；

图12采用不同电流的输出结果图。

具体实施方式

以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。

为了更好的描述本专利所要达到的效果，首先分析图2的结构。图2中A、B两点的电压变化趋势相同而且在整个电路中，没有任何一条支路存在两个Vgst的情况，这大大降低了对电源电压最小值的要求。当输入为高电平的时候，PMOS管截止，MP202中的电流通过MP204、MN203和MN204管，使输入NMOS管流过的电流和为8uA，因此，此时MN200和MN201流过的电流分别为4uA；同理当输入为低电平的时候，MN202中的电流通过MN204、MP203和MP204管，使输入PMOS管流过的电流和为8uA，因此此时MP200和MP201流过的电流分别为4uA。

各支路电流已经在图2中给出了，表1给出了当两个输入信号都为高电平Vdd和低电平Vss的时候，主要MOS管的电流值。

当正端输入信号从低变为高的时候，因为流过MP209和MP210的电流将从4uA变成2uA，所以源端电压(D点的电压)必须降低才能满足要求；因为MP200截止，所以流过MN211的12uA电流将会在MN209和MN210之间重新分配。输入信号为低电平稳定的时候，MN209和MN210的栅电压近似相等。假设在输入信号由低电压到高电压转换的时候，MN209的电流小于MP209(2uA)的电流，A点的电位升高，此时流过MN214的电流减少，MN214的栅电压将下降，小于MN209的栅电压，即MN209的电流和MN210的电流小于4Ua，这和流过MN211的电流为12uA相矛盾；假设MN209的电流大于MP209(2uA)的电流，A点的电位降低，此时MN214的栅电压将升高，大于MN209的栅电压，即流过MN210的电流大于MN209的电流，也大于2uA。一般情况下，MN213的gm值很大，A点电压的小变化将导致流过MN214的电流大大增加，因此虽然流过MN209的电流大于MP209，但是近似认为在压摆率建立之前的短暂时间，A点的电平几乎不变，即MN209的电流和MP209的电流近似相等，为2uA，流过MN210的电流近似为10uA，使B点由于泄放电流为8uA(I_MN210-I_MP210)，快速的拉到低电平，使输出NMOS管MN215截止，此后输出电压快速的经历过压摆率期间。如图3所示，A、B和输出节点的变化趋势。

当输入信号由高电平变为低电平的时候，此时流过MN209、MN210和MP200的电流等于流过MN211的电流4uA。流过MP200的电流由0uA变成了4uA，因此流过MN209和MN210的电流等于0uA，而流过MP209和MP210的电流分别等于4uA，A、B两点的充电电流为4uA，两点电压以同等的速度升高。但是因为输出管PMOS管MP215是由导通变截止，而NMOS管MN215是由截止变为导通，因此在输出信号开始下降的时候，表现出下降速度较慢，如图3所示。

经过以上的分析，我们可以得出，在输入信号由高变为低的时候，之所以在整个压摆率期间压摆率不高，主要原因是输出信号开始变低的时候，输出PMOS管MP215还没有来得及关断。而且因为在A、B两点升高的过程 中，经历过两个输出管同时大电流导通的情况，这对于降低功耗也是不利的。

图4所示为带有二级管连接的改进型轨到轨运放的结构图，输入信号由低电平变成高电平的时候，根据上述的推论，流过MN409的电流为2uA，而输入信号为低电平的时候，流过MN409的电流为4uA，而M MN409的栅电压没变化，因此C点的电平是变高的(流过MN409的电流减少，因此MN409的栅源电压下降，而栅电压为固定电平，所以源端C点的电平升高)，但是因为此时MN209还是导通的，也就是C点的电压小于MN409和MN411的电压之和(Vc<V_MN209+V_MN211)，约为0.3V，此时MN418依然没有导通，对该轨到轨运放没有影响。

当输入信号由高变为低的时候，假设MN418不存在，由于此时C点的电位高到大于MN409和MN411的电压之和，以致MN409和MN410的电流为零，由于C点电压的升高可能会导致MN418的导通。由于MN218的导通，MN410也会导通(MP400的电流等于MN411)，由于MN410的导通，则对A的充电速度会大于对B的充电速度，B的电平变化将较为缓慢，这期间输出的电平近似维持高电平，(取决于MN418的导通电流)，此时由于A点的电平升高使输出PMOS管截止的时候，则输出管由于只有MN415一个导通，输入会很快的被拉低，既没有很大很宽的电流脉冲，而且压摆率也会比较大。通过上述的分析，实际上输出是以牺牲延迟换来的压摆率增大，这里称之为“伪快速”。如图5所示，A、B和输出节点的变化情况。

随着温度的升高，MOS管的阈值电压降低。因此在高温和ffcorner的时候MN418可能在正常情况下就处于一种微导通的状态。而MN418一旦处于微导通，相当于在MN411两端并联一个电阻，那么由MN409、MN410和MN411构成的运放的共模抑制比将下降，从而导致MN409和MN410的栅端电压有差值，增大输出失调，仿真结果如表2所示，从表2我们可以看到，MN418的存在对运放的直流失调影响很大。而且MN418的微导通相当于引入电阻，即引入一个噪声源。

通过上述图2和图4两种结构的分析，我们可以得到MN418的作用就是为了在输入电压由高转到低转换的时候，维持MN410导通而MN409截止，使B点的充电速度小于A点的充电速度。这样在输出开始快速降低的时候，使A点电压升高到足以使MP415截止为止，知道这个目的之后，我们就可以通过设置在由高到低的转换的时候，使MN411的电流大于4uA就可以起到替换MN418管子的作用，而且不会带来其他的问题。

如图6所示的加大电流型的轨到轨运算放大器的结构图，设置MP608和MP611的电流为10uA，这样当输入信号由高变为低的时候，MN611的电流为6uA，MP600的电流为4uA，假设开始的时候2uA的电流在Mn9和Mn10之间均分，这样由于B点的电压升高，使MN614管子的栅极电压升高，使电流更多的流向MN610，因为B点的稍微变高，都会产生很大的电流，从而使MN614大幅度升高。因此我们假设2uA的电流几乎全部流过MN610，根据上述的分析，可以得到输入信号由高变低的时候，A点的充电电流为5uA，B点的充电电流为3uA，这样因为A点的充电速度增加了，所以A点能够更快速的升高，使MP615截止，所以在压摆率转换刚开始较慢的时间变短了。

如图7所示的A、B和输出节点的变化情况，当输入信号由低变为高的时候，A点电压的稍微降低都会使MN614的电流变化很大，从而电压变化很大，因此流过MN609和MP609的电流近似相等，都约等于3uA，流过MN610的电流约等于11uA，流过MP610的电流约等于3uA，所以此时B点的泄放电流为8uA。也就是B点的电压瞬间拉到很低，然后输出开始进入压摆率转换期。

假设MP611(MP608)流过的电流记为2I，单个输入管子流过的最大的电流为I_input，则输入电压在由高变低的时候，在输出开始变化之前A、B点的充电电流为：

I_A＝I

I_B＝I-2(I-I_input)＝2I_input–I

则输入电压由低变为高的时候，在输出开始变化之前A、B点的放电电流为：

I_A＝(I-I_input/2)-(I-I_input/2)＝0

I_B＝2I+I_input-2*(I-I_input/2)＝2I_input

从上述两个例子可以看出，加大MP611的电流对输入由低变为高的时候的影响几乎可以忽略不计，而对输入电压由高变为低的时候则很明显。因为当增大MP611的电流，A点的充电速度将会增加，B点刚开始几乎维持不变，不仅可以减少大的电流脉冲，而且可以增大压摆率，不过将会以牺牲延迟为代价。

从刚刚的分析，我们知道与Class-AB控制环路连接的NMOS管MN610在输入电压转换的时候都是流过大部分电流，我们可以考虑把Class-AB控制环路连接在PMOS管上，如图8及图9所示。

如图8所示，一种轨到轨运算放大器，包含：输入级810，接收输入的正端输入信号V+及负端输入信号V-；第一级输出级820，与所述输入级810连接；Class-AB输出级830，与所述第一级输出级820连接，实现轨到轨的输出；其中所述第一级输出级820包含第一输出支路8201及第二输出支路8202，分别与Class-AB输出级830连接；所述轨到轨运算放大器还包含Class-AB控制级840，与所述第一输出支路8201连接。所述的输入级810包含低压输入电路8101及分别与低压输入电路8101连接的P管输入电路8102及N管输入电路8103；所述P管输入电路8102分别连接第一输出支路8201及第二输出支路8202；所述N管输入电路8103分别连接第一输出支路8201及第二输出支路8202。

如图9所示，低压输入电路8101包含第一PMOS管MP900、第二PMOS管MP901、第一NMOS管MN900及第二NMOS管MN901；所述的第一PMOS管MP900的源极与第二PMOS管MP901的源极连接；所述第一PMOS管MP900的栅极连接正端输入信号V+；所述第一PMOS管MP900的漏极连接第二输出支路8202的输入端；所述第二PMOS管MP901的栅极连接负端输入信号V-；所述第二PMOS管MP901的漏极连接第一输出支路8201的输入端；所述第一NMOS管MN900的源极与第二NMOS管MN901的源极连接；所述第一NMOS管MN900的栅极连接正端输入信号V+；所述第一NMOS管MN900的漏极连接第一输出支路8201的输入端；所述第二NMOS管MN901的栅极连接负端输入信号V-；所述第二NMOS管MN901的漏极连接第二输出支路8202的输入端。

P管输入电路8102包含第三PMOS管MP902、第四PMOS管MP903、第五PMOS管MP904及第六PMOS管MP905；所述第三PMOS管MP902的漏极、第四PMOS管MP903的漏极及第六PMOS管MP905的源极连接后与第一PMOS管MP900的源极连接；所述第三PMOS管MP902的源极、第四PMOS管MP903的源极及第五PMOS管MP904的源极分别连接电源电压V_DD；所述第三PMOS管MP902的栅极及第六PMOS管MP905的栅极分别连接第一偏置电压V₁；所述第四PMOS管MP903的栅极、第五PMOS管MP904的栅极及第五PMOS管MP904的漏极连接后与N管输入电路8103连接；所述第六PMOS管MP905的漏极与N管输入电路8103连接。

N管输入电路8103包含第三NMOS管MN902、第四NMOS管MN903、第五NMOS管MN904及第六NMOS管MN905；所述第三NMOS管MN902的漏极、第五NMOS管MN904的漏极及第六NMOS管MN905的源极连接后与第一NMOS管MN900的源极连接；所述第三NMOS管MN902的源极、第四NMOS管MN903的源极及第五NMOS管MN904的源极分别连接地电压V_SS；所述第三NMOS管MN902的栅极及第六NMOS管MN905的栅极分别连接第二偏置电压V₂；所述第四NMOS管MN903的栅极、第五NMOS管MN904的栅极及第四NMOS管MN903的漏极连接后与第六PMOS管MN905的漏极连接；所述第六NMOS管MN905的漏极与第五PMOS管MN904的漏极连接。

第一输出支路8201包含第七PMOS管MP906、第八PMOS管MP907、第九PMOS管MP908、第十PMOS管MP909、第十一PMOS管MP910及第十二PMOS管MP911；所述第七PMOS管MP906的源极、第九PMOS管MP908的源极及第十二PMOS管MP911的源极分别连接电源电压；所述第七PMOS管MP906的栅极、第七PMOS管MP906的漏极、第八PMOS管MP907的栅极及第十一PMOS管MP910的栅极分别与地电压V_SS连接，同时连接Class-AB控制级840的输入端；所述第八PMOS管MP907的源极及第九PMOS管MP908的漏极连接后与第二NMOS管MN901的漏极连接；所述第八PMOS管MP907的漏极连接第二输出支路8202；所述第九PMOS管MP908的栅极与第十二PMOS管MP911的栅极连接；所述第十PMOS管MP909的源极、第十一PMOS管MP910的源极及第十二PMOS管MP911 的漏极连接后与第一NMOS管MN900的漏极连接；所述第十PMOS管MP909的栅极与Class-AB控制级840的输入端连接；所述第十PMOS管MP909的漏极与第二输出支路8202连接，同时连接Class-AB输出级830的输入端；所述第十一PMOS管MP910的漏极与第二输出支路8202连接，同时连接Class-AB输出级830的输入端。

第二输出支路8202包含第七NMOS管MN906、第八NMOS管MN907、第九NMOS管MN908、第十NMOS管MN909、第十一NMOS管MN910及第十二NMOS管MN911；所述第七NMOS管MN906的源极、第九PMOS管MN908的源极及第十二PMOS管MN911的源极分别连接地电压V_SS；所述第七NMOS管MN906的栅极、第七NMOS管MN906的漏极、第八NMOS管MN907的栅极、第十NMOS管MN909的栅极及第十一NMOS管MN910的栅极分别与电源电压V_DD连接，同时连接Class-AB控制级840的输入端；所述第八NMOS管MN907的源极及第九NMOS管MN908的漏极连接后与第二PMOS管MP901的漏极连接；所述第八NMOS管MN907的漏极、第九NMOS管MN908的栅极及第十二NMOS管MN911的栅极连接后与第八PMOS管MP907的漏极连接；所述第十NMOS管MN909的源极、第十一NMOS管的源极及第十二NMOS管的漏极连接后与第一PMOS的漏极连接；所述第十NMOS管MN910的漏极与第十PMOS管MN910的漏极连接；所述第十一NMOS管MN910的漏极与第十一PMOS管MN910的漏极连接。

Class-AB控制级840包含第十三PMOS管MP912、第十四PMOS管MP913、第十五PMOS管MP914、第十三NMOS管MN912、第十四NMOS管MN913及第十五NMOS管MN914；所述第十三PMOS管MP912的源极及第十五PMOS管MN914的源极连接电源电压V_DD；所述第十三PMOS管MP912的漏极与第十四PMOS管MP913的源极连接；所述第十三PMOS管MP912的栅极与第十PMOS管MP909的漏极连接；所述第十四PMOS管MP913的漏极分别与第十三NMOS管MN912的栅极、第十五NMOS管MN914的栅极及第十五NMOS管MN914的漏极连接；所述第十四PMOS管MP913的栅极与第十一PMOS管MP910的栅极连接；所述第十五PMOS管MP914的漏极与第十五PMOS管MP914的栅极连接后，分别与第十PMOS管MP909的栅极及第十四NMOS管MN913的漏极连接；所述第十三NMOS 管MN912的源极及第十五NMOS管MN914的源极分别连接地电压V_SS；所述第十三NMOS管MN912的漏极与第十四NMOS管MN913的源极连接；所述第十四NMOS管MN913的栅极与第十一PMOS管MP910的漏极连接。

Class-AB输出级830包含第十六PMOS管MP915、第十七PMOS管MP916、第十八PMOS管MP917、第十六NMOS管MN915、第十七NMOS管MN916、第十八NMOS管MN917、第一电容C1及第二电容C2；所述第十六PMOS管MP915的源极、第十八PMOS管MP917的源极及第十八NMOS管MN917的漏极分别连接电源电压V_DD；所述第十六PMOS管MP915的漏极与第十六NMOS管MN915的漏极连接后作为Class-AB输出级830的输出端；所述第十六PMOS管MP915的栅极与第十八NMOS管MN917的源极连接后与第十PMOS管MN909的漏极连接；所述第十七PMOS管MP916的源极与第十六NMOS管MN915的栅极连接后与第十一PMOS管MP910的漏极连接；所述第十七PMOS管MP916的漏极、第十六NMOS管MN915的源极及第十七NMOS管MN916的源极分别连接地电压V_SS；所述第十七PMOS管MP916的栅极、第十七NMOS管MN916的漏极及第十七NMOS管MN916的栅极连接后与电源电压V_DD连接；所述第十八PMOS管MP917的漏极、第十八PMOS管MP917的栅极及第十八NMOS管MN917的栅极连接后与地电压V_SS连接；所述第一电容C1的一端连接第十六PMOS管MP915的栅极，其另一端分别连接第二电容C2的一端及第十六PMOS管MP915的漏极；所述第二电容C2的另一端与第十六NMOS管MN915的栅极连接。

具体分析，当输入由低变为高的时候，A、B两点都是电荷的泄放，假设刚开始的时候4uA(IMP911-IMN900)在MP910和MP909之间均匀分配，由于A点电压的下降将使流过MP914的电流大大增加，从而使MP914的栅极电压下降，从而更多的电流流过MP909，因此我们可以假设4uA的电流全部流过MP909，所以此时A的泄放电荷为2uA，B的泄放电流为6uA。当输入由高变为低的时候，类似的分析我们知道B点电压的稍微升高都会使MP914的栅电压降低很大，从而使MP909的电流大大增加，所以我们依然假设，B点刚开始有个稍微的升高，因此我们假设MP910的电流和MN910的电流近似相等。此时8uA的电流都流过MP909，这个时候A点的充电电流为8uA，B点的充电电荷为0uA。

同样我们假设MP910(MP908)流过的电流记为2I，单个输入管子流过的 最大的电流为I_input,则输入电压在由高变低的时候，在输出开始变化之前A、B点的充电电流为：

I_A＝2I-(I-I_input)-(I-I_input)＝2I_input

IB＝0

则输入电压由低变为高的时候，在输出开始变化之前A、B点的放电电流为：

I_A＝(I+1/2*I_input)-(2*I-I_input)＝3/2*I_input-I

I_B＝(I+1/2*I_input)

我们对上述四种方式(图2、图4、图6、图9)的A、B两点的充电电荷进行比较，如表3所示。

我们给输出的Overload Recovery的时间大概规定为2us，A、B两点的电压变化幅度通过仿真发现大概为1.8V。则有：

$I=C\frac{\mathrm{dV}}{\mathrm{dt}}=6.5*\frac{1.6}{2}=5.2\mathrm{uA}$

从上式我们可以看到，只要A、B电压变化较大的一边的充放电电流大于5.2uA，都能满足。通过表3我们也可以看出Class-AB控制环路连接在PMOS要比Class-AB控制环路连接在NMOS栅极上性能好很多，不仅减少了在转换瞬间的脉冲最大值，同时也会减少大电流脉冲的时间。

如图10所示(都以MP11＝10uA为例)，M0、M2所对应的曲线为采用图6结构得到的输入从高到低转换的时候，输出端的电流脉冲，M1、M3为采用图9结构得到的输入从高到低转换的时候，输出端的电流脉冲。可以看出图9结构比图6结构在瞬态功耗上有很大的优势。

从图11中可以看出Class-AB控制级840接在NMOS(第二输出支路8202)和接在PMOS(第一输出支路8201)上分别对上升和下降性能有改善。但是设计中，为了保持高增益一般不采用两个Class-AB控制环路，这可以从 图2和图8看出。以图2为例，假设A、B点有一个变化，则在MN214的栅极上引入一个电压变化，也就是在MN210的栅极产生一个交流电压，会降低第一级的输出阻抗，降低增益，如图11所示。可以看出单独一个Class-AB控制环的时候(不管接在NMOS管MN910还是PMOS管MP209)，增益都约为100dB，当存在两个Class-AB控制环的时候(分别接在NMOS管MN910和PMOS管MP909)，增益下降到88dB。

MP911电流的取值我们选择10uA，因为当MP911取值为8uA的时候，在输入信号较大的时候，假如达到使MP900截止，则在转换的时候，NMOS管MN910和MN911可能会截止，这样在信号建立过程中会存在一个抖动脉冲，如图12所示。MP911电流为10uA时对应线1，MP911电流为8uA时对应线2。因此为了使MN908/MN911一直保持导通状态，我们取值MP911为10uA。当MP911的取值为12uA的时候，对于建立时间会存在优势，但是会导致相位裕度和功耗的降低以及直流失调的恶化。

表4给出了采用图2结构和图9结构时，瞬态特性的仿真结果对比。从表4中我们可以看出同样功耗的情况下，在输入信号由高到低转换的时候，图2结构比图9结构的压摆率小很多。这是因为在输入由高到低转换的时候，轨到轨运放A、B两点的充电速度，图9结构要大图2结构很多。在电源电压越高的时候，这种体现越明显，因为A、B点在转换的过程中，两点电压变化的幅度随着电源电压的升高而升高。而且正如上面讨论过的，在输入信号开始转换到输出信号稳定下来这段时间，输出端的脉冲电流图9结构也比图2结构小很多。这里SR_U表示上升阶段的压摆率，SR_D表示下降阶段的压摆率，压摆率的单位是(V/us)。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种轨到轨运算放大器，其特征在于，包含：

输入级，接收输入的正端输入信号及负端输入信号；

第一级输出级，与所述输入级连接；

Class-AB输出级，与所述第一级输出级连接，实现轨到轨的输出；其中

所述第一级输出级包含第一输出支路及第二输出支路，分别与Class-AB输出级连接；

所述轨到轨运算放大器还包含Class-AB控制级，与所述第一输出支路连接。

2.如权利要求1所述的轨到轨运算放大器，其特征在于，所述的输入级包含低压输入电路及分别与低压输入电路连接的P管输入电路及N管输入电路；

所述P管输入电路分别连接第一输出支路及第二输出支路；

所述N管输入电路分别连接第一输出支路及第二输出支路。

3.如权利要求2所述的轨到轨运算放大器，其特征在于，所述的低压输入电路包含第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；

所述的第一PMOS管的源极与第二PMOS管的源极连接；

所述第一PMOS管的栅极连接正端输入信号；

所述第一PMOS管的漏极连接第二输出支路的输入端；

所述第二PMOS管的栅极连接负端输入信号；

所述第二PMOS管的漏极连接第一输出支路的输入端；

所述第一NMOS管的源极与第二NMOS管的源极连接；

所述第一NMOS管的栅极连接正端输入信号；

所述第一NMOS管的漏极连接第一输出支路的输入端；

所述第二NMOS管的栅极连接负端输入信号；

所述第二NMOS管的漏极连接第二输出支路的输入端。

4.如权利要求3所述的轨到轨运算放大器，其特征在于，所述的P管输入电路包含第三PMOS管、第四PMOS管、第五PMOS管及第六PMOS管；

所述第三PMOS管的漏极、第四PMOS管的漏极及第六PMOS管的源极连接后与第一PMOS管的源极连接；

所述第三PMOS管的源极、第四PMOS管的源极及第五PMOS管的源极分别连接电源电压；

所述第三PMOS管的栅极及第六PMOS管的栅极分别连接第一偏置电压；

所述第四PMOS管的栅极、第五PMOS管的栅极及第五PMOS管的漏极连接后与N管输入电路连接；

所述第六PMOS管的漏极与N管输入电路连接。

5.如权利要求4所述的轨到轨运算放大器，其特征在于，所述的N管输入电路包含第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管；

所述第三NMOS管的漏极、第五NMOS管的漏极及第六NMOS管的源极连接后与第一NMOS管的源极连接；

所述第三NMOS管的源极、第四NMOS管的源极及第五NMOS管的源极分别连接地电压；

所述第三NMOS管的栅极及第六NMOS管的栅极分别连接第二偏置电压；

所述第四NMOS管的栅极、第五NMOS管的栅极及第四NMOS管的漏极连接后与第六PMOS管的漏极连接；

所述第六NMOS管的漏极与第五PMOS管的漏极连接。

6.如权利要求3所述的轨到轨运算放大器，其特征在于，所述的第一输出支路包含第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管及第十二PMOS管；

所述第七PMOS管的源极、第九PMOS管的源极及第十二PMOS管的源极分别连接电源电压；

所述第七PMOS管的栅极、第七PMOS管的漏极、第八PMOS管的栅极及第十一PMOS管的栅极分别与地电压连接，同时连接Class-AB控制级的输入端；

所述第八PMOS管的源极及第九PMOS管的漏极连接后与第二NMOS管的漏极连接；

所述第八PMOS管的漏极连接第二输出支路；

所述第九PMOS管的栅极与第十二PMOS管的栅极连接；

所述第十PMOS管的源极、第十一PMOS管的源极及第十二PMOS管的漏极连接后与第一NMOS管的漏极连接；

所述第十PMOS管的栅极与Class-AB控制级的输入端连接；

所述第十PMOS管的漏极与第二输出支路连接，同时连接Class-AB输出级的输入端；

所述第十一PMOS管的漏极与第二输出支路连接，同时连接Class-AB输出级的输入端。

7.如权利要求6所述的轨到轨运算放大器，其特征在于，所述的第二输出支路包含第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管及第十二NMOS管；

所述第七NMOS管的源极、第九PMOS管的源极及第十二PMOS管的源极分别连接地电压；

所述第七NMOS管的栅极、第七NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极及第十一NMOS管的栅极分别与电源电压连接，同时连接Class-AB控制级的输入端；

所述第八NMOS管的源极及第九NMOS管的漏极连接后与第二PMOS管的漏极连接；

所述第八NMOS管的漏极、第九NMOS管的栅极及第十二NMOS管的栅极连接后与第八PMOS管的漏极连接；

所述第十NMOS管的源极、第十一NMOS管的源极及第十二NMOS管的漏极连接后与第一PMOS的漏极连接；

所述第十NMOS管的漏极与第十PMOS管的漏极连接；

所述第十一NMOS管的漏极与第十一PMOS管的漏极连接。

8.如权利要求6所述的轨到轨运算放大器，其特征在于，所述的Class-AB控制级包含第十三PMOS管、第十四PMOS管、第十五PMOS管、第十三NMOS管、第十四NMOS管及第十五NMOS管；

所述第十三PMOS管的源极及第十五PMOS管的源极连接电源电压；

所述第十三PMOS管的漏极与第十四PMOS管的源极连接；

所述第十三PMOS管的栅极与第十PMOS管的漏极连接；

所述第十四PMOS管的漏极分别与第十三NMOS管的栅极、第十五NMOS管的栅极及第十五NMOS管的漏极连接；

所述第十四PMOS管的栅极与第十一PMOS管的栅极连接；

所述第十五PMOS管的漏极与第十五PMOS管的栅极连接后，分别与第十PMOS管的栅极及第十四NMOS管的漏极连接；

所述第十三NMOS管的源极及第十五NMOS管的源极分别连接地电压；

所述第十三NMOS管的漏极与第十四NMOS管的源极连接；

所述第十四NMOS管的栅极与第十一PMOS管的漏极连接。

9.如权利要求6所述的轨到轨运算放大器，其特征在于，所述的Class-AB输出级包含第十六PMOS管、第十七PMOS管、第十八PMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第一电容及第二电容；

所述第十六PMOS管的源极、第十八PMOS管的源极及第十八NMOS管的漏极分别连接电源电压；

所述第十六PMOS管的漏极与第十六NMOS管的漏极连接后作为Class-AB输出级的输出端；

所述第十六PMOS管的栅极与第十八NMOS管的源极连接后与第十PMOS管的漏极连接；

所述第十七PMOS管的源极与第十六NMOS管的栅极连接后与第十一PMOS管的漏极连接；

所述第十七PMOS管的漏极、第十六NMOS管的源极及第十七NMOS管的源极分别连接地电压；

所述第十七PMOS管的栅极、第十七NMOS管的漏极及第十七NMOS管的栅极连接后与电源电压连接；

所述第十八PMOS管的漏极、第十八PMOS管的栅极及第十八NMOS管的栅极连接后与地电压连接；

所述第一电容的一端连接第十六PMOS管的栅极，其另一端分别连接第二电容的一端及第十六PMOS管的漏极；

所述第二电容的另一端与第十六NMOS管的栅极连接。

10.如权利要求3所述的轨到轨运算放大器，其特征在于，所述的第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管均为低阈值MOS管。