CN101958692A - 一种低压轨至轨运算放大电路 - Google Patents

Abstract

本发明涉及一种低压轨至轨运算放大电路。本发明电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管。该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的AB类推挽输出电路等子电路结构，克服了传统电压型运算放大器深受阈值电压限制的缺点，采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了rail-to-rail共模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有rail-to-rail共模电压输出和极低的谐波失真。

Description

一种低压轨至轨运算放大电路

技术领域

本发明属于无线通信领域，涉及一种低压轨至轨运算放大电路，主要应用于室内无绳电话、蜂窝式移动电话、个人数字助理、便携式音响系统、电池监测系统、以电池供电的便携式电子设备等。

技术背景

近几年来移动电话，个人数字助理，便携式电子测量仪器等以电池供电的电子产品得到广泛的使用，迫切要求我们采用低电压、低功耗的电路来减少电池个数，延长电池使用时间。我们知道一个电路系统的总功耗近似等于电容充放电引起的开关功耗NC_eqV² _DD，静态电流功耗I_DDV_DD和瞬间短路电流功耗I_shortV_DD之和，可以知道电路的功耗直接和电源电压成正比，因此只有降低电源电压才能大幅度的降低电路的功耗。尽管降低电源电压可能造成电路频带宽度和电压摆幅一定程度的减少，但这一点可以通过电路优化设计克服。降低电源电压带来的另一个好处是减少了电路正常工作所需电池个数，也就减小了电子产品的体积，使它们更便于携带。此外降低电源电压也使晶体管所承受的耐压降低，增加了电路的稳定性。然而我们知道一个电子产品总包括模拟电路部分和数字电路部分，数字电路的工作电压要求低，功耗较小，而模拟电路对电源电压的要求比数字电路高，功耗也比数字电路大。因此为了降低电路的功耗，实现模拟和数字电路都能工作在低电压下就很有必要设计出适应低电压的模拟电路。

发明内容

本发明的目的是为了克服已有技术的不足之处，提出一种低压轨至轨运算放大电路。

本发明电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，具体是：

第一P型MOS管P₁的漏极与偏置电阻R₁的一端连接，第一N型MOS管N₁的源极和栅极以及第四N型MOS管N₄的栅极与第二P型MOS管P₂的漏极连接，第三P型MOS管P₃的栅极和漏极与分压电阻R₂的一端连接；第四P型MOS管P₄的漏极和栅极以及第五P型MOS管P₅的栅极与第三P型MOS管P₃的源极连接，第四N型MOS管N₄的源极、第五N型MOS管N₅的漏极和第六N型MOS管N₆的漏极与分压电阻R₂的另一端连接；第三N型MOS管N₃的栅极和源极、第二N型MOS管N₂的栅极、第五N型MOS管N₅的栅极和第六P型MOS管P₆的源极连接，第五P型MOS管P₅的漏极、第六P型MOS管P₆的漏极、第六N型MOS管N₆的栅极和第七P型MOS管P₇的源极连接，第六P型MOS管P₆的栅极与差分信号输入端的负端Vin-连接，第七P型MOS管P₇的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N₂的源极、第六N型MOS管N₆的源极、第九P型MOS管P₉的源极和第十一P型MOS管P₁₁的漏极连接；第八P型MOS管P₈的源极、第十P型MOS管P₁₀的漏极、第五N型MOS管N₅的源极和第八N型MOS管N₈的源极连接；第七N型MOS管N₇的栅极和源极以及第八N型MOS管N₈的栅极与第七P型MOS管P₇的漏极连接，第九N型MOS管N₉的栅极和源极以及第十N型MOS管N₁₀的栅极与第八P型MOS管P₈的漏极连接；第十N型MOS管N₁₀的源极、第十一N型MOS管N₁₁的珊极、第九P型MOS管P₉的漏极和第十二P型MOS管P₁₂的漏极与第二滤波电容C₂的一端连接，第十三N型MOS管N₁₃的源极、第十四N型MOS管N₁₄的源极、十六P型MOS管P₁₆的漏极、十七P型MOS管P₁₇的漏极以及负载电容C₃的一端和负载电阻R₃的一端与第二滤波电容C₂的另一端连接，负载电容C₃的另一端和负载电阻R₃的另一端接地；第十一N型MOS管N₁₁的源极、第十三P型MOS管P₁₃的漏极、第十四P型MOS管P₁₄的珊极和第十八P型MOS管P₁₈的珊极与第一滤波电容C₁的一端连接，第一滤波电容C₁的另一端与第十二P型MOS管P₁₂的源极连接；第十五P型MOS管P₁₅的漏极和栅极、第十四P型MOS管P₁₄的漏极、第十六P型MOS管P₁₆的栅极、第十二N型MOS管N₁₂的源极和第十三N型MOS管N₁₃的珊极连接；第十五N型MOS管N₁₅的源极和栅极、第十四N型MOS管N₁₄的栅极、第十六N型MOS管N₁₆的源极、第十七P型MOS管P₁₇的珊极和第十八P型MOS管P₁₈的漏极连接，第十六N型MOS管N₁₆的珊极和第十七N型MOS管N₁₇的珊极与第十二N型MOS管N₁₂的珊极连接，第十七N型MOS管N₁₇的源极与十九P型MOS管P₁₉的漏极连接。

第一P型MOS管P₁的栅极、第二P型MOS管P₂的栅极、第十P型MOS管P₁₀的栅极、第十一P型MOS管P₁₁的栅极、第十三P型MOS管P₁₃的栅极和第十九P型MOS管P₁₉的栅极连接；第一P型MOS管P₁的源极、第二P型MOS管P₂的源极、第四P型MOS管P₄的源极、第五P型MOS管P₅的源极、第十P型MOS管P₁₀的源极、第十一P型MOS管P₁₁的源极、第十三P型MOS管P₁₃的源极、第十四P型MOS管P₁₄的源极、第十五P型MOS管P₁₅的源极、第十六P型MOS管P₁₆的源极、第十七P型MOS管P₁₇的源极、第十八P型MOS管P₁₈的源极、第十九P型MOS管P₁₉的源极和第十二P型MOS管P₁₂的衬底接地。

第一N型MOS管N₁的漏极、第二N型MOS管N₂的漏极、第三N型MOS管N₃的漏极、第四N型MOS管N₄的漏极、第七N型MOS管N₇的漏极、第八N型MOS管N₈的漏极、第九N型MOS管N₉的漏极、第十N型MOS管N₁₀的漏极、第十一N型MOS管N₁₁的漏极、第十二N型MOS管N₁₂的漏极、第十三N型MOS管N₁₃的漏极、第十四N型MOS管N₁₄的漏极、第十五N型MOS管N₁₅的漏极、第十六N型MOS管N₁₆的漏极、第十七N型MOS管N₁₇的漏极、第五N型MOS管N₅的衬底、第六N型MOS管N₆的衬底、第八P型MOS管P₈的珊极、第九P型MOS管P₉的珊极、第十二P型MOS管P₁₂的珊极以及偏置电阻R₁的另一端均与1.5V电源VDD连接。

本发明的运算放大电路克服了传统电压型运算放大器深受阈值电压限制的缺点，采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了rail-to-rail共模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有rail-to-rail共模电压输出和极低的谐波失真。

附图说明

图1为本发明的电路图。

具体实施方式

如图1所示，一种低压轨至轨运算放大电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，具体是：

第一P型MOS管P₁的漏极与偏置电阻R₁的一端连接，第一N型MOS管N₁的源极和栅极以及第四N型MOS管N₄的栅极与第二P型MOS管P₂的漏极连接，第三P型MOS管P₃的栅极和漏极与分压电阻R₂的一端连接；第四P型MOS管P₄的漏极和栅极以及第五P型MOS管P₅的栅极与第三P型MOS管P₃的源极连接，第四N型MOS管N₄的源极、第五N型MOS管N₅的漏极和第六N型MOS管N₆的漏极与分压电阻R₂的另一端连接；第三N型MOS管N₃的栅极和源极、第二N型MOS管N₂的栅极、第五N型MOS管N₅的栅极和第六P型MOS管P₆的源极连接，第五P型MOS管P₅的漏极、第六P型MOS管P₆的漏极、第六N型MOS管N₆的栅极和第七P型MOS管P₇的源极连接，第六P型MOS管P₆的栅极与差分信号输入端的负端Vin-连接，第七P型MOS管P₇的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N₂的源极、第六N型MOS管N₆的源极、第九P型MOS管P₉的源极和第十一P型MOS管P₁₁的漏极连接；第八P型MOS管P₈的源极、第十P型MOS管P₁₀的漏极、第五N型MOS管N₅的源极和第八N型MOS管N₈的源极连接；第七N型MOS管N₇的栅极和源极以及第八N型MOS管N₈的栅极与第七P型MOS管P₇的漏极连接，第九N型MOS管N₉的栅极和源极以及第十N型MOS管N₁₀的栅极与第八P型MOS管P₈的漏极连接；第十N型MOS管N₁₀的源极、第十一N型MOS管N₁₁的珊极、第九P型MOS管P₉的漏极和第十二P型MOS管P₁₂的漏极与第二滤波电容C₂的一端连接，第十三N型MOS管N₁₃的源极、第十四N型MOS管N₁₄的源极、十六P型MOS管P₁₆的漏极、十七P型MOS管P₁₇的漏极以及负载电容C₃的一端和负载电阻R₃的一端与第二滤波电容C₂的另一端连接，负载电容C₃的另一端和负载电阻R₃的另一端接地；第十一N型MOS管N₁₁的源极、第十三P型MOS管P₁₃的漏极、第十四P型MOS管P₁₄的珊极和第十八P型MOS管P₁₈的珊极与第一滤波电容C₁的一端连接，第一滤波电容C₁的另一端与第十二P型MOS管P₁₂的源极连接；第十五P型MOS管P₁₅的漏极和栅极、第十四P型MOS管P₁₄的漏极、第十六P型MOS管P₁₆的栅极、第十二N型MOS管N₁₂的源极和第十三N型MOS管N₁₃的珊极连接；第十五N型MOS管N₁₅的源极和栅极、第十四N型MOS管N₁₄的栅极、第十六N型MOS管N₁₆的源极、第十七P型MOS管P₁₇的珊极和第十八P型MOS管P₁₈的漏极连接，第十六N型MOS管N₁₆的珊极和第十七N型MOS管N₁₇的珊极与第十二N型MOS管N₁₂的珊极连接，第十七N型MOS管N₁₇的源极与十九P型MOS管P₁₉的漏极连接。

第一P型MOS管P₁的栅极、第二P型MOS管P₂的栅极、第十P型MOS管P₁₀的栅极、第十一P型MOS管P₁₁的栅极、第十三P型MOS管P₁₃的栅极和第十九P型MOS管P₁₉的栅极连接；第一P型MOS管P₁的源极、第二P型MOS管P₂的源极、第四P型MOS管P₄的源极、第五P型MOS管P₅的源极、第十P型MOS管P₁₀的源极、第十一P型MOS管P₁₁的源极、第十三P型MOS管P₁₃的源极、第十四P型MOS管P₁₄的源极、第十五P型MOS管P₁₅的源极、第十六P型MOS管P₁₆的源极、第十七P型MOS管P₁₇的源极、第十八P型MOS管P₁₈的源极、第十九P型MOS管P₁₉的源极和第十二P型MOS管P₁₂的衬底接地。

第一N型MOS管N₁的漏极、第二N型MOS管N₂的漏极、第三N型MOS管N₃的漏极、第四N型MOS管N₄的漏极、第七N型MOS管N₇的漏极、第八N型MOS管N₈的漏极、第九N型MOS管N₉的漏极、第十N型MOS管N₁₀的漏极、第十一N型MOS管N₁₁的漏极、第十二N型MOS管N₁₂的漏极、第十三N型MOS管N₁₃的漏极、第十四N型MOS管N₁₄的漏极、第十五N型MOS管N₁₅的漏极、第十六N型MOS管N₁₆的漏极、第十七N型MOS管N₁₇的漏极、第五N型MOS管N₅的衬底、第六N型MOS管N₆的衬底、第八P型MOS管P₈的珊极、第九P型MOS管P₉的珊极、第十二P型MOS管P₁₂的珊极以及偏置电阻R₁的另一端均与1.5V电源VDD连接。

偏置电阻R₁和第一P型MOS管P₁、第二P型MOS管P₂构成电路的主偏置电路，主偏置电流设计为5μA。第一N型MOS管N₁和第四N型MOS管N₄为输入级正常工作提供恒定的电流源。输入级是一个由两个互相平行的NMOS和PMOS差分对及其电流源组成的电流型跨导器。第五N型MOS管N₅和第六N型MOS管N₆组成PMOS差分对跨导器，第四N型MOS管N₄是它的电流源；第六P型MOS管P₆和第七P型MOS管P₇组成NMOS差分对跨导器，第五P型MOS管P₅是它的电流沉。采用折叠共源的第九N型MOS管N₉、第十N型MOS管N₁₀、第十一N型MOS管N₁₁、第八P型MOS管P₈、第九P型MOS管P₉、第十P型MOS管P₁₀、第十一P型MOS管P₁₁、第十二P型MOS管P₁₂、第十三P型MOS管P₁₃组成运放第二级放大电路实际上是一种跨阻放大器，它将输入级产生的电流信号转变为电压信号，并进行放大输出。其中第十一P型MOS管P₁₁和第十二P型MOS管P₁₂作为输入级的偏置电流沉；第八P型MOS管P₈、第九P型MOS管P₉、第九N型MOS管N₉、第十N型MOS管N₁₀构成一种折叠共源共栅电流镜；第十一N型MOS管N₁₁和第十三P型MOS管P₁₃组成共源组态放大电路，第一滤波电容C₁是密勒补偿电容，第十二P型MOS管P₁₂相当于一个电阻，阻值随着漏源两端的电压而动态地变化，可以消除第一滤波电容C₁前向耦合引起的RHP零点效应。第十二P型MOS管P₁₂采用MOSFET而不用固定电阻，是为了减小芯片的面积和对相位裕度动态地调整。该放大器采用的是一种电流折叠电路技术，它把输入级PMOS差分对的漏端直接连到共源共栅器件的源极上，使得共模输入电压增大，对电源电压要求降低，同时又具有共源共栅电路固有的良好特性。电路中第十P型MOS管P₁₀和第十一P型MOS管P₁₁吸收的电流等于从输入级差分对第五N型MOS管N₅、第六N型MOS管N₆或第六P型MOS管P₆、第七P型MOS管P₇流入的电流与第八P型MOS管P₈、第九P型MOS管P₉、第九N型MOS管N₉、第十N型MOS管N₁₀的电流之和。平衡时，第九P型MOS管P₉的电流等于第十N型MOS管N₁₀的电流。假设输入级的NMOS差分对工作，如果输入电压V_IN向正电源方向升高，于是I_in ⁺增加ΔI，I_in ^-降低ΔI，这些变化反映为第八P型MOS管P₈电流增加ΔI，第九P型MOS管P₉电流减少了ΔI，结果流进第九N型MOS管N₉、第十N型MOS管N₁₀漏极的电流是2ΔI。

第十九P型MOS管P₁₉、第十二N型MOS管N₁₂、第十六N型MOS管N₁₆、第十七N型MOS管N₁₇组成偏置电流源，第十九P型MOS管P₁₉的栅级接运放的主偏置，第十二N型MOS管N₁₂、第十六N型MOS管N₁₆分别与第十七N型MOS管N₁₇组成电流镜。输入电路是由第十四P型MOS管P₁₄、第十五P型MOS管P₁₅、第十八P型MOS管P₁₈和第十五N型MOS管N₁₅组成，输出电路是由两个反相器第十三N型MOS管N₁₃、第十六P型MOS管P₁₆及第十四N型MOS管N₁₄、第十七P型MOS管P₁₇构成，它们的输出点接在一起共同作为运放的输出。由于运放的工作电源为1.5V，MOS器件的阈值电压为0.75V左右，因此每一对反相器只有一只MOSFET工作在饱和区(第十六P型MOS管P₁₆，第十四N型MOS管N₁₄)，而另外一只工作在截止区(第十三N型MOS管N₁₃，第十七P型MOS管P₁₇)。

该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的AB类推挽输出电路等子电路结构，整个电路只由36只MOSFET，三只电容和三只电阻组成。

Claims (1)

1.一种低压轨至轨运算放大电路，包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，其特征是：

第一P型MOS管P₁的漏极与偏置电阻R₁的一端连接，第一N型MOS管N₁的源极和栅极以及第四N型MOS管N₄的栅极与第二P型MOS管P₂的漏极连接，第三P型MOS管P₃的栅极和漏极与分压电阻R₂的一端连接；第四P型MOS管P₄的漏极和栅极以及第五P型MOS管P₅的栅极与第三P型MOS管P₃的源极连接，第四N型MOS管N₄的源极、第五N型MOS管N₅的漏极和第六N型MOS管N₆的漏极与分压电阻R₂的另一端连接；第三N型MOS管N₃的栅极和源极、第二N型MOS管N₂的栅极、第五N型MOS管N₅的栅极和第六P型MOS管P₆的源极连接，第五P型MOS管P₅的漏极、第六P型MOS管P₆的漏极、第六N型MOS管N₆的栅极和第七P型MOS管P₇的源极连接，第六P型MOS管P₆的栅极与差分信号输入端的负端Vin-连接，第七P型MOS管P₇的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N₂的源极、第六N型MOS管N₆的源极、第九P型MOS管P₉的源极和第十一P型MOS管P₁₁的漏极连接；第八P型MOS管P₈的源极、第十P型MOS管P₁₀的漏极、第五N型MOS管N₅的源极和第八N型MOS管N₈的源极连接；第七N型MOS管N₇的栅极和源极以及第八N型MOS管N₈的栅极与第七P型MOS管P₇的漏极连接，第九N型MOS管N₉的栅极和源极以及第十N型MOS管N₁₀的栅极与第八P型MOS管P₈的漏极连接；第十N型MOS管N₁₀的源极、第十一N型MOS管N₁₁的珊极、第九P型MOS管P₉的漏极和第十二P型MOS管P₁₂的漏极与第二滤波电容C₂的一端连接，第十三N型MOS管N₁₃的源极、第十四N型MOS管N₁₄的源极、十六P型MOS管P₁₆的漏极、十七P型MOS管P₁₇的漏极以及负载电容C₃的一端和负载电阻R₃的一端与第二滤波电容C₂的另一端连接，负载电容C₃的另一端和负载电阻R₃的另一端接地；第十一N型MOS管N₁₁的源极、第十三P型MOS管P₁₃的漏极、第十四P型MOS管P₁₄的珊极和第十八P型MOS管P₁₈的珊极与第一滤波电容C₁的一端连接，第一滤波电容C₁的另一端与第十二P型MOS管P₁₂的源极连接；第十五P型MOS管P₁₅的漏极和栅极、第十四P型MOS管P₁₄的漏极、第十六P型MOS管P₁₆的栅极、第十二N型MOS管N₁₂的源极和第十三N型MOS管N₁₃的珊极连接；第十五N型MOS管N₁₅的源极和栅极、第十四N型MOS管N₁₄的栅极、第十六N型MOS管N₁₆的源极、第十七P型MOS管P₁₇的珊极和第十八P型MOS管P₁₈的漏极连接，第十六N型MOS管N₁₆的珊极和第十七N型MOS管N₁₇的珊极与第十二N型MOS管N₁₂的珊极连接，第十七N型MOS管N₁₇的源极与十九P型MOS管P₁₉的漏极连接；

第一P型MOS管P₁的栅极、第二P型MOS管P₂的栅极、第十P型MOS管P₁₀的栅极、第十一P型MOS管P₁₁的栅极、第十三P型MOS管P₁₃的栅极和第十九P型MOS管P₁₉的栅极连接；第一P型MOS管P₁的源极、第二P型MOS管P₂的源极、第四P型MOS管P₄的源极、第五P型MOS管P₅的源极、第十P型MOS管P₁₀的源极、第十一P型MOS管P₁₁的源极、第十三P型MOS管P₁₃的源极、第十四P型MOS管P₁₄的源极、第十五P型MOS管P₁₅的源极、第十六P型MOS管P₁₆的源极、第十七P型MOS管P₁₇的源极、第十八P型MOS管P₁₈的源极、第十九P型MOS管P₁₉的源极和第十二P型MOS管P₁₂的衬底接地；

第一N型MOS管N₁的漏极、第二N型MOS管N₂的漏极、第三N型MOS管N₃的漏极、第四N型MOS管N₄的漏极、第七N型MOS管N₇的漏极、第八N型MOS管N₈的漏极、第九N型MOS管N₉的漏极、第十N型MOS管N₁₀的漏极、第十一N型MOS管N₁₁的漏极、第十二N型MOS管N₁₂的漏极、第十三N型MOS管N₁₃的漏极、第十四N型MOS管N₁₄的漏极、第十五N型MOS管N₁₅的漏极、第十六N型MOS管N₁₆的漏极、第十七N型MOS管N₁₇的漏极、第五N型MOS管N₅的衬底、第六N型MOS管N₆的衬底、第八P型MOS管P₈的珊极、第九P型MOS管P₉的珊极、第十二P型MOS管P₁₂的珊极以及偏置电阻R₁的另一端均与1.5V电源VDD连接。

Images