CN104704438A - 降低处理器中与频率改变相关联的开销 - Google Patents

降低处理器中与频率改变相关联的开销 Download PDF

Info

Publication number
CN104704438A
CN104704438A CN201380050821.XA CN201380050821A CN104704438A CN 104704438 A CN104704438 A CN 104704438A CN 201380050821 A CN201380050821 A CN 201380050821A CN 104704438 A CN104704438 A CN 104704438A
Authority
CN
China
Prior art keywords
frequency
processor
clock
instruction
suppress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380050821.XA
Other languages
English (en)
Inventor
G·J·加西亚
L·K·贾格纳什
D·普费
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104704438A publication Critical patent/CN104704438A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

在许多情况中，处理器可能经常改变频率以至于可产生显著的性能和功耗损失。这些性能和功耗损失可通过使用压制技术而不是使用锁相环技术来改变频率而得以缓解。压制技术涉及简单地消除时钟脉冲以降低频率。这可以更迅速地完成，从而在一些情况中导致较少的开销。

Description

降低处理器中与频率改变相关联的开销
背景技术
本文一般地涉及处理器，且具体而言涉及实现其中处理器的频率可改变的模式的处理器。
通常，处理器可在数种不同情况下改变其操作频率。例如，在一些处理器中，功率可在包括处理器的平台的不同组件之间共享。当处理器的性能要求降低时，处理器可以通过降低频率和将其供电电压降低相应量来利用较少的功率。然而，即使在供电电压降低到最小电压之下以后，仍可以通过继续降低频率来达成额外的功率节省。
每一次频率被改变时，具体工作负载被停止执行以允许锁相环锁定到新频率。处理器使用锁相环以将输出时钟调整到想要的频率。如同其他握手协议，以及电流变化率相比于时间变化率的减少一样，锁相环锁定时间是开销(overhead)。这些开销导致逻辑的不同区交错地打开。
结果是，与频率改变相关联的开销可导致大量的时间延迟。如果频率改变发生得足够频繁，可存在大量的性能开销。不仅仅存在性能损失，由于设备在用来改变频率的时间期间在消耗功率，还会存在功耗成本。
附图说明
参考以下附图描述了一些实施例：
图1是根据一些实施例在压制之前和之后的多个时钟的描绘；
图2是根据一个实施例的压制序列的流程图；
图3是一个实施例的处理器的描绘；
图4是一个实施例的系统描绘；以及
图5是一个系统的前立视图。
图6是以5：4的比率运行的两个时钟信号的描绘。
图7是处于不同比率的一系列时钟信号。
具体实施方式
在许多情况中，处理器可能经常改变频率以至于可产生非最优的性能和功耗。这些性能和功耗损失可通过使用压制(squashing)技术而不是使用锁相环技术来改变频率而得以缓解。压制技术可涉及消除(eliminate)时钟脉冲以降低频率。这可以更迅速地完成，从而在一些情况中导致较少的开销。
作为本发明的一些实施例的应用的一个示例，加速(Turbo)实施例可涉及定期地改变其频率的处理器。这使得处理器能与其他平台组件共享功率。特别是在片上系统(SoC)加速实现中，频率改变可在每毫秒的量级上被请求，且每一个频率改变消耗大约四十微妙。
可在供电电压Vcc已经处于其最低电压之后要求频率缩放(scaling)。一旦供电电压处于其最低电压，就可以通过消除在一段时间中看到的时钟边沿(clock edge)的数目来降低频率。
图1示出了在顶上标以CZ、GFraw和GSraw的一系列时钟。尽管涉及的时钟可以是任何时钟，但在一些实施例中，CZ时钟域是恰好以系统存储器时钟速率的1/4运行的系统代理时钟。可使用其他通用和非通用域。GF和GS时钟可以是以彼此相关的比率运行的图形时钟。例如，可使用GF(或图形快速)和GS(或图形慢速)时钟之间2：1的比率(ratio)。GF和GS可从锁相环生成且CZ可从不同的锁相环生成。但也存在其中他们都来自同一锁相环的模式。
在图1的左边是标示为非压制区域并由头两个对齐标记所标记的区域，其中没有脉冲是被压制的或消除的。在右边是标示为压制区域的区域，其中一个或多个脉冲可被消除。在顶上的三个信号中没有发生在GF或GS中的压制，该三个信号于是标示为CZ、GFraw和GSraw。然后示出了值(Val)和值(NxtVAL)(在下面进行了解释)。该规范要求时隙有效(TSV)在压制区域的末端变到零。这导致图形慢速(GS)和图形快速(GF)时钟二者中脉冲的压制或消除。
值GSraw可以是在运行的时钟。TSV算法检查自由运行的时钟GSraw并创建称为TSV的时钟门控值。在一个实施例中，当TSV等于一时，时钟可以运行，且当TSV等于零时(例如，在压制窗口的末尾)，时钟被屏蔽。TSV算法可以应用于GSraw并屏蔽最终GS和GF时钟二者，因为在末端点处应保持比率。
当两个时钟对齐时(用图1中的“对齐”信号上的条予以标记)，Window(窗口)和Allow(允许)可以改变。屏蔽可以用先进先出或者BGF的泡生成器来实现。用于执行压制的算法可以如下：
Val＝Init＝-2
If(Window＝Allow)
ClockEn＝1
NxtVal＝Init
elseif(Val>0)
NxtVal＝Val–Allow
else
NxtVal＝CurrentValue+(Window–Allow)
endif
If(NxtVal<0)ClockEn＝1else ClockEn＝0
作为另一个示例，在图6中示出，当CZ等于200MHz、GF等于320MHz且GS等于160MHz时，两个时钟以5：4的比率在运行。通过压制四个目标(destination)边沿(edge)之一，新的平均达到的频率有5：3的比率，其中CZ等于200MHz、GF等于240MHz且GS等于120MHz。
此示例示出了通过压制边沿而达到的80MHz的增量。更精细的粒度可以通过将比率乘以整数值来完成。例如，比率可以是10：8而不是以5：4的比率开始。通过压制八个目标边沿中的一个，可达到40MHz的增量。以下逐个比率地示出了如何可以通过增加比率和具有消除一个时钟的能力来降低粒度：
5：3CZ＝200,GF＝240,GS＝120,GF粒度＝80MHz
10：7CZ＝200,GF＝280,GS＝140,GF粒度＝40MHz
20：15CZ＝200,GF＝300,GS＝150,GF粒度＝20MHz
40：31CZ＝200,GF＝310,GS＝155,GF粒度＝10MHz
80：63CZ＝200,GF＝315,GS＝157.5,GF粒度＝5MHz
在以上示例中，当CZ等于200兆赫、且比率是5：4、且频率改变将每毫秒发生一次时，比率可以扩展到2000比1600。在此示例中，1/1600的粒度或者0.000625兆赫可以被达到。
图7中包括的图示出了在频率改变中维持了所涉及的不同时钟的确定性(deterministic)同步特性：
CZ时钟是必须继续以固定的频率运行的时钟。
CFclk_from_PLL是由PLL递送至逻辑的图形时钟。
CFclk是由逻辑接收的时钟。
GSclk是由逻辑接收的时钟。在此示例中，GF＝2×GS。
COMclk是虚构的(imaginary)时钟，其示出何时每一个时钟将有公共的上升边沿。
CZ＝200MHz,GFclk_from_PLL＝1000MHz,GFclk＝1000MHz,GSclk＝500MHz,比率＝2:5
参考图2，根据一个实施例的用于压制脉冲的序列可用软件、固件、和/或硬件来实现。在软件和固件实施例中，其可通过存储在一个或多个非瞬态计算机可读介质(诸如磁、光或半导体存储)中的指令的计算机来实现。例如，在一个实施例中图形子系统可执行该序列(参见图4中的图形子系统715c)。
在一个实施例中，图2中示出的压制序列10通过确定是否已经如菱形12中所指示地请求了新时钟频率而开始。在一个实施例中，这可在加速(turbo)实施例的过程中发生，在该加速实施例中想要降低提供给处理器的时钟信号频率以节省功率及使功率可供其他系统组件使用。如果有被需要的新频率，那么可在框14处接收新时钟频率。这可指示想要的结束比率(end ratio)和可使用多么精细的步骤粒度来达到该比率。
如果有要改变时钟频率的要求，则在菱形16处的检查确定处理器是否已经准备好操作于其最小供电电压。如果是，则可使用时钟压制来改变频率。可在框14中接收压制的粒度和达到压制频率的步骤(如果有的话)。
然而，如果处理器未准备好操作于其最小供电电压且更具体地如果其正操作于电压缩放(voltage scaled)区域中，那么频率可如框20中指示的通过改变锁相环频率来改变。因此，在一些实施例中，时钟压制仅在处理器已经处于其最小供电电压时使用，并且，否则可使用常规频率改变技术。然而，在其他实施例中，时钟压制也可用在其他情况中。
在一些实施例中，代之以改变锁相环，可以使用压制，因为其可有低至零的频率改变开销。此外，可达到更精细的频率粒度且更低的频率可以是可能的。
当然，也可以通过一次性减少或消除全部压制或通过随时间一步步地增加或降低来增加时钟频率。
参考图3，示出了根据一个实施例的系统。在一些实施例中，可示出片上系统。在图3中，多核处理器400可包括核零406和核一408。402和404这两个部位(site)可各自包括单个处理器核406或408。在其他实施例中，每部位的核数量可以多于一个。例如，在其他实施例中可以每部位两个或四个核或更多。每一个部位包括锁相环(PLL)116或118。
部位402可以是通过将电压信息信号410发送给电压调节器412来控制供应给处理器的电压的主部位。电压调节器412从电源414接收供电并调节专门供应给处理器416的电压。部位零402内的逻辑可以通过将新电压信息信号410在任何给定时间发送给电压调节器412来持续地修改所提供的电压416。
此外，系统可包括输入/输出复合体(complex)424。此复合体可有一个或多个集成的输入/输出主控制器，用于控制多核处理器400与一个或多个外部设备诸如大容量存储设备426(例如，硬盘驱动器)、非易失性存储器存储428、及提供计算机系统与网络432之间的接入的网络带宽430之间的通信。输入/输出主控制器可利用一个或多个不同的输入/输出接口，诸如通用串行总线(USB)接口、外围组件互连(PCI)或电气和电子工程师协会1394火线接口或一个或多个其他输入/输出接口。
在许多未示出的实施例中，图形处理单元可被耦合到多核处理器400或集成到多核处理器400中以向显示设备诸如监视器提供信息供用户查看信息。
图4示出系统700的实施例。在各实施例中，系统700可以是媒体系统，尽管系统700不限于此上下文。例如，系统700可以纳入到个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板机、触摸板、便携式计算机、手持式计算机、掌上型计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视、智能设备(例如智能电话、智能平板机或智能电视)、移动互联网设备(MID)、消息接发(messaging)设备、数据通信设备等之中。
在各实施例中，系统700包括耦合到显示器720的平台702。平台702可以从内容设备接收内容，内容设备诸如内容服务设备730或内容递送设备740或其它类似内容源。包括一个或多个导航特征的导航控制器750可以用来与例如平台702和/或显示器720交互。下面将更详细地描述这些组件中的每一个。
在各实施例中，平台702可包括芯片组705、处理器710、存储器712、存储(storage)714、图形子系统715、应用716、全球定位系统(GPS)721、相机723和/或无线电718的任何组合。芯片组705可提供处理器710、存储器712、存储714、图形子系统715、应用716和/或无线电718之间的相互通信。例如，芯片组705可包括能够提供与存储714的相互通信的存储适配器(未示出)。
此外，平台702可包括操作系统770。到处理器772的接口可将操作系统和处理器710对接。
可提供固件790以实现诸如引导序列的功能。可提供使固件能从平台702外部更新的更新模块。例如，更新模块可包括代码以确定更新尝试是否经验证并标识固件790的最新更新以促成何时需要更新的判断。
在一些实施例中，平台702可由外置电源供电。在一些情况中，平台702也可包括内置电池780，其在不适合于外置电源的实施例或在允许电池源的功率或外置源的功率任一者的实施例中用作电源。
图2中示出的序列可通过将其纳入在例如存储714内，或纳入在处理器710内或图形子系统715内的存储器中而在软件和固件实施例中实现。在一个实施例中图形子系统715可包括图形处理单元且处理器710可以是中央处理单元。
处理器710可以实现为复杂指令集计算机(CISC)或精简指令集计算机(RISC)处理器、x86指令集兼容的处理器、多核、或任何其它微处理器或中央处理单元(CPU)。在各实施例中，处理器710可包括双核处理器、双核移动处理器等等。
存储器712可实现为易失性存储器设备，诸如但不限于，随机访问存储器(RAM)、动态随机访问存储器(DRAM)或静态RAM(SRAM)。
存储714可以实现为非易失性存储设备，诸如但不限于，磁盘驱动器、光盘驱动器、磁带驱动器、内部存储设备、附连存储设备、闪存、电池备用SDRAM(异步DRAM)和/或网络可访问存储设备。在各实施例中，存储714包括例如在包括多个硬盘驱动器时增加对有价值的数字媒体的存储性能增强保护的技术。
图形子系统715可以执行诸如用于显示的静态或视频图像的处理。例如，图形子系统715可以是图形处理单元(GPU)或视觉处理单元(VPU)。可以使用模拟或数字接口将图形子系统715和显示器720通信地耦合。例如，接口可以是高清晰度多媒体接口、显示端口、无线HDMI和/或符合无线HD的技术中的任何一个。图形子系统715可以集成进处理器710或芯片组705中。图形子系统715可以是通信地耦合到芯片组705的独立卡。
此处描述的图形和/或视频处理技术可用各种硬件架构实现。例如，图形和/或视频功能可集成在芯片组中。替换性地，可使用离散图形和/或视频处理器。如又一实施例，图形和/或视频功能可以通过通用处理器(包括多核处理器)来实现。在又一实施例中，功能可以在消费电子设备中实现。
无线电718可包括能够使用各种适合的无线通信技术发送和接收信号的一个或多个无线电。这些技术可涉及跨一个或多个无线网络的通信。示例无线网络包括(但不限于)无线局域网(WLAN)、无线个人区域网(WPAN)、无线城域网(WMAN)、蜂窝网络和卫星网络。在跨这些网络的通信中，无线电718可根据一个或多个适用的标准的任何版本操作。
在各实施例中，显示器720可包括任何电视型监视器或显示器。显示器720可包括，例如，计算机显示屏、触摸屏显示、视频监视器、类电视机设备和/或电视机。显示器720可以是数字的和/或模拟的。在各实施例中，显示器720可以是全息显示。显示器720也可以是可以接收视觉投影的透明表面。这样的投影可传递各种形式的信息、图像、物体等。例如，这样的投影可以是移动增强现实(MAR)应用的视觉覆盖。在一个或多个软件应用716的控制下，平台702可在显示器720上显示用户接口722。
在各实施例中，内容服务设备730可由任何国家的、国际的和/或独立服务所主控，并因此对平台702而言是经由例如因特网可访问的。内容服务设备730可耦合到平台702和/或显示器720。平台702和/或内容服务设备730可以耦合到网络760以将媒体信息传送去往网络760和自网络760传送出(例如发送和/或接收)。内容递送设备740也可耦合到平台702和/或显示器720。
在各实施例中，内容服务设备730可以包括有线电视盒、个人计算机、网络、电话、能够递送数字信息和/或内容的启用因特网的设备或电器、和能够经由网络760或直接地、单向地或双向地在内容提供者和平台702与显示802之间通信内容的任何其它类似设备。应理解，内容可以经由网络760被单向地和/或双向地传送去往系统700中的诸组件和内容提供者中的任一者，和自其传送出。内容的示例可以包括任何媒体信息，包括例如视频、音乐、医疗和游戏信息等。
内容服务设备730接收内容，诸如有线电视节目包括媒体信息、数字信息或其它内容。内容提供者的示例可以包括任何有线或卫星电视或无线电或因特网内容提供者。所提供的示例不旨在限制本发明的实施例。
在各实施例中，平台702可从具有一个或多个导航特征的导航控制器750接收控制信号。导航控制器750的导航特征可以用来与例如用户接口722交互。在各实施例中，导航控制器750可以是定点(pointing)设备，其可以是允许用户将空间(例如连续的和多维的)数据输入进计算机的计算机硬件组件(具体而言，人机接口设备)。诸如图形用户接口(GUI)和电视机及监视器的许多系统允许用户使用物理姿势控制计算机或电视机并向计算机或电视机提供数据。
导航控制器750的导航特征的动作可通过指针、光标、焦点环或显示在显示上的其它视觉指示符的动作而在显示(例如显示器720)上回显。例如，在软件应用716的控制下，位于导航控制器750上的导航特征可映射到显示在用户接口722上的虚拟导航特征。在各实施例中，控制器750可以不是单独的组件，而是集成进平台702和/或显示器720中。然而各实施例不限于本文示出或描述的元素或上下文。
在各实施例中，驱动器(未示出)可以包括技术，当该技术启用时，例如，使用户能在初始引导之后用对按钮的触摸像电视机一样立即打开或关闭平台702的技术。当平台被“关闭”时，程序逻辑也可允许平台702将内容流传输到内容适配器或其它内容服务设备730或内容递送设备740。此外，芯片组705可以包括支持例如5.1环绕声音频和/或高清晰度7.1环绕声音频的硬件和/或软件。驱动器可以包括用于集成图形平台的图形驱动器。在各实施例中，图形驱动器可以包括外围组件互连快速(PCIe)图形卡。
在各种实施例中，任何一个或多个系统700中示出的组件都可以是集成的。例如，平台702和内容服务设备730可以是集成的；或者平台702和内容递送设备740可以是集成的；或者平台702、内容服务设备730和内容递送设备740可以是集成的。在各种实施例中，平台702和显示器720可以是集成的单元。例如，显示器720和内容服务设备730可以是集成的，或者显示器720和内容递送设备740可以是集成的。这些示例不旨在限制本发明。
在各种实施例中，系统700可实现为无线系统、有线系统或二者的组合。当实现为无线系统时，系统700可包括适合于通过无线共享介质诸如一个或多个天线、发送器、接收器、收发器、放大器、过滤器、控制逻辑等通信的组件和接口。无线共享介质的示例可包括无线频谱的部分，诸如RF频谱等等。当实现为有线系统时，系统700可包括适合于通过有线通信介质(诸如输入/输出(I/O)适配器、将I/O适配器与相对应的有线通信介质连接的物理连接器、网络接口卡(NIC)、盘控制器、视频控制器、音频控制器等)来通信的组件和接口。有线通信介质的示例可包括导线、电缆、金属引线、印刷电路板(PCB)、背板、交换光纤、半导体材料、双绞线、同轴电缆、光纤等。
平台702可以建立一个或多个逻辑或物理信道以通信信息。信息可包括媒体信息和控制信息。媒体信息可以指表示为用户准备的内容的任何数据。内容的示例可包括，例如，来自语音对话的数据、视频会议、流视频、电子邮件(email)消息、语音邮件消息、字母数字符号、图形、图形、视频文本等。来自语音对话的数据可以是，例如，言语信息、沉默期、背景噪音、舒适噪音、音调等。控制信息可以指表示命令、指令或为自动系统准备的控制字的任何数据。例如，控制信息可以用来路由媒体信息通过系统，或指令节点以预确定的方式处理媒体信息。然而各实施例不限于图4中示出或描述的元素或上下文。
如上所述，系统700可以用变化的物理风格或形状系数来体现。图4示出了系统700可以体现于其中的小形状系数设备800的实施例。例如，在各实施例中，设备800可以实现为具有无线能力的移动计算设备。移动计算设备可以指例如具有处理系统和移动电源或供电(诸如一个或多个电池)的任何设备。
如上所述，移动计算设备的示例可包括个人计算机(PC)、膝上型计算机、超级膝上型计算机、平板机、触摸垫、便携式计算机、手持式计算机、掌上型计算机、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视、智能设备(例如智能电话、智能平板机或智能电视)、移动互联网设备(MID)、消息设备、数据通信设备等。
移动计算设备的示例也可以包括安排为由人佩戴的计算机，诸如腕式计算机、指式计算机、环式计算机、眼镜计算机、带扣计算机、臂环计算机、鞋式计算机、衣式计算机和其它可佩戴的计算机。例如，在各实施例中，移动计算设备可以实现为能够执行计算机应用及语音通信和/或数据通信的智能电话。尽管一些实施例可以用作为示例实现为智能电话的移动计算设备描述，但应理解，其它实施例也可以使用其它无线移动计算设备实现。各实施例不限于该上下文。
如图5中所示，设备800可包括外壳802、显示器804、输入/输出(I/O)设备806和天线808。设备800也可包括导航特征812。显示器804可包括用于显示适合于移动计算设备的信息的任何适合的显示单元。I/O设备806可包括用于将信息输入进移动计算设备的任何适合的I/O设备。I/O设备806的示例可包括字母数字键盘、数字小键盘、触摸垫、输入建、按钮、开关、翘板开关、话筒、扬声器、语音识别设备和软件等。信息也可通过话筒的方式输入进设备800中。这样的信息可以通过语音识别设备被数字化。各实施例不限于该上下文。
各种实施例可以使用硬件元件、软件元件或二者的组合来实现。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序编程接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、文字、值、符号、或其任何组合。确定一实施例是否使用硬件元件和/或软件元素来实现可以根据任何数量的因素而变化，这些因素诸如所需的计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，指令表示处理器中的各种逻辑，指令在被机器读取时使得该机器制作用于执行本文所述的技术的逻辑。称为“IP核”的这样的表示可以存储在有形的、机器可读的介质上并供应给各种顾客或制造设施以装载进实际制造所述逻辑或处理器的制造机器中。
各种实施例可以使用硬件元件、软件元件或二者的组合来实现。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序编程接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、文字、值、符号、或其任何组合。确定一实施例是否使用硬件元件和/或软件元素来实现可以根据任何数量的因素而变化，这些因素诸如所需的计算速率、功率级、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其它设计或性能约束。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，指令表示处理器中的各种逻辑，指令在被机器读取时使得该机器制作用于执行本文所述的技术的逻辑。称为“IP核”的这样的表示可以存储在有形的、机器可读的介质上并供应给各种顾客或制造设施以装载进实际制造所述逻辑或处理器的制造机器中。
此处描述的图形处理技术可以用各种硬件架构实现。例如，图形功能可以集成在芯片组中。替换性地，可以使用离散图形处理器。如又一实施例，图形功能可以通过通用处理器包括多核处理器来实现。
以下条款和/或示例涉及进一步的实施例。
一个示例实施例可以是通过压制时钟边沿而改变处理器时钟频率的方法。该方法可包括选择想要的频率并压制(squashing)至少一个时钟边沿以达到所述频率。该方法也可包括通过逐步(in steps)压制时钟边沿以达到该频率。该方法也可包括确定要压制多少边沿来达到目标频率。该方法也可包括实现片上系统加速(turbo)。该方法也可包括使用压制来调整两个时钟之间的频率比率。
另一个示例实施例可包括至少一个非瞬态计算机可读介质，其存储用于通过压制时钟边沿而改变处理器时钟频率的指令。该介质也可包括存储用于选择想要的频率并压制至少一个时钟边沿以达到所述频率的指令。该介质也可包括存储用于通过逐步压制时钟边沿来达到该频率的指令。该介质也可包括存储用于确定要压制多少边沿来达到目标频率的指令。该介质也可包括存储用于实现片上系统加速的指令。该介质也可包括存储用于使用压制来调整两个时钟之间的频率比率的指令。
另一个示例实施例可包括处理器，该处理器包括：用于通过压制时钟边沿来改变处理器时钟频率的核；以及耦合到所述核的锁相环。该处理器可包括所述核以用于选择想要的频率并压制至少一个时钟边沿以达到所述频率。该处理器也可包括所述核以用于通过逐步压制时钟边沿来达到该频率。该处理器也可包括所述核以用于确定要压制多少边沿来达到目标频率。该处理器也可包括所述核以用于实现片上系统加速。该处理器也可包括所述核以用于使用压制来调整两个时钟之间的频率比率。
再一个示例实施例可包括处理器，该处理器包括：用于通过压制时钟边沿来改变处理器时钟频率的核；以及耦合到所述核的锁相环；以及耦合到所述处理器的存储器。该系统也可包括所述处理器以用于选择想要的频率并压制至少一个时钟边沿以达到所述频率。该系统也可包括所述处理器以用于通过逐步压制时钟边沿以达到该频率。该系统也可包括所述处理器以用于确定要压制多少边沿来达到目标频率。该系统也可包括所述处理器以用于实现片上系统加速。该系统也可包括所述处理器以用于使用压制来调整两个时钟之间的频率比率。该系统也可包括操作系统、电池和固件和用于更新所述固件的模块。
贯穿本说明书的对“一个实施例”和“实施例”的引用意味着结合实施例所描述的特定特征、结构或特性包括在涵盖于本发明的至少一个实现中。因此，短语“一个实施例”或“在实施例中”的出现不必全都指的是同一实施例。而且，除了所示的特定实施例之外，特定特征、结构和特性还可以用其它适合的形式建立，且所有这样的形式都可以涵盖于本申请的权利要求书中。
尽管参考有限数量的实施例描述了本发明，本领域的技术人员从中可以理解众多修改和变化。所附权利要求书旨在覆盖所有这样落入本发明的真正的精神和范围内的修改和变化。

Claims (30)

1.一种方法，所述方法包括：
通过压制时钟边沿而改变处理器时钟频率。
2.如权利要求1所述的方法，其特征在于，包括确定处理器是否操作于其最小供电电压，且如果是则压制时钟边沿。
3.如权利要求2所述的方法，其特征在于，包括如果所述处理器在电压缩放区域中，则使用锁相环改变时钟频率。
4.如权利要求1所述的方法，其特征在于，包括选择想要的频率并压制至少一个时钟边沿以达到所述频率。
5.如权利要求2所述的方法，其特征在于，包括通过逐步地压制时钟边沿而达到所述频率。
6.如权利要求2所述的方法，其特征在于，包括确定要压制多少边来达到目标频率。
7.如权利要求1所述的方法，其特征在于，包括使用压制来调整两个时钟之间的频率比率。
8.至少一种存储指令的非瞬态计算机可读介质，所述指令在由处理器执行时导致所述处理器通过压制时钟边沿而改变处理器时钟频率。
9.如权利要求8所述的介质，其特征在于，还存储用于选择想要的频率并压制至少一个时钟边沿以达到所述频率的指令。
10.如权利要求9所述的介质，其特征在于，还存储用于通过逐步地压制时钟边沿以达到所述频率的指令。
11.如权利要求9所述的介质，其特征在于，还存储用于确定要压制多少边沿来达到目标频率的指令。
12.如权利要求10所述的介质，其特征在于，还存储用于使用压制来调整两个时钟之间的频率比率的指令。
13.如权利要求8所述的介质，其特征在于，还存储用于确定所述处理器是否操作于其最小供电电压的指令。
14.如权利要求13所述的介质，其特征在于，还存储用于当所述处理器操作于其最小供电电压时使用时钟压制的指令。
15.如权利要求13所述的介质，其特征在于，还存储用于当所述处理器未操作于其最小供电电压时使用锁相环改变时钟频率的指令。
16.一种处理器，所述处理器包括：
核，其被配置为用于改变处理器时钟频率，其中为了进行改变，所述核将致使时钟边沿压制；以及
锁相环，其耦合到所述核。
17.如权利要求16所述的处理器，其特征在于，所述核用于选择想要的频率并压制至少一个时钟边沿以达到所述频率。
18.如权利要求17所述的处理器，其特征在于，其中为了达到所述频率，所述核将逐步地压制时钟边沿。
19.如权利要求16所述的处理器，其特征在于，所述核用于确定要压制多少边沿来达到目标频率。
20.如权利要求16所述的处理器，其特征在于，所述核用于达到片上系统加速。
21.如权利要求16所述的处理器，其特征在于，所述核用于压制以调整两个时钟之间的频率比率。
22.如权利要求16所述的处理器，其特征在于，所述核用于如果所述处理器操作于其最小供电电压则使用时钟压制。
23.如权利要求16所述的处理器，其特征在于，所述核当所述处理器未操作于其最小供电电压时使用锁相环改变时钟频率。
24.一种系统，所述系统包括：
处理器，包括用于改变处理器时钟频率并压制时钟边沿的核，和耦合到所述核的锁相环；以及
耦合到所述处理器的显示器。
25.如权利要求24所述的系统，其特征在于，所述处理器用于选择想要的频率并压制至少一个时钟边沿以达到所述频率。
26.如权利要求25所述的系统，其特征在于，所述处理器用于逐步地达到所述频率和压制时钟边沿。
27.如权利要求25所述的系统，其特征在于，所述处理器用于确定要压制多少边沿来达到目标频率。
28.如权利要求24所述的系统，其特征在于，所述处理器用于使用压制来调整两个时钟之间的频率比率。
29.如权利要求24所述的系统，其特征在于，所述核用于如果所述处理器操作于其最小供电电压则使用时钟压制。
30.如权利要求24所述的系统，其特征在于，所述核当所述处理器未操作于其最小供电电压时使用锁相环以改变时钟频率。
CN201380050821.XA 2012-10-31 2013-06-27 降低处理器中与频率改变相关联的开销 Pending CN104704438A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/664,511 2012-10-31
US13/664,511 US20140122916A1 (en) 2012-10-31 2012-10-31 Reducing the overhead associated with frequency changes in processors
PCT/US2013/048031 WO2014070255A1 (en) 2012-10-31 2013-06-27 Reducing the overhead associated with frequency changes in processors

Publications (1)

Publication Number Publication Date
CN104704438A true CN104704438A (zh) 2015-06-10

Family

ID=50548612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380050821.XA Pending CN104704438A (zh) 2012-10-31 2013-06-27 降低处理器中与频率改变相关联的开销

Country Status (6)

Country Link
US (1) US20140122916A1 (zh)
JP (1) JP2015530661A (zh)
KR (1) KR20150048847A (zh)
CN (1) CN104704438A (zh)
DE (1) DE112013005204T5 (zh)
WO (1) WO2014070255A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157078A (zh) * 2020-01-07 2021-07-23 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
CN113157079A (zh) * 2020-01-07 2021-07-23 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105100667B (zh) * 2015-08-31 2018-05-08 深圳创维－Rgb电子有限公司 播放装置及其信号输入控制方法
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management
US10795684B2 (en) * 2016-07-01 2020-10-06 Intel Corporation Method and logic for maintaining performance counters with dynamic frequencies
US11493659B2 (en) 2017-10-27 2022-11-08 Schlumberger Technology Corporation Methods of analyzing cement integrity in annuli of a multiple-cased well using machine learning
US20210334187A1 (en) * 2020-04-28 2021-10-28 Intel Corporation Real-time power meter for optimizing processor power management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060093047A1 (en) * 2004-11-04 2006-05-04 International Business Machines Corporation Circuit to reduce transient current swings during mode transitions of high frequency/high power chips
US20080284476A1 (en) * 2007-05-17 2008-11-20 Advanced Micro Devices, Inc. Techniques for integrated circuit clock management using pulse skipping
US20090125293A1 (en) * 2007-11-13 2009-05-14 Lefurgy Charles R Method and System for Real-Time Prediction of Power Usage for a Change to Another Performance State

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6515530B1 (en) * 2001-10-11 2003-02-04 International Business Machines Corporation Dynamically scalable low voltage clock generation system
JP3956768B2 (ja) * 2002-05-14 2007-08-08 ソニー株式会社 クロック発生回路
JP2004013820A (ja) * 2002-06-11 2004-01-15 Matsushita Electric Ind Co Ltd クロック制御回路
JP4027874B2 (ja) * 2003-10-15 2007-12-26 富士通株式会社 クロック変更回路
KR100608365B1 (ko) * 2004-05-17 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 내부 제어 신호를 측정하는 방법 및 장치
US7308590B2 (en) * 2004-10-15 2007-12-11 Intel Corporation Automatic dynamic processor operating voltage control
CN101467116B (zh) * 2006-06-15 2010-10-13 Nxp股份有限公司 为处理器提供时钟频率的方法及电子设备
KR100723537B1 (ko) * 2006-09-12 2007-05-30 삼성전자주식회사 클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
US20120166859A1 (en) * 2010-12-22 2012-06-28 Fernald Kenneth W Method and apparatus for generating a system clock signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060093047A1 (en) * 2004-11-04 2006-05-04 International Business Machines Corporation Circuit to reduce transient current swings during mode transitions of high frequency/high power chips
US20080284476A1 (en) * 2007-05-17 2008-11-20 Advanced Micro Devices, Inc. Techniques for integrated circuit clock management using pulse skipping
US20090125293A1 (en) * 2007-11-13 2009-05-14 Lefurgy Charles R Method and System for Real-Time Prediction of Power Usage for a Change to Another Performance State

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157078A (zh) * 2020-01-07 2021-07-23 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
CN113157079A (zh) * 2020-01-07 2021-07-23 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
CN113157078B (zh) * 2020-01-07 2023-05-30 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
CN113157079B (zh) * 2020-01-07 2024-05-24 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器

Also Published As

Publication number Publication date
JP2015530661A (ja) 2015-10-15
KR20150048847A (ko) 2015-05-07
US20140122916A1 (en) 2014-05-01
WO2014070255A1 (en) 2014-05-08
DE112013005204T5 (de) 2015-09-10

Similar Documents

Publication Publication Date Title
CN104704438A (zh) 降低处理器中与频率改变相关联的开销
TWI480725B (zh) 適應性圖形次級系統電源及效能管理
CN104704469B (zh) 动态地重新平衡图形处理器资源
CN104782136B (zh) 在云中处理视频数据
CN103959197B (zh) 降低3d工作负荷的功率
CN104035540B (zh) 在图形渲染期间降低功耗
WO2014099005A1 (en) Techniques for variable channel bandwidth support
CN104011623A (zh) 包括基于观看条件的动态用户接口在内的用于能量效率和能量节约的方法、装置和系统
CN104756150A (zh) 深度缓冲
KR20150099280A (ko) 영상 처리 방법 및 전자 장치
CN104737198B (zh) 在输入几何对象粒度上记录可见度测试的结果
KR101659018B1 (ko) 이동 단말기 및 그 제어 방법
EP2770402A2 (en) Techniques for low energy computation in graphics processing
CN104067309A (zh) 流水线化的图像处理序列发生器
CN110109813B (zh) 用于gpu性能的信息确定方法、装置、终端及存储介质
WO2017173135A1 (en) Voltage regulation techniques for electronic devices
CN112328351A (zh) 动画显示方法、动画显示装置及终端设备
CN104272285A (zh) 渲染多个远程图形应用程序
CN103988253B (zh) 用于显示数据流的速率调节的技术
US20150170315A1 (en) Controlling Frame Display Rate
US20150170317A1 (en) Load Balancing for Consumer-Producer and Concurrent Workloads
CN105607729B (zh) 自适应图像子系统功率和性能管理
US9571107B2 (en) High-order sigma delta for a divider-less digital phase-locked loop
US20150149805A1 (en) Managing Graphics Power Consumption and Performance
CN104272750A (zh) 在不具有处理来自视频播放器的视频后处理请求的接口的平台上的视频后处理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150610