CN113157078A - 用于控制处理器的方法、装置及其处理器 - Google Patents

Abstract

本披露公开了一种用于控制处理器的方法、集成电路装置及其相应的处理器。其中该处理器可以包括在组合处理装置的处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述处理装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与处理装置和其他处理装置连接，用于存储该处理装置和其他处理装置的数据。本披露的方案可以对处理装置的功耗进行评估，调节功耗开销大的处理电路，从而改善整个系统的性能。

Description

用于控制处理器的方法、装置及其处理器

技术领域

本披露一般地涉及处理器领域。更具体地，本披露涉及一种用于控制处理器的方法、集成电路装置及其相应的处理器。

背景技术

当前包含运算装置的板卡可以有多个芯片，每个芯片可以包含若干个计算核簇。在控制板卡功耗时，通常会采集并观察板卡功耗实际值，直到该功耗值超过设定阈值时才会降低板卡时钟频率。这种被动调频的方式会导致系统对于降低整板功耗的要求响应过慢。另外，尽管可以通过降低板卡时钟频率的方式来降低整板功耗，但这也同时降低板卡中各个计算核簇的频率，尤其是功耗开销小的计算核簇。进一步，这样的整板统一降低功耗的方式也会令同一计算核簇中对应的标量计算电路、向量计算电路和输入输出电路的性能随之下降，从而不利于系统设备的虚拟化。

发明内容

为了至少解决在上述背景技术部分所描述的问题，本披露在一个或多个方面中提供如下的技术方案。

在一个方面中，本披露提出了一种处理器包括：多个处理电路，其中每个处理电路配置用于执行运算操作；多个时控电路，其中每个时控电路与所述多个处理电路中的对应一个或多个相连接，并且配置用于对连接的所述处理电路的时钟信号进行调整；以及控制电路，其配置用于根据指令对部分或全部的多个时控电路进行操控，以便指示所述操控的时控电路对与其相连接的处理电路的时钟信号进行所述调整。

在另一个方面中，本披露还公开了一种集成电路装置，包括前述的处理器。

在又一方面中，本披露进一步公开了一种用于控制处理器的方法，其中所述处理器包括多个处理电路、多个时控电路和控制电路，其中所述处理电路配置用于执行运算操作，并且每个时控电路与对应一个或多个处理电路相连接，所述方法包括：指示所述控制电路根据指令对部分或全部的多个时控电路进行操控；以及响应于所述控制电路的操控，指示所述操控的时控电路对与其相连接的处理电路的时钟信号进行调整。

利用本披露所提出的控制处理器的方法、集成电路装置及其处理器，通过主动调频的方式对整板的功耗进行优化调整，既能避免整板功耗过高，又不会对功耗开销小的其他计算核簇，以及同一个计算核簇内的标量、向量计算电路及输入输出电路的性能造成影响。

附图说明

通过结合附图，可以更好地理解本发明的上述特征，并且其众多目的、特征和优点对于本领域技术人员而言是显而易见的。下面描述中的附图仅仅是本披露的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可根据这些附图获得其他的附图，其中：

图1是示出根据本披露实施例的处理器的结构示意图；

图2是示出根据本披露实施例的用于控制处理器的方法的流程图；

图3是示出根据本披露实施例的用于控制处理器的方法的详细流程图；

图4是示出根据本披露实施例的对时钟信号进行操控的时序图；

图5是示出根据本披露实施例的控制处理器的方法的简化流程图；

图6是示出根据本披露实施例的控制处理器方法的详细流程图；

图7是示出根据本披露实施例的处理器的结构示意图；

图8是示出根据本披露实施例的一种组合处理装置的结构图；以及

图9是示出根据本披露实施例的一种板卡的结构示意图。

具体实施方式

本披露的技术方案提供了一种用于控制处理器的方法、集成电路装置及其相应的处理器。具体地，处理器包括若干个处理电路、时控电路和控制电路，其中每个处理电路用于执行运算操作。不同于现有技术中采用被动调频的方式降低处理器功耗的方案。本披露采用主动降频的方式，只针对功耗高的处理电路执行降频，缩短系统响应时间，同时又不对其他处理器、或者同一个处理器内的标量计算电路、向量计算电路、输入输出电路的性能造成影响。

下面将结合附图对本披露的技术方案及其多个实施例进行清楚和完整的描述。应当理解的是，本披露阐述了许多具体细节以便提供对本披露所述实施例的透彻理解。然而，本领域普通技术人员在本披露的教导下，可以在没有这些具体细节的情况下实施本披露所描述的多个实施例。在其他情况下，本披露没有详细描述公知的方法、过程和组件，以免不必要地模糊本披露描述的实施例。而且，该描述不应被视为限制本披露描述的实施例的范围。

图1是示出根据本披露实施例的处理器100的结构示意图。如图1中所示，该处理器除其他以外可以包括多个处理电路101、其中每个处理电路用于执行运算操作，例如涉及人工智能领域的运算。处理器还包括多个时控电路102，每个时控电路与多个处理电路中的对应一个或多个相连接，并且配置用于对连接的处理电路的时钟信号进行调整，以便对处理器的功耗执行相应地调整。根据本披露的方案，此处的处理电路可以是一个计算核，包括例如标量计算电路、向量计算电路等电路，并且多个处理电路可以形成一个计算核簇。

进一步，处理器还包括控制电路103，其配置用于根据指令对部分或全部的多个时控电路进行操控，以便指示操控的时控电路对与其相连接的处理电路的时钟信号进行调整。根据不同的实现场景，这里的指令可以通过多种方式来获取。例如，该指令可以是接收来自于所述处理器外部输入的指令。又例如，该指令可以是处理器根据待执行的运算模式、数据类型、工作模式中的一项或多项所生成的指令。另外，该指令还可以是基于处理器的当前工作负载所生成的指令。

在一个实施例中，在对相连接的处理电路的时钟信号进行调整中，时控电路配置用于可以根据控制电路的操控来降低或升高处理电路的时钟信号的频率。例如，控制电路可以操控时控电路来消除与其连接的一个或多个处理电路的时钟信号中的至少一个时钟沿信号，以降低所述时钟信号的频率。反之，控制电路还可以操控时控电路恢复与其连接的一个或多个处理电路的消除的所述时钟沿信号，以升高所述时钟信号的频率。关于时钟沿信号的示例及其细节将在稍后结合图4来描述。

在上述消除时钟信号中至少一个时钟沿信号以降低时钟信号频率的操作中，为了避免由此可能造成多个处理电路从满负载切换到空载或者从高负载切换到低负载而导致噪声过大的情况。这里，关于高负载和低负载的范围，可以例如根据具体的应用场景，结合实测结果和经验值来确定。在一个实施例中，所述每个时控电路在所述控制电路的操控下，配置用于使其消除的时钟沿信号与其他时控电路消除的时钟沿信号不重叠或者少重叠。进一步，该不重叠或者少重叠的情形可以包括所述消除的时钟沿信号与其他的时控电路消除的时钟沿信号以预定的间隔交错布置。

在一个或多个实施例中，本披露的处理器还可以包括模式电路104，其配置用于将多个预定时钟沿间隔中的每个与一种消除时钟沿信号的消除模式相关联。由此，该模式电路可以包括多种消除模式。在一些应用场景中，这些消除模式可以根据经验值来确定，并预先配置在模式电路中。作为实现的一个例子，假定模式电路可以配置有五种消除模式，分别是“1”、“7/8”、“3/4”、“1/2”和“1/4”，其中每种消除模式代表一种时控电路执行时钟信号调整的模式。具体来说，第一消除模式“1”表示时钟沿信号不需要消除；第二消除模式“7/8”表示在连续的八个时钟沿信号中消除一个时钟沿信号；第三消除模式“3/4”表示在连续的四个时钟沿信号中消除一个时钟沿信号；第四消除模式“1/2”表示在连续的两个时钟沿信号中消除一个时钟沿信号；以及第五消除模式“1/4”表示在连续的四个时钟沿信号中消除三个时钟沿信号。

在一些应用场景中，控制电路可以根据指令来查询模式电路以获得相应的消除模式，以便确定是否指示时控电路操作于所述消除模式。进一步，控制电路还可以将获得的消除模式与时控电路当前的消除模式进行比较，以确定二者是否相同。当确定二者不同时，控制电路可以指示时控电路将当前消除模式改变到获得的消除模式，以对与时控电路相连接的处理电路的时钟信号进行相应的调整；反之，当二者相同时，控制电路可以指示时控电路保持在当前消除模式。在一些实施例中，在对多个处理电路的时钟信号进行相应的调整前，控制电路还可以配置成对操控的多个处理电路执行同步操作。进一步，在所述同步操作中，控制电路还可以确定多个处理电路是否处于空闲状态。当响应于确定多个处理电路处于所述空闲状态，控制电路可以指示对应的多个时控电路对所述多个处理电路的时钟信号进行相应的调整，例如消除或恢复某些时钟沿信号，以便对处理器的功耗做出相应地调整。

上面结合图1描述了可以实施本披露技术方案的处理器的结构示意图。基于上文的描述，本领域技术人员可以理解图1所示出的处理器也可以实现于一种集成电路装置或板卡中。由此，本披露实际上也公开了一种集成电路装置或板卡，其包括一个或多个前述的处理器。另外，需要注意的是上文关于处理器结构和布置的描述是示例性而非限制性的，本领域技术人员可以根据需要对所示结构和布置做出适当的修改而不脱离本披露方案的精神和范围。

图2是示出根据本披露实施例的用于控制处理器的方法200的流程图。这里，方法200所控制的处理器可以是结合图1所描述的处理器，其同样包括多个处理电路、多个时控电路和控制电路，并且可选地还包括模式电路。鉴于此，前文关于图1中的处理器的描述也同样适用于方法200所控制的处理器，因此不再赘述。

如图2所示，在步骤201处，方法200指示控制电路根据指令对部分或全部的多个时控电路进行操控。这里所述的指令与结合图1描述的指令性质相同，可以具有不同的来源。例如，接收的指令可以是来自于处理器外部的输入指令。又如，接收的指令还可以是基于处理器当前的工作负载所生成的指令。在一个实施例中，接收的指令可以是处理器根据待执行的运算模式、数据类型(例如整型数、定点数或浮点数)、工作模式(例如单核模式、双核模式或四核模式)中的一项或多项来生成。例如，前述的运算模式可以是一个或多个乘法器、一个或者多个加法器、由加法器组成的加法树、标量处理电路、向量处理电路、输入输出电路等中的至少一种或多种构成的运算模式。

接着，在步骤202处，方法200响应于控制电路的操控，指示操控的时控电路对与其相连接的处理电路的时钟信号进行调整，从而实现功耗的控制。

尽管在图2中未示出，如前所述，对时钟信号进行调整包括根据控制电路的操控来降低或升高处理电路的时钟信号的频率。具体地，可以通过消除时钟信号中的至少一个时钟沿信号，以降低所述时钟信号的频率；或者，恢复消除的所述时钟沿信号，以升高所述时钟信号的所述频率。另外，在消除时钟沿的过程中，可以指示操控的时控电路消除的时钟沿信号与其他时控电路消除的时钟沿信号不重叠或者少重叠，例如可以令这些消除的时钟沿信号以预定的间隔交错布置。

上文结合图2对用于控制处理器的方法进行了简要描述，下文将结合图3进一步详细描述。

图3是示出根据本披露实施例的用于控制处理器的方法300的详细流程图。通过下文的描述，本领域技术人员可以理解图3是图2所示的控制处理器的方法的进一步细化，并且关于图2的描述同样也适用于图3所示出的内容。

如图3所示，在步骤301处，方法300获取指令。与前结合图1-图2所述内容相同或类似，该指令可以接收自处理器外部输入的指令。例如，外部输入的指令可以是来源于不同层级的软件输出。另外，所述指令也可以是基于处理器的当前工作负载或工作模式所生成的指令。当根据处理器的工作模式来生成上述的指令时，不同的处理器工作模式可以对应不同数量的处理器核数(如前面所提到的双核或四核等)。基于这些工作模式，处理器可以生成关联的指令，从而相应地调整其时钟信号。

接着，方法300分别前进到步骤302和303处。具体地，在步骤302处，方法300令控制电路根据输入的指令来查询模式电路以获得相应的消除模式，以便确定是否指示时控电路操作于所述消除模式。这里，模式电路与图1中示出的模式电路相同，其可以配置用于将多个预定的间隔中的每个与一种消除时钟沿信号的多种消除模式中的对应一种相关联。

在步骤303处，方法300令控制电路查询与一个或多个处理电路相连接的部分或多个时控电路的当前现有消除模式。接着，在步骤304处，方法300令控制电路将从模式电路获得的消除模式与时控电路的当前消除模式进行比较，以确定二者是否相同。在二者相同时，则控制电路指示时控电路保持在当前消除模式，并且流程可以返回到步骤301以开始重新获取指令的操作。然而，当在步骤304处确定二者不同时，流程前进到步骤305处。此处，方法300令控制电路根据获得的消除模式执行对处理电路的时钟信号进行调整前的预操作。例如，在对多个处理电路的时钟信号进行相应的调整前，控制电路可以对多个操控的、需要调整的处理电路执行同步操作。附加地或可选地，在所述同步操作中，控制电路可以确定多个处理电路是否处于空闲状态。为了便于理解，假定有4个时控电路需要调整与其连接的处理电路的时钟信号，则在第一个时钟沿信号时，控制电路可以对处理电路的4个时钟信号执行同步，即确定处理电路处于空闲状态后，才开始执行4个时钟信号的调整。这里引入空闲检测的优势在于此时处理电路没有运算工作，从而功耗开销低。进一步，此时时控电路执行时钟信号调整时引入噪声相对较小。

在完成上述的示例性的预操作之后，流程前进到步骤306处，此处方法300令控制电路指示时控电路对与其连接的处理电路的时钟信号进行相应调整。具体地，根据模式电路中获得的消除模式，控制电路指示时控电路降低或升高与其连接的处理电路的时钟信号的频率。例如，控制电路可以指示时控电路执行消除时钟信号中的至少一个时钟沿信号，以降低所述时钟信号的频率。例如，当获得的消除模式是之前所述的“3/4”时，表示时控电路将降低与之相连接的处理电路的时钟信号的频率。为此，控制电路可以指示时控电路在处理电路连续的四个时钟沿信号中消除一个时钟沿信号。与前述的降频不同，控制电路也可以指示时控电路执行恢复消除的时钟沿信号，以升高所述时钟信号的频率。

在一个实现场景中，假定控制电路从模式电路中获得的消除模式是“7/8”而当前时控电路中的消除模式是“1”，则通过对控制电路分别从模式电路和时控电路中获得的消除模式进行比较，可以确定二者结果不同。控制电路此时可以指示时控电路将当前消除模式“1”改变到获得的消除模式“7/8”。基于此获得的消除模式，时控电路将降低处理电路的时钟信号频率。具体地，时控电路可以执行在连续八个时钟沿信号中消除一个时钟沿信号，以降低处理电路的时钟信号频率。

在另一个实现场景中，假定获取的模式电路中的消除模式是“1”，当前时控电路中的消除模式是“7/8”，则通过对控制电路分别从模式电路和时控电路中获得的消除模式进行比较，可以确定二者结果不同。控制电路此时可以指示时控电路将当前消除模式“7/8”改变到获得的消除模式“1”。基于该获得的消除模式，时控电路可以升高处理电路的时钟信号频率。具体地，时控电路可以执行恢复消除的一个时钟沿信号，以升高处理电路的时钟信号频率。

如前所述，在时控电路执行消除时钟信号中的至少一个时钟沿信号中，控制电路指示时控电路消除的时钟沿信号与其他时控电路消除的时钟沿信号不重叠或者少重叠，例如以预定的间隔交错布置。由此，通过时间上的交叉，可以避免当所有需要调整时钟信号频率的处理电路同时从满负载切换到空载或者高负载切换到低负载而导致引入噪声大的问题。

可选地，当输入的指令是处理器外部输入的指令时，在步骤302处，控制电路可以查询模式电路以获得相应的消除模式，并且此后流程也可以直接前进到步骤305，即控制电路根据获得的消除模式执行对处理电路的时钟信号进行调整前的预处理。接着，在步骤306，控制电路将按照在步骤302处获得的消除模式来指示时控电路对与其连接的处理电路的时钟信号进行相应的调整。替代地，在执行完成步骤302后，也可以直接执行步骤306。

图4是示出根据本披露实施例对时钟信号进行操控的时序图。所示的时钟信号0、1、2和3四个时钟信号(每个时钟信号包括各自的示例性时钟沿信号1-6)可以是前述结合图1-图3所描述的处理电路的时钟信号，并且因此其可以分别与时控电路0、1、2和3相对应。从图4中可以看出，当前的消除模式是前述的“3/4”，即在连续的四个时钟沿信号中消除一个时钟沿信号。下面将基于该消除模式来描述本披露的操作。

首先，控制电路根据获得的消除模式“3/4”，指示时控电路执行时钟信号调整的方式。在执行该调整操作前，可以根据需要执行多个处理电路空闲检测的预处理。在执行完预处理后，时控电路对与其连接的处理电路的时钟信号进行消除模式“3/4”下的时钟沿信号消除操作(消除的时钟沿信号以虚线在图中示出)。

具体地，控制电路根据上述消除模式“3/4”，指示时控电路0对时钟信号0从第二个时钟沿信号401(即时钟沿信号2)开始，每隔三个连续时钟信号后消除一个时钟沿信号。接着，时控电路1对时钟信号1从第三个时钟沿信号403(即时钟沿信号3)开始，执行消除一个时钟沿信号的操作。类似地，时控电路2对时钟信号2从第四个时钟沿信号404(即时钟沿信号4)开始，并且时控电路3对时钟信号3从第五个时钟沿信号405(即时钟沿信号5)开始，执行消除一个时钟沿信号的操作。当四个时钟信号各完成一个时钟沿信号消除时，称为完成一个消除周期。

当执行完上面的首次消除周期后，可以执行下一消除周期。为此，控制电路指示时控电路0对时钟信号0从第六个时钟沿信号402(即时钟沿信号6)继续执行消除下一个时钟沿信号的操作。以此类推，后续消除操作将继续按照时钟信号的序号顺序地执行。该消除操作将继续，直到当控制电路接收到新的指令，并且从模式电路获得的消除模式和时控电路当前的消除模式不同后，当前消除模式下的消除操作将停止。接着，控制电路根据新获得的消除模式，继续执行新消除模式下的消除操作。

应当理解的是上面图4对时钟信号调整模式的描述仅仅是示例性的而非限制性的，本领域技术人员在本披露的教导下，可以依处理电路的个数对图4中的时钟信号个数及其消除模式进行改变。

图5是示出根据本披露实施例的控制处理器的方法500的简化流程图。如本领域技术人员所理解的，图5所涉及的处理器可以是结合图1所描述的处理器，并且包括多个时控电路及与其相连接的一个或多个处理电路。因此，关于图1的处理器所做的描述同样也适用于方法500所涉及的处理器。

如图5所示，在步骤501处，方法500在处理器上获取用于调整所述处理器的功率的指令。在一个实施例中，所述处理器可以包括一个或多个处理电路，从而获取所述指令包括在处理器上获取用于调整一个或多个处理电路的功率的指令。根据本披露的方案，所述获取的指令可以由多种方式来生成。例如，根据处理器待执行的运算模式、数据类型、工作模式中的一项或多项来生成指令。又如，可以基于处理器的当前工作负载来生成指令。在一些实施例中，所述指令还可以是微指令或微操作，该微指令或微操作可以是根据指令进行解析得到的控制信号或更细粒度的指令或者操作。在另外一些实施例中，获取的指令可以是接收来自于处理器内部或外部的程序指令，或者是所述程序指令经编译后形成的机器指令。

在接收上述的指令之后，在步骤502处，方法500基于指令来调整处理器的功率。

在一些实施例中，当所述处理器包括多个时控电路，其中每个时控电路与多个处理电路中的一个或多个相连接时，可以根据指令对部分或全部的多个时控电路进行操控，以指示时控电路对与其相连接的一个或多个处理电路的功率进行调整。在一个应用场景中，对一个或多个处理电路的功率进行调整可以包括对连接的处理电路的时钟信号进行调整。在一个实施例中，前述的调整可以包括消除所述处理电路的至少一个时钟沿信号，以降低所述处理电路的功率；或者恢复消除的所述至少一个时钟沿信号，以升高所述处理电路的功率。

基于上面的描述，本领域技术人员可以理解方法500中对于处理电路的功率的调整可以采用前面结合图1-图4所描述的相同方式，因此前述关于时钟沿调整的各类操作也同样适用于此处的操作，因此不再赘述。

图6是示出根据本披露实施例的控制处理器方法600的详细流程图。通过下文的描述，本领域技术人员可以理解图6的方法流程是对图5所示内容的进一步细化。因此，关于图5的技术描述也同样适用于图6所示出的内容。

如图6所示，方法600分别执行步骤601-604中的一个或多个步骤，来获取用于调整处理器功率的指令。本领域技术人员可以理解此处的步骤并不受所描述的步骤编号顺序的限制，而是可以采用其他的顺序。

具体地，当执行步骤601时，方法600根据待执行的运算模式、数据类型、工作模式中的一项或多项来生成指令。在一个实施例中，所述运算模式可以是一个或多个乘法器、一个或者多个加法器、由加法器组成的加法树、标量处理电路、向量处理电路、输入输出电路等中至少一种或多种参与运算所形成的运算模式。在另一个实施例中，所述数据类型包括多种数据类型，例如整型16位数据(表示为int16)、定点型8位数据(表示为fix8)、浮点型16位数据(表示为float16)或浮点型32位数据(表示为float32)等。

在步骤602处，方法600可以根据处理器的当前工作负载来生成指令。在步骤603处，方法600可以接收来自处理器外部的程序指令或接收程序指令经变异后形成的机器指令。并列地，在步骤604处，方法600可以接收微指令或微操作指令，该微指令或微操作可以是根据指令进行解析得到的控制信号或更细粒度的指令或者操作。

在执行上述步骤601、602、603和604中的任意一个步骤后，方法600前进到步骤605处，此处方法600可以基于指令来选择多种消除模式中的一种消除模式，例如通过前述的模式电路。在选择了一种消除模式后，在步骤606处，方法600可以判断选择的消除模式是否与处理电路的当前消除模式相同。当二者不同时，则方法600指示时控电路将当前消除模式改变到选择的消除模式，为此将执行步骤607和608；反之，当二者相同时，则指示时控电路保持在当前消除模式，并且流程返回到步骤605。

在步骤607中，方法600根据指令对多个处理电路执行同步操作，以确定多个处理电路是否处于空闲状态，即前面结合图3所描述的可选预处理操作。接着，当确定多个处理电路处于空闲状态时，在步骤608处，方法600指示对应的多个时控电路对多个处理电路的时钟信号进行相应的调整。例如，消除处理电路的至少一个时钟沿信号，以降低处理电路的功率；或者，恢复消除的至少一个时钟沿信号，以升高处理电路的功率。对于消除时钟沿操作，在时间上来说，本披露提出每个时控电路所消除的时钟沿信号与其他时控电路所消除的时钟沿信号不重叠或者少重叠。进一步，在不重叠或少重叠的场景下，本披露还提出消除的时钟沿信号与其他时控电路消除的时钟沿信号可以以预定间隔交错布置。另外，在一些实施场景中，也可以不执行步骤607而直接执行步骤608。

图7是示出根据本披露实施例的处理器的结构示意图。可以理解的是此处描述的处理器可以执行前面结合图5-图6描述的实施例，并且关于图5-图6描述的技术细节同样也适用于图7的描述。

如图7中所示，本披露的处理器总体上可以包括指令获取电路702和指令执行电路704。在一个或多个实施例中，指令获取电路702可以配置成获取用于调整处理器的功率的指令。进一步，当所述处理器包括一个或多个处理电路时，指令获取电路702可以配置成，在处理器上获取用于调整一个或多个处理电路的功率的指令。

在一个或多个实施例中，指令执行电路704可以配置成基于指令来调整处理器的功率。具体地，当处理器还包括多个时控电路，其中每个时控电路与所述多个处理电路中的一个或多个相连接时，指令执行电路704可以配置成根据指令对部分或全部的多个时控电路进行操控，以指示所述时控电路对与其相连接的一个或多个处理电路的功率进行调整。

基于上文结合图7的描述，本领域技术人员也可以理解图7所示出的处理器也可以实现于一种集成电路装置中。因此，本披露也就同样公开了一种集成电路装置，其包括前述的处理器。

图8是示出根据本披露实施例的一种组合处理装置800的结构图。如图所示，该组合处理装置800包括处理装置802，该处理装置可以包括本披露前述的处理器并且可以配置用于执行前述结合附图所描述的控制方法。在一个或多个实施例中，该处理装置也可以是前述的芯片、集成电路装置。另外，该组合处理装置还包括通用互联接口804和其他处理装置806。根据本披露的处理装置802可以通过通用互联接口804与其他处理装置806进行交互，共同完成用户指定的操作。

根据本披露的方案，该其他处理装置可以包括中央处理器(“CPU”)、图形处理器(“GPU”)、人工智能处理器等通用和/或专用处理器中的一种或多种类型的处理器，其数目可以不做限制而是根据实际需要来确定。在一个或多个实施例中，该其他处理装置可以作为本披露的处理装置(其可以具体化为人工智能相关运算装置)与外部数据和控制的接口，执行包括但不限于数据搬运，完成对本机器学习运算装置的开启、停止等的基本控制；其他处理装置也可以和机器学习相关运算装置协作共同完成运算任务。

根据本披露的方案，该通用互联接口可以用于在处理装置与其他处理装置间传输数据和控制指令。例如，该处理装置可以经由所述通用互联接口从其他处理装置中获取所需的输入数据，写入该处理装置片上的存储装置(或称存储器)。进一步，该处理装置可以经由所述通用互联接口从其他处理装置中获取控制指令，写入处理装置片上的控制缓存。替代地或可选地，通用互联接口也可以读取处理装置的存储模块中的数据并传输给其他处理装置。

可选的，该组合处理装置还可以包括存储装置808，其可以分别与所述处理装置和所述其他处理装置连接。在一个或多个实施例中，存储装置可以用于保存所述处理装置和所述其他处理装置的数据，尤其那些在处理装置或其他处理装置的内部或片上存储装置中无法全部保存的数据。

根据应用场景的不同，本披露的组合处理装置可以作为手机、机器人、无人机、视频采集设备等设备的SOC片上系统，有效降低控制部分的核心面积，提高处理速度，降低整体功耗。在此情况下，该组合处理装置的通用互联接口与设备的某些部件相连接。某些部件例如摄像头、显示器、鼠标、键盘、网卡或wifi接口。

在一些实施例里，本披露还公开了一种芯片，其包括了上述处理装置或组合处理装置。在另一些实施例里，本披露还公开了一种芯片封装结构，其包括了上述芯片。

在一些实施例里，本披露还公开了一种板卡，其包括了上述芯片封装结构。参阅图9，其提供了前述的示例性板卡，上述板卡除了包括上述芯片902以外，还可以包括其他的配套部件，该配套部件包括但不限于：存储器件904、接口装置906和控制器件908。

所述存储器件与所述芯片封装结构内的芯片通过总线连接，用于存储数据。所述存储器件可以包括多组存储单元910。每一组所述存储单元与所述芯片通过总线连接。可以理解，每一组所述存储单元可以是DDR SDRAM(“Double Data Rate SDRAM，双倍速率同步动态随机存储器”)。

DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升沿和下降沿读出数据。DDR的速度是标准SDRAM的两倍。在一个实施例中，所述存储器件可以包括4组所述存储单元。每一组所述存储单元可以包括多个DDR4颗粒(芯片)。在一个实施例中，所述芯片内部可以包括4个72位DDR4控制器，上述72位DDR4控制器中64bit用于传输数据，8bit用于ECC校验。

在一个实施例中，每一组所述存储单元包括多个并联设置的双倍速率同步动态随机存储器。DDR在一个时钟周期内可以传输两次数据。在所述芯片中设置控制DDR的控制器，用于对每个所述存储单元的数据传输与数据存储的控制。

所述接口装置与所述芯片封装结构内的芯片电连接。所述接口装置用于实现所述芯片与外部设备912(例如服务器或计算机)之间的数据传输。例如在一个实施例中，所述接口装置可以为标准PCIE接口。比如，待处理的数据由服务器通过标准PCIE接口传递至所述芯片，实现数据转移。在另一个实施例中，所述接口装置还可以是其他的接口，本披露并不限制上述其他的接口的具体表现形式，所述接口单元能够实现转接功能即可。另外，所述芯片的计算结果仍由所述接口装置传送回外部设备(例如服务器)。

所述控制器件与所述芯片电连接。所述控制器件用于对所述芯片的状态进行监控。具体地，所述芯片与所述控制器件可以通过SPI接口电连接。所述控制器件可以包括单片机(Micro Controller Unit，MCU)。在一个或多个实施例中，所述芯片可以包括多个处理芯片、多个处理核或多个处理电路，可以带动多个负载。因此，所述芯片可以处于多负载和轻负载等不同的工作状态。通过所述控制装置可以实现对所述芯片中多个处理芯片、多个处理和/或多个处理电路的工作状态的调控。

在一些实施例里，本披露还公开了一种电子设备或装置，其包括了上述板卡。根据不同的应用场景，电子设备或装置可以包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本披露并不受所描述的动作顺序的限制，因为依据本披露，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本披露所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本披露所提供的几个实施例中，应该理解到，所披露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、光学、声学、磁性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，在本披露各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。

所述集成的单元如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，当本披露的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本披露各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

依据以下条款可更好地理解前述内容：

条款A1、一种用于控制处理器的方法，包括：

在所述处理器上获取用于调整所述处理器的功率的指令；以及

基于所述指令来调整所述处理器的功率。

条款A2、根据条款A1所述的方法，其中获取所述指令包括：

根据待执行的运算模式、数据类型、工作模式中的一项或多项来生成所述指令。

条款A3、根据条款A1所述的方法，其中获取所述指令包括：

基于所述处理器的当前工作负载来生成所述指令。

条款A4、根据条款A1所述的方法，其中获取所述指令包括：

接收来自于处理器外部的程序指令；或者

接收所述程序指令经编译后形成的机器指令。

条款A5、根据条款A1所述的方法，其中所述指令是微指令或微操作。

条款A6、根据条款A1所述的方法，其中所述处理器包括一个或多个处理电路，并且获取所述指令包括：

在所述处理器上获取用于调整所述一个或多个处理电路的功率的指令。

条款A7、根据条款A6所述的方法，其中所述处理器包括多个时控电路，其中每个时控电路与所述多个处理电路中的一个或多个相连接，所述方法进一步包括：

根据所述指令对部分或全部的多个时控电路进行操控，以指示所述时控电路对与其相连接的一个或多个处理电路的功率进行调整。

条款A8、根据条款A7所述的方法，其中对所述一个或多个处理电路的功率进行调整包括对连接的所述处理电路的时钟信号进行调整。

条款A9、根据条款A8所述的方法，其中对连接的所述处理电路的时钟信号进行调整包括：

消除所述处理电路的至少一个时钟沿信号，以降低所述处理电路的功率；或者

恢复消除的所述至少一个时钟沿信号，以升高所述处理电路的功率。

条款A10、根据条款A9所述的方法，其中每个时控电路所消除的时钟沿信号与其他时控电路所消除的时钟沿信号不重叠或者少重叠。

条款A11、根据条款A10所述的方法，其中所述消除的时钟沿信号与其他时控电路消除的时钟沿信号以预定间隔交错布置。

条款A12、根据条款A11所述的方法，其中多个所述预定间隔与用于消除时钟沿信号的多种消除模式相对应，所述方法还包括：

基于所述指令来选择多种消除模式中的一种消除模式；以及

指示所述时控电路以该消除模式相对应的预定间隔来消除所述处理电路的时钟沿信号。

条款A13、根据条款A12所述的方法，进一步包括：

在指示所述时控电路以相关的消除模式来消除所述处理电路的时钟沿信号前，确定选择的消除模式是否与所述处理电路的当前消除模式相同；以及

响应于选择的消除模式与所述当前消除模式不同，指示所述时控电路将所述当前消除模式改变到选择的消除模式；或者

响应于选择的消除模式与所述当前消除模式相同，指示所述时控电路保持在所述当前消除模式。

条款A14、根据条款A8-A13的任意一项所述的方法，其中在对连接的所述处理电路的时钟信号进行调整前，对所述一个或多个处理电路执行同步操作。

条款A15、根据条款A14所述的方法，其中所述同步操作进一步包括：

确定多个处理电路是否处于空闲状态；以及

响应于确定多个处理电路处于所述空闲状态，指示对应的多个时控电路对所述多个处理电路的时钟信号进行相应的调整。

条款A16、一种处理器，包括：

指令获取电路，其配置成获取用于调整所述处理器的功率的指令；以及

指令执行电路，其配置成基于所述指令来调整所述处理器的功率。

条款A17、根据条款A16所述的处理器，其中所述指令获取电路配置成：

根据待执行的运算模式、数据类型、工作模式中的一项或多项来生成所述指令。

条款A18、根据条款A16所述的处理器，其中所述指令获取电路配置成：

基于所述处理器的当前工作负载来生成所述指令。

条款A19、根据条款A16所述的处理器，其中所述指令获取电路配置成：

接收来自于处理器外部的程序指令；或者

接收所述程序指令经编译后形成的机器指令。

条款A20、根据条款A16所述的处理器，其中所述指令是微指令或微操作。

条款A21、根据条款A16所述的处理器，其中所述处理器还包括一个或多个处理电路，并且所述指令获取电路配置成：

在所述处理器上获取用于调整所述一个或多个处理电路的功率的指令。

条款A22、根据条款A21所述的处理器，其中所述处理器还包括多个时控电路，其中每个时控电路与所述多个处理电路中的一个或多个相连接，所述指令执行电路还配置成：

根据所述指令对部分或全部的多个时控电路进行操控，以指示所述时控电路对与其相连接的一个或多个处理电路的功率进行调整。

条款A23、根据条款A22所述的处理器，其中对所述一个或多个处理电路的功率进行调整包括对连接的所述处理电路的时钟信号进行调整。

条款A24、根据条款A23所述的处理器，其中在对连接的所述处理电路的时钟信号进行调整中，所述指令执行电路配置成指示所述时控电路：

消除所述处理电路的至少一个时钟沿信号，以降低所述处理电路的功率；或者

恢复消除的所述至少一个时钟沿信号，以升高所述处理电路的功率。

条款A25、根据条款A24所述的处理器，其中每个时控电路所消除的时钟沿信号与其他时控电路所消除的时钟沿信号不重叠或者少重叠。

条款A26、根据条款A25所述的处理器，其中所述消除的时钟沿信号与其他时控电路消除的时钟沿信号以预定间隔交错布置。

条款A27、根据条款A26所述的处理器，其中多个所述预定间隔与用于消除时钟沿信号的多种消除模式相对应，所述指令执行电路还配置成：

基于所述指令来选择多种消除模式中的一种消除模式；以及

指示所述时控电路以该消除模式相对应的预定间隔来消除所述处理电路的时钟沿信号。

条款A28、根据条款A27所述的处理器，其中所述指令执行电路还配置成：

在指示所述时控电路以相关的消除模式来消除所述处理电路的时钟沿信号前，确定选择的消除模式是否与所述处理电路的当前消除模式相同；以及

响应于选择的消除模式与所述当前消除模式不同，指示所述时控电路将所述当前消除模式改变到选择的消除模式；或者

响应于选择的消除模式与所述当前消除模式相同，指示所述时控电路保持在所述当前消除模式。

条款A29、根据条款A23-A28的任意一项所述的处理器，其中在对连接的所述处理电路的时钟信号进行调整前，所述指令执行电路还配置成对所述一个或多个处理电路执行同步操作。

条款A30、根据条款A29所述的处理器，其中在所述同步操作中，所述指令执行电路还配置成：

确定多个处理电路是否处于空闲状态；以及

响应于确定多个处理电路处于所述空闲状态，指示对应的多个时控电路对所述多个处理电路的时钟信号进行相应的调整。

条款A31、一种集成电路装置，包括根据条款A16-A30的任意一项所述的处理器。

应当理解，本披露的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本披露的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本披露说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本披露。如在本披露说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本披露说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

以上对本披露实施例进行了详细介绍，本文中应用了具体个例对本披露的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本披露的方法及其核心思想。同时，本领域技术人员依据本披露的思想，基于本披露的具体实施方式及应用范围上做出的改变或变形之处，都属于本披露保护的范围。综上所述，本说明书内容不应理解为对本披露的限制。

Claims (17)

1.一种处理器，包括：

指令获取电路，其配置成获取用于调整所述处理器的功率的指令；以及

指令执行电路，其配置成基于所述指令来调整所述处理器的功率。

2.根据权利要求1所述的处理器，其中所述指令获取电路配置成：

根据待执行的运算模式、数据类型、工作模式中的一项或多项来生成所述指令。

3.根据权利要求1所述的处理器，其中所述指令获取电路配置成：

基于所述处理器的当前工作负载来生成所述指令。

4.根据权利要求1所述的处理器，其中所述指令获取电路配置成：

接收来自于处理器外部的程序指令；或者

接收所述程序指令经编译后形成的机器指令。

5.根据权利要求1所述的处理器，其中所述指令是微指令或微操作。

6.根据权利要求1所述的处理器，其中所述处理器还包括一个或多个处理电路，并且所述指令获取电路配置成：

在所述处理器上获取用于调整所述一个或多个处理电路的功率的指令。

7.根据权利要求6所述的处理器，其中所述处理器还包括多个时控电路，其中每个时控电路与所述多个处理电路中的一个或多个相连接，所述指令执行电路还配置成：

根据所述指令对部分或全部的多个时控电路进行操控，以指示所述时控电路对与其相连接的一个或多个处理电路的功率进行调整。

8.根据权利要求7所述的处理器，其中对所述一个或多个处理电路的功率进行调整包括对连接的所述处理电路的时钟信号进行调整。

9.根据权利要求8所述的处理器，其中在对连接的所述处理电路的时钟信号进行调整中，所述指令执行电路配置成指示所述时控电路：

消除所述处理电路的至少一个时钟沿信号，以降低所述处理电路的功率；或者

恢复消除的所述至少一个时钟沿信号，以升高所述处理电路的功率。

10.根据权利要求9所述的处理器，其中每个时控电路所消除的时钟沿信号与其他时控电路所消除的时钟沿信号不重叠或者少重叠。

11.根据权利要求10所述的处理器，其中所述消除的时钟沿信号与其他时控电路消除的时钟沿信号以预定间隔交错布置。

12.根据权利要求11所述的处理器，其中多个所述预定间隔与用于消除时钟沿信号的多种消除模式相对应，所述指令执行电路还配置成：

基于所述指令来选择多种消除模式中的一种消除模式；以及

指示所述时控电路以该消除模式相对应的预定间隔来消除所述处理电路的时钟沿信号。

13.根据权利要求12所述的处理器，其中所述指令执行电路还配置成：

在指示所述时控电路以相关的消除模式来消除所述处理电路的时钟沿信号前，确定选择的消除模式是否与所述处理电路的当前消除模式相同；以及

响应于选择的消除模式与所述当前消除模式不同，指示所述时控电路将所述当前消除模式改变到选择的消除模式；或者

响应于选择的消除模式与所述当前消除模式相同，指示所述时控电路保持在所述当前消除模式。

14.根据权利要求7-13的任意一项所述的处理器，其中在对连接的所述处理电路的时钟信号进行调整前，所述指令执行电路还配置成对所述一个或多个处理电路执行同步操作。

15.根据权利要求14所述的处理器，其中在所述同步操作中，所述指令执行电路还配置成：

确定多个处理电路是否处于空闲状态；以及

响应于确定多个处理电路处于所述空闲状态，指示对应的多个时控电路对所述多个处理电路的时钟信号进行相应的调整。

16.一种集成电路装置，包括根据权利要求1-15的任意一项所述的处理器。

17.一种用于控制处理器的方法，包括：

在所述处理器上获取用于调整所述处理器的功率的指令；以及

基于所述指令来调整所述处理器的功率。

Images