CN101467116B - 为处理器提供时钟频率的方法及电子设备 - Google Patents
为处理器提供时钟频率的方法及电子设备 Download PDFInfo
- Publication number
- CN101467116B CN101467116B CN2007800221182A CN200780022118A CN101467116B CN 101467116 B CN101467116 B CN 101467116B CN 2007800221182 A CN2007800221182 A CN 2007800221182A CN 200780022118 A CN200780022118 A CN 200780022118A CN 101467116 B CN101467116 B CN 101467116B
- Authority
- CN
- China
- Prior art keywords
- processor
- signal
- frequency
- value
- electronic equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2460/00—Details of hearing devices, i.e. of ear- or headphones covered by H04R1/10 or H04R5/033 but not provided for in any of their subgroups, or of hearing aids covered by H04R25/00 but not provided for in any of its subgroups
- H04R2460/03—Aspects of the reduction of energy consumption in hearing devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明描述了一种向处理器提供时钟频率的方法。根据本发明的方法包括:提供至少一个参考信号的步骤和确定与期望的第一频率相关的控制值的步骤。然后在后续步骤中使用与控制值相关的第二信号作为噪声整形器的输入信号。然后,通过将噪声整形器的输出与至少一个参考信号之一进行组合来产生具有第一频率的第一信号。第一信号用作处理器的时钟频率。在优选实施例中,提供具有固定参考频率的一个参考信号。通过由1比特噪声整形器提供的输出信号来选通或使能和保持参考信号,从而产生第一频率并然后用作处理器时钟频率。根据本发明的方法特别有利的是,其允许经由被馈送入噪声整形器的第二信号来控制处理器的时钟频率。
Description
技术领域
本发明涉及一种通过使用噪声整形器为处理器提供时钟频率的方法、一种电子设备、以及一种用于控制处理器的负载和空闲时间的计算机程序产品。
背景技术
处理器通常依靠同步信号,通过同步信号来触发由处理器执行的处理。因此,根据有关同步信号的假定来设计并操作处理器。该信号(被称作时钟信号)通常是周期性方波的形式。由时钟信号提供的处理器时钟频率对瞬时处理器负载有影响。例如,如果处理器在相对高的时钟频率下运行,则处理器负载可以在相对高的处理器负载和相对低的处理器负载之间交替。处理器负载相对低的时间段是指处理器为非活动(inactive)或处理器处理后台任务的时间。该时间段被称作空闲时间或空闲周期。
空闲周期和活动周期的序列被称作步调循环(paced loop)。步调循环会对处理器产生干扰,因此应当避免。可以通过改变处理器的时钟频率来减小空闲周期。如果处理器在较低频率下运行,则处理器负载将不会达到如之前那样高的处理器负载,但是将减小处理器的空闲时间。因此,处理器在特定时间段期间可以是活动或非活动的,因此活动和非活动周期的长度取决于时钟频率。
典型地,通过由参考信号提供的较高时钟的整数分频来确定处理器时钟频率。这或者需要可能不可用的相当高的时钟频率,或者通过对较高时钟频率的分频而获得处理器时钟频率的精确性不足以实现预期目的。仅使用粗略的频率控制,处理器将在不期望的较长时间段期间处于活动和非活动状态。
文献WO2005/124516 A2中公开了一种用于响应于监控性能指示符来控制集成电路性能的方法和电路布置,其中,基于性能指示符来控制集成电路的电源。对在集成电路中产生的时钟频率中受控电源的至少一个噪声电平进行监控,如果检查结果没有在预定范围内,则将相应控制信号反馈至控制功能。因此,控制环路负责时钟频率的控制。控制环路适于检查受控时钟频率是否慢到足以实现系统的正确性能或工作。这是通过将时钟高脉冲与参考脉冲进行比较的时钟比较功能来实现的,该参考脉冲与具有等于系统中最坏情况路径延迟的一半的延迟的时钟脉冲同步。然而,所提出的方法和电路布置的缺点在于,需要相当复杂的控制环路来确保所产生的时钟频率慢到足以实现系统的正确性能和工作。
因此,需要一种为处理器提供时钟频率的改进方法、一种为处理提供时钟频率的改进电子设备、以及一种用于控制处理器负载和空闲时间的改进计算机程序产品。
发明内容
根据本发明的实施例,提供了一种为处理器提供时钟频率的方法。该方法包括提供至少一个参考信号的步骤。在另一步骤中,确定与期望的第一频率相关的控制值。然后在后续的步骤中,使用与所述控制值相关的第二信号作为噪声整形器的输入信号。然后,通过将噪声整形器的输出与至少一个参考信号之一进行组合来产生具有第一频率的第一信号。该第一信号用作处理器的时钟频率。
至少一个参考信号中的每一个具有不同的参考频率。第一频率等于参考频率之一或等于参考频率之一的分数(fraction)。因此,使用相对简单的装置,可以提供从参考频率导出的时钟频率。
通过使用第二信号来产生第一频率。第二信号与控制值相关。因此,通过改变控制值可以改变第一频率。根据本发明的方法特别有利的是,其允许提供能够由控制值来调整的处理器时钟频率。
根据本发明的实施例,提供了一种具有参考频率的参考信号,其中,控制值与期望的第一频率和所述参考频率的比值相对应。
根据本发明的实施例,噪声整形器是一种在其输出提供1比特比特流的噪声整形器。1比特比特流是逻辑“0”比特和逻辑“1”比特的序列。比特流中的比特序列的平均值与控制值相对应。因此,对于提供单个参考信号的情况,第一信号的第一频率与参考频率和控制值成正比。
根据本发明的实施例,噪声整形器的输出信号用于实现并保持参考信号,从而产生第一信号。噪声整形器的输出是1比特比特流。根据本发明的实施例特别有利的是,其允许从可视为高时钟频率的参考频率来产生具有期望值的第一频率,使得可以使用第一频率来为处理器提供时钟。通过正确选择第一频率,处理器的空闲时间可以保持相对较少。
根据本发明的实施例,通过使用噪声整形器的输出信号对参考信号进行选通(gating)来产生第一信号。因此,在使用输出信号对参考信号进行选通的意义上,参考信号与噪声整形器的输出信号组合,从而产生第一信号。
根据本发明的实施例,所述方法还包括以下步骤:确定处理器的实际负载;以及从实际负载与预设目标处理器负载的偏差来确定控制值。实际处理器负载取决于处理器的时钟频率。因此,通过调整第一频率,可以改变处理器负载,或根据本发明的方式来控制处理器负载,从而将其设置为预设目标值。
根据本发明的实施例,所述方法还包括以下步骤:确定处理器的空闲时间;如果空闲时间大于第一阈值,则减小控制值;以及如果空闲时间小于第二阈值,则增大控制值,从而增大或减小控制值,直到空闲时间处于第一和第二阈值之间为止。可以测量处理器的空闲时间,如果空闲时间处于由第一阈值和第二阈值之间的区间所给定的范围之外,则可以通过改变能够引起第二信号改变的控制值来调整用作处理器时钟频率的第一频率,从而使处理器空闲时间处于第一和第二阈值之间的范围。
根据本发明的方法特别有利的是,其允许通过调整用作处理器的时钟频率的第一频率来控制处理器的空闲时间。
根据本发明的实施例,通过对后续的处理器周期的空闲时间取平均值来确定处理器的空闲时间,其中,之前已经对空闲时间进行过测量。
根据本发明的实施例,将第一频率或参考频率用作处理器时钟频率。在一些情况下,有利的是,将速率高于第一频率的参考频率直接用作处理器时钟频率。这种情况的示例是例如当处理器与需要处理器在相同周期内立即做出响应的外围设备进行通信时。
根据本发明的实施例,处理器通过处理器总线连接至外围设备,其中,在外围设备与处理器经由处理器总线互相进行通信时使用参考频率。
根据本发明的实施例,噪声整形器是一阶噪声整形器或更高阶噪声整形器。
根据本发明的实施例,噪声整形器的输入范围在第一输入值和第二输入值之间,其中第一输入值大于第二输入值,第二信号的值被设置为至少近似等于第二输入值与第一和第二输入值之差与控制值的乘积之和。噪声整形器的输入范围通常在第一输入值与第二输入之间被划分为例如256个步长。因此,在第一和第二输入值之内的1/256和256/256范围中以1/256的步长来控制输出。噪声整形器输出是1比特比特流,例如1和0的序列,使得平均值等于指定的输入值。
根据本发明的实施例,在低或超低功率系统(如听觉设备或助听器)中使用该方法。此外,根据本发明的方法还应用于根据接口上发生的业务量而动态调整的时钟同步通信接口。对于超低功率系统,尤其对于时钟信号,由于相对高的负载容量而在接口处的消耗的功率相当大。根据本发明的方法特别有利的是,其允许控制处理器负载,并因此可以在超低功率系统中采用,以节省向系统供电的电源(例如电池)的可用能量。
根据本发明的实施例,噪声整形器提供具有第一数目的不同值的多比特比特流,其中提供了第一数目的参考信号,其中第一数目的参考信号中的每一个参考信号具有不同的参考频率,其中将每一个参考频率分配给不同比特值之一,其中通过根据噪声整形器的输出信号所给出的比特值来选择参考频率以产生第一信号。因此,提供了具有不同参考频率的第一数目的参考信号,因此所述第一数目还与由噪声整形器的输出提供的不同比特值的数目相对应。例如,可以将噪声整形器的输出信号提供至复用器,在复用器中将各种参考信号用作输入。复用器基于噪声整形器的输出信号来选择相应的参考信号。然后复用器可以向处理器提供所选的参考信号。
另一方面,本发明涉及一种用于为处理器提供时钟频率的电子设备,其中,所述电子设备包括:用于提供至少一个参考信号的装置;以及用于确定控制值的装置,其中,控制值与期望的第一频率相关。所述电子设备还包括:用于使用第二信号作为噪声整形器的输入信号的装置,其中所述第二信号与控制值相关;以及用于通过将所述噪声整形器的输出与至少一个参考信号之一进行组合来产生具有第一频率的第一信号的装置。所述电子设备还包括处理器和用于使用所述第一频率作为所述处理器的时钟频率的装置。
根据本发明的实施例,所述电子设备是低功率系统(如听觉设备或助听器)的组件。这些设备可以采用所述电子设备来控制和分散处理器活动,同时保持平衡的活动/非活动占空比并最小化步调循环(否则会引起可听见的失真)。
在另一方面中,本发明涉及一种包括计算机可执行指令的计算机程序产品,其中,所述指令适于执行确定处理器的空闲时间的步骤,其中,由第一信号的第一频率向所述处理器提供时钟,其中,通过噪声整形器来产生第一信号,其中,向噪声整形器的反馈环路提供具有参考频率的参考信号,以及,向噪声整形器的输入提供与控制值相关的第二信号,其中,所述控制值与第一频率和参考频率的比值相对应。所述指令还适于执行以下步骤:如果空闲时间大于第一阈值,则减小控制值;如果空闲时间小于第二阈值,则增大控制值,从而增大或减小控制值,直到空闲时间处在第一和第二阈值之间的范围为止。参照下文描述的实施例,本发明的这些和其他方面将变得显而易见,并对其进行说明。
附图说明
以下参照附图,仅以示例方式,更加详细地对本发明的优选实施例进行描述,在附图中:
图1示出了电子设备的方框图,
图2示出了说明由根据本发明的方法来执行的基本步骤的流程图,
图3示出了噪声整形器的方框图,
图4示出了两个电子设备的方框图以及馈送入该设备或由该设备产生的各种信号的图,
图5示出了用于平衡处理器负载的控制环路的方框图,
图6示出了说明在需要的情况下如何超控(override)噪声整形器输出的方框图,
图7示出了另一电子设备的方框图,以及
图8示出了又一电子设备的方框图。
具体实施方式
图1示出了电子设备100的方框图,电子设备100包括噪声整形器102、信号产生器104、频率产生器106、微处理器108以及时钟选通组件126。
频率产生器106提供其频率为参考频率120的参考信号118。例如,参考信号118是具有与参考频率120的倒数相对应的周期的周期性方波信号。参考信号118用作噪声整形器102的操作频率。
信号产生器104提供用作噪声整形器102的输入信号的第二信号124。第二信号124是噪声整形器102的输入范围内的数字信号。噪声整形器102产生输出信号110。
在这里所述的示例中,假设噪声整形器102是1比特噪声整形器。因此,输出信号110与逻辑“1”和逻辑“0”比特序列相对应,该比特序列的平均值反映第二信号124的值。输出信号110用作时钟选通组件126的输入信号。还向时钟选通组件126提供参考信号118。时钟选通组件126根据输出信号110中的逻辑“0”和逻辑“1”比特序列来对参考信号118进行选通,从而产生具有第一频率116的第一信号114。然后,第一频率116用作处理器108的时钟频率。
作为对至此所描述的图1的实施例的扩展,可以通过微处理器来调整第一频率116,使得微处理器负载与目标负载相对应。因此,例如,在开启电子设备之后,微处理器108执行从永久存储设备(未在图1中示出)加载入微处理器108的计算机程序产品112。经由计算机程序产品112来确定处理器108的实际负载。然后,将实际负载与目标处理器负载相比较。处理器负载取决于当前时钟频率。处理器负载近似地与时钟频率成反比。因此,通过确定实际负载与目标处理器负载的偏差,可以确定时钟频率所需的改变。期望的第一频率与由计算机程序122随后确定的新控制值相关。可以经由计算机程序产品122对第二信号124进行调整。因此,对第二信号124进行调整使其与控制值122相关。由于对第二信号124的调整,第一信号124相应地改变,使其与期望的第一频率匹配。
图2示出了说明由根据本发明的方法来执行的基本步骤的流程图。在步骤200,提供至少一个参考信号。在步骤202,确定与期望的第一频率相关的控制值。在步骤204,将第二信号用作噪声整形器的输入信号,其中,第二信号与控制值相关。在步骤206,通过将噪声整形器的输出与至少一个参考信号之一进行组合来产生第一频率的第一信号。在步骤208,提供第一频率作为处理器的时钟频率。
图3示出了一阶噪声整形器300的方框图。噪声整形器300包括输入302、输出304、量化器306、以及反馈环路308。参考信号118经由反馈环路308被馈送入噪声整形器300中,从而成为噪声整形器300的操作频率。向噪声整形器的输入302提供与控制值相关的第二信号。第二信号与噪声整形器300输入范围内的数字值相对应。噪声整形器的输入范围典型地在第一输入值和第二输入值之间(第一输入值>第二输入值)。第二信号的幅度被设置为使得其至少近似等于第二输入值A和第一输入值B和第二输入值之差与控制值C的乘积之和:D=A+C(B-A)。例如,如果噪声整形器的输入范围在0和255之间并且控制值与0.5相对应,则将第二信号设置为128。在噪声整形器的输出304处获得第一信号。噪声整形器输出反映输入的平均值的1比特比特流(0和1的序列)。噪声整形器的输出可以用于选通或保持和使能参考信号,从而产生具有可以用作处理器的时钟频率的第一频率的第一信号。
图4示出了两个电子设备400和402的方框图以及各种信号的图:参考信号404、控制值406、比特流408、超控信号410、使能信号412、以及处理器时钟414,上述信号被馈送入设备400或402,或者由设备400或402产生。
设备400包括:1比特噪声整形器416、逻辑或门418、时钟选通组件420、处理器422、以及参考时钟424。设备402包括:1比特噪声整形器416、逻辑或门418、处理器422、以及处理器时钟426。参考时钟424和处理器时钟426提供参考信号404。因此,对于时钟选通组件420,设备400和402有所差别。
可以看到,参考信号404是方波信号。将参考信号馈送入设备400的噪声整形器416。此外,向噪声整形器416的输入提供反映控制值406的第二信号。控制值406等于0、85、170或255,与噪声整形器的最大输入的0%、33%、66%或100%相对应。噪声整形器416输出比特流408,比特流408的分布被描述为使得其反映了相应的控制值0、85、170或255。将比特流408馈送入逻辑超控门(Override gate)418,可以使用逻辑超控门418以利用超控信号410来超控比特流。在超控门418的输出产生使能信号412。使能信号412的描述也反映了各种控制值406。可以看到,只要超控410为0值,则使能信号412与比特流410相对应,而当超控410为1值时,使能信号412与超控410相对应。使能信号412被传送至还接收参考信号404的时钟选通组件420。时钟选通组件402使用使能信号412来对参考信号404进行选通,从而产生处理器时钟信号414(与第一信号相对应)。处理器时钟信号414的描述也反映了各种控制值。
也将参考信号馈送入设备402的噪声整形器416。此外,向噪声整形器416的输入提供反映控制值406的第二信号。控制值406再次等于与噪声整形器的最大输入的0%、33%、66%或100%相对应的0、85、170、或255。噪声整形器416输出比特流408,比特流408的分布被描述为使其反映了相应的控制值0、85、170或255。将比特流408馈送入逻辑超控门418,使用逻辑超控门418以利用超控信号410来超控比特流408。在超控门418的输出产生使能信号412。可以看到,只要超控410为0值,则使能信号412与比特流410相对应,而当超控410为1值时,使能信号412与超控410相对应。使能信号412用于使能和保持参考信号,从而使用处理器时钟信号414来向处理器422提供时钟。
图5示出了电子设备500的方框图。该电子设备包括:噪声整形器502、处理器504、以及信号产生器524。噪声整形器502包括反馈环路520,参考信号518被提供给反馈环路520。参考信号518在固定参考频率。信号产生器524提供第二信号516,第二信号516被馈送入噪声整形器502的输入。噪声整形器502产生如上所述反映第二信号516的输出信号522。输出信号522用于使能和保持由参考信号518提供的处理器时钟频率。
处理器504执行计算机程序产品506,通过该计算机程序产品来确定处理器的空闲时间508。计算机程序产品506、信号产生器524和噪声整形器502形成控制环路,通过该控制环路,通过测量处理器504的空闲时间508,并由于与可能初始地被设置为起始值的控制值514相关的第二信号516的改变而通过调整时钟频率来控制处理器负载。
一种将空闲时间保持在合理的范围内的方法是:设置第一阈值510和第二阈值512,然后通过改变控制值514来调整第二信号516,使得处理器的空闲时间508在第一阈值510和第二阈值512之间。如果所测量的空闲时间508大于第一阈值510,则减小控制值514,相应地第二信号516将减小。作为一种实现,减小通过使用第一信号522而产生的、与有效处理器时钟频率相关的第一频率,因此,减小处理器的空闲时间508。例如,可以逐步减小控制值514,直到空闲时间508大于第一阈值510为止,或者可以根据空闲时间508与第一阈值之间的偏差来确定最优的控制值,使得适当的第一频率可以立即用作处理器时钟频率。类似地,如果空闲时间508小于比第一阈值更小的第二阈值512,则增大控制值514。控制值514的增大引起第二信号516的增大,从而引起第一频率的增大。由于第一频率的增大,处理器504的空闲时间增加。例如,可以逐步减小控制值514,直到空闲时间大于第二阈值512为止。因此,通过由噪声整形器502、信号产生器524以及计算机程序506形成的控制环路,确保了将处理器504的空闲时间508保持在第一阈值510和第二阈值512之间。
图6示出了说明在需要的情况下如何超控(如果需要)噪声整形器输出的方框图。图6示出的电子设备600包括噪声整形器602、处理器604、外围设备606、参考时钟608、以及逻辑超控门610。处理器604和外围设备606能够经由总线612互相通信。参考时钟608提供具有参考频率616的参考信号。参考信号616用于提供噪声整形器的反馈环路。因此,噪声整形器602运行在参考频率下。将与控制值相关的第二信号618提供给噪声整形器的输入。
向逻辑超控门610的输入之一提供输出信号614。将参考信号616经由外围设备606提供给逻辑超控门610的另一输入。仅当外围设备606与处理器604进行通信时,参考信号616出现在逻辑超控门610的输入中,而当外围设备606非活动时,该参考信号616不出现。因此,当外围设备606非活动时,经由逻辑超控门610向处理器604提供输出信号614,而当外围设备606活动时,向处理器提供参考频率616。如果如上所述的超控610没有对输出信号进行超控,则使用由输出信号614使能并保持的参考信号616来向处理器604提供时钟。
根据本发明的方法和电子设备特别有利的是,通过使用噪声整形器,从大于第一频率的参考频率的参考信号中产生第一频率的第一信号。第一频率可以用作处理器的时钟频率,响应于处理器空闲时间的测量,通过调整第一频率来平衡处理器的活动和非活动周期。
图7示出了电子设备700的方框图。电子设备700包括N比特噪声整形器702、复用器704以及处理器706。
向噪声整形器702提供控制值714(或提供与控制值相关的第二信号)。根据控制值714的选择,噪声整形器702输出N个不同的比特值之一作为输出信号716,例如,如果N=3,则比特值为“0”、“1”、或“2”。
将输出信号716馈送入复用器704。向复用器704提供3个参考信号708、710和712。将每一个参考信号708、710、712分配给比特值“0”、“1”或“2”之一。复用器基于接收的输出信号716来选择相应的参考信号708、710或712,从而获得与所选参考信号相对应的第一信号718。第一信号718用于向处理器706提供时钟。
图8示出了另一电子设备800的方框图。电子设备800包括:N比特噪声整形器802、除法器804、以及处理器806。向噪声整形器802提供控制值808。根据控制值808的选择,噪声整形器802输出比特值序列作为输出信号810,其中,每一个比特值在例如1和N之间的范围内。
将输出信号810馈送入除法器804。向除法器提供参考信号812。除法器804通过将参考信号812除以输出信号810的比特值来产生第一信号814。第一信号814用于向处理器806提供时钟。
这里公开了一种提供时钟频率的方法及相应电子设备。通过使用噪声整形器的输出信号来产生用作处理器时钟频率的第一频率。由于噪声整形器的输出信号是可由输入信号控制的,因此,可以经由噪声整形器的输入信号来改变和调整第一频率。根据本发明的方法特别有利的是,可以通过简单地调整噪声整形器的输入信号来控制处理器的时钟频率。
在随后的权利要求中,为了便于权利要求的理解,使用了附图标记。然而,权利要求中的任何附图标记不能解释为对范围的限定。
附图标记列表
100 | 电子设备 |
102 | 噪声整形器 |
104 | 信号产生器 |
106 | 频率产生器 |
108 | 微处理器 |
110 | 输出信号 |
112 | 计算机程序产品 |
114 | 第一信号 |
116 | 第一频率 |
118 | 参考信号 |
120 | 参考频率 |
122 | 控制值 |
124 | 第二信号 |
[0062]
126 | 时钟选通组件 |
300 | 噪声整形器 |
302 | 输入 |
304 | 输出 |
306 | 量化器 |
308 | 反馈环路 |
[0062]
126 | 时钟选通组件 |
400 | 电子设备 |
402 | 电子设备 |
404 | 参考信号 |
406 | 控制值 |
408 | 比特流 |
410 | 超控信号 |
412 | 使能信号 |
414 | 处理器时钟信号 |
416 | 噪声整形器 |
418 | 逻辑超控门 |
420 | 时钟选通组件 |
422 | 处理器 |
424 | 参考时钟 |
426 | 处理器时钟 |
500 | 电子设备 |
502 | 噪声整形器 |
504 | 处理器 |
506 | 计算机程序产品 |
508 | 空闲时间 |
510 | 第一阈值 |
512 | 第二阈值 |
514 | 控制值 |
516 | 第二信号 |
518 | 参考信号 |
520 | 反馈环路 |
522 | 第一信号 |
524 | 信号产生器 |
600 | 电子设备 |
602 | 噪声整形器 |
604 | 处理器 |
606 | 外围设备 |
[0063]
608 | 参考时钟 |
610 | 逻辑超控 |
612 | 总线 |
614 | 输出信号 |
616 | 参考信号 |
618 | 第二信号 |
700 | 电子设备 |
702 | 噪声整形器 |
704 | 复用器 |
706 | 处理器 |
708 | 参考信号 |
710 | 参考信号 |
712 | 参考信号 |
714 | 控制值 |
[0063]
608 | 参考时钟 |
716 | 输出信号 |
718 | 第一信号 |
800 | 电子设备 |
802 | 噪声整形器 |
804 | 除法器 |
806 | 处理器 |
808 | 控制值 |
810 | 输出信号 |
812 | 参考信号 |
814 | 第一信号 |
Claims (21)
1.一种向处理器提供时钟频率的方法,所述方法包括:
一提供至少一个参考信号(118);
-确定控制值(122),所述控制值(122)与期望的第一频率(116)相关;
-使用第二信号(124)作为噪声整形器(102)的输入,所述第二信号(124)与所述控制值(122)相关;
-通过根据噪声整形器(102)的输出信号(110)来选通,或使能和保持参考信号(118),从而产生具有所述第一频率(116)的第一信号(114);
-使用所述第一频率作为所述处理器的时钟频率。
2.根据权利要求1所述的方法,其中,至少一个参考信号(118)中的每一个具有不同的参考频率,期望频率与参考频率之一或参考频率之一的分数相对应。
3.根据权利要求1或2所述的方法,其中,提供一个具有参考频率(120)的参考信号。
4.根据权利要求1所述的方法,其中,所述方法还包括:
-确定所述处理器的实际负载;
-根据所述实际负载与预设目标处理器负载的偏差来确定所述控制值。
5.根据权利要求1所述的方法,所述方法还包括:
-确定处理器的空闲时间;
-如果所述空闲时间大于第一阈值,则减小所述控制值;
-如果所述空闲时间小于第二阈值,则增大所述控制值,从而增大或减小所述控制值,直到所述空闲时间在第一和第二阈值之间为止。
6.根据权利要求5所述的方法,其中,根据所测量的后续处理器周期的空闲时间的平均值来确定处理器的空闲时间。
7.根据权利要求1所述的方法,其中,所述处理器经由处理器总线连接至外围设备,当所述外围设备和所述处理器经由所述处理器总线互相进行通信时,将所述至少一个参考信号之一用作处理器的时钟频率。
8.根据权利要求1所述的方法,其中,所述噪声整形器是一阶噪声整形器或更高阶噪声整形器。
9.根据权利要求1所述的方法,其中,噪声整形器提供1比特比特流作为输出信号。
10.根据权利要求1所述的方法,其中,所述噪声整形器的输入范围在第一输入值和第二输入值之间,其中,第一输入值大于第二输入值,其中,第二信号的值被设置为至少近似等于第二输入值与第一和第二输入值之差与控制值的乘积之和。
11.根据权利要求1或2所述的方法,其中,所述噪声整形器提供N比特比特流作为输出信号。
12.根据权利要求1或2所述的方法,其中,所述噪声整形提供具有第一数目的不同比特值的N比特比特流作为输出信号(716),其中,提供所述第一数目的参考信号(708、710、712),所述第一数目的参考信号中的每一个参考信号(708、710、712)具有不同的参考频率,将每一个参考频率分配给第一数目的不同比特值之一,根据输出信号(716)中的实际比特值,通过选择参考频率(708、710、712)来产生第一信号(718)。
13.一种向处理器提供时钟频率的电子设备(100),所述电子设备包括:
一用于提供至少一个参考信号(118)的装置;
-用于确定控制值(122)的装置,所述控制值(122)与期望的第一频率(116)相关;
-用于使用第二信号(124)作为噪声整形器(102)的输入的装置,所述第二信号(124)与所述控制值(122)相关;
-用于通过根据噪声整形器(102)的输出信号来选通,或使能和保持参考信号(118),从而产生具有所述第一频率(116)的第一信号(114)的装置;
-用于使用所述第一频率作为所述处理器的时钟频率的装置。
14.根据权利要求13所述的电子设备,其中,提供具有参考频率(120)的一个参考信号,以及,所述控制值与期望的第一频率(116)和所述参考频率(120)的比值相对应。
15.根据权利要求13所述的电子设备,还包括:
-用于确定所述处理器的实际负载的装置;
-用于根据所述实际负载与预设目标处理器负载的偏差来确定所述控制值的装置。
16.根据权利要求13所述的电子设备,其中,所述设备还包括:
-用于确定处理器空闲时间的装置;
-用于如果所述空闲时间大于第一阈值或小于第二阈值,则将所述控制值调整至所述第一阈值和所述第二阈值之间的值的装置。
17.根据权利要求16所述的电子设备,其中,所述电子设备包括:用于在若干处理器周期期间测量处理器的空闲时间的装置,以及用于通过对所测量的空闲时间取平均来确定空闲时间的装置。
18.根据权利要求13所述的电子设备,还包括处理器子系统,所述处理器子系统包括至少一个外围设备,其中,所述处理器经由处理器总线连接至所述外围设备,当所述外围设备和所述处理器经由所述处理器总线互相进行通信时,将所述参考频率用作处理器时钟频率。
19.根据权利要求13所述的电子设备,其中,所述噪声整形器的输入范围在第一输入值和第二输入值之间,其中,第一输入值大于第二输入值,第二信号的值能够被调整为至少近似等于第二输入值与第一和第二输入值之差与控制值的乘积之和。
20.根据权利要求13所述的电子设备,其中,所述电子设备是低功率系统的组件。
21.根据权利要求21所述的电子设备,其中,所述低功率系统是听觉设备或助听器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06115537.0 | 2006-06-15 | ||
EP06115537 | 2006-06-15 | ||
PCT/IB2007/052130 WO2007144808A2 (en) | 2006-06-15 | 2007-06-06 | A method of providing a clock frequency for a processor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101467116A CN101467116A (zh) | 2009-06-24 |
CN101467116B true CN101467116B (zh) | 2010-10-13 |
Family
ID=38616272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800221182A Expired - Fee Related CN101467116B (zh) | 2006-06-15 | 2007-06-06 | 为处理器提供时钟频率的方法及电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9360913B2 (zh) |
EP (1) | EP2038724A2 (zh) |
CN (1) | CN101467116B (zh) |
WO (1) | WO2007144808A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9258653B2 (en) * | 2012-03-21 | 2016-02-09 | Semiconductor Components Industries, Llc | Method and system for parameter based adaptation of clock speeds to listening devices and audio applications |
US8949651B2 (en) * | 2012-09-28 | 2015-02-03 | Oracle International Corporation | Multiple clock domain cycle skipping utilizing optimal mask to minimize voltage noise |
US20140122916A1 (en) * | 2012-10-31 | 2014-05-01 | Guadalupe J. Garcia | Reducing the overhead associated with frequency changes in processors |
US9152214B2 (en) * | 2013-05-16 | 2015-10-06 | Qualcomm Innovation Center, Inc. | Dynamic load and priority based clock scaling for non-volatile storage devices |
US10567388B1 (en) * | 2016-03-31 | 2020-02-18 | Amazon Technologies, Inc. | Automatic account resource and policy decommissioning |
US9948681B1 (en) | 2016-03-31 | 2018-04-17 | Amazon Technologies, Inc. | Access control monitoring through policy management |
JP2019200524A (ja) * | 2018-05-15 | 2019-11-21 | ルネサスエレクトロニクス株式会社 | プログラム、情報処理装置、および情報処理方法 |
WO2020082757A1 (en) * | 2018-10-26 | 2020-04-30 | Huawei Technologies Co., Ltd. | Energy efficiency adjustments for cpu governor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1117606A (zh) * | 1994-04-01 | 1996-02-28 | 国际商业机器公司 | 在微处理器中产生时钟的装置和方法 |
CN1447935A (zh) * | 2000-08-24 | 2003-10-08 | 泰拉丁公司 | 噪声整形数字频率合成 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5598158A (en) * | 1994-11-02 | 1997-01-28 | Advanced Micro Devices, Inc. | Digital noise shaper circuit |
US5719528A (en) * | 1996-04-23 | 1998-02-17 | Phonak Ag | Hearing aid device |
US5815102A (en) * | 1996-06-12 | 1998-09-29 | Audiologic, Incorporated | Delta sigma pwm dac to reduce switching |
JPH118536A (ja) * | 1997-06-13 | 1999-01-12 | Nec Corp | パルス発生回路 |
US5986512A (en) * | 1997-12-12 | 1999-11-16 | Telefonaktiebolaget L M Ericsson (Publ) | Σ-Δ modulator-controlled phase-locked-loop circuit |
US6002273A (en) * | 1998-10-05 | 1999-12-14 | Motorola, Inc. | Linear low noise phase-frequency detector |
US6697000B2 (en) * | 2002-03-08 | 2004-02-24 | Zarlink Semiconductor (U.S.) Inc. | Delta-sigma modulator with feed-forward path |
US7583555B2 (en) * | 2003-04-11 | 2009-09-01 | Qualcomm Incorporated | Robust and Efficient dynamic voltage scaling for portable devices |
WO2005009072A2 (en) * | 2003-11-24 | 2005-01-27 | Sonion A/S | Microphone comprising integral multi-level quantizer and single-bit conversion means |
EP1607835A1 (en) | 2004-06-15 | 2005-12-21 | Koninklijke Philips Electronics N.V. | Closed-loop control for performance tuning |
US7711966B2 (en) * | 2004-08-31 | 2010-05-04 | Qualcomm Incorporated | Dynamic clock frequency adjustment based on processor load |
US7142144B1 (en) * | 2005-05-19 | 2006-11-28 | Ami Semiconductor, Inc. | Low power sigma delta modulator |
WO2007144825A1 (en) * | 2006-06-15 | 2007-12-21 | Koninklijke Philips Electronics N.V. | A method of balancing power consumption between loads. |
-
2007
- 2007-06-06 WO PCT/IB2007/052130 patent/WO2007144808A2/en active Application Filing
- 2007-06-06 US US12/304,327 patent/US9360913B2/en active Active
- 2007-06-06 EP EP07766659A patent/EP2038724A2/en not_active Withdrawn
- 2007-06-06 CN CN2007800221182A patent/CN101467116B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1117606A (zh) * | 1994-04-01 | 1996-02-28 | 国际商业机器公司 | 在微处理器中产生时钟的装置和方法 |
CN1447935A (zh) * | 2000-08-24 | 2003-10-08 | 泰拉丁公司 | 噪声整形数字频率合成 |
Also Published As
Publication number | Publication date |
---|---|
US20090327791A1 (en) | 2009-12-31 |
US9360913B2 (en) | 2016-06-07 |
WO2007144808A2 (en) | 2007-12-21 |
EP2038724A2 (en) | 2009-03-25 |
WO2007144808A3 (en) | 2008-12-31 |
CN101467116A (zh) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101467116B (zh) | 为处理器提供时钟频率的方法及电子设备 | |
CA2704742C (en) | A multi-core processor, its frequency conversion device and a method of data communication between the cores | |
US9285815B2 (en) | Power supply integrated circuit with feedback control | |
KR101701004B1 (ko) | 칩 상의 멀티코어 시스템 상의 전역 칩 전력을 관리하기 위한 방법 및 장치 | |
KR20210020462A (ko) | Sar에 기반하여 송신 전력을 조정하는 전자 장치 및 그 동작 방법 | |
CN103345299B (zh) | 一种电压调整方法及相应的hpm、芯片和芯片系统 | |
KR101156031B1 (ko) | 지연회로 및 가변지연회로 | |
CN104635789A (zh) | 使用微调节的热管理方法及其无线装置 | |
CN108845911B (zh) | 一种soc芯片总线动态多级频率调整电路和方法 | |
CN105896086B (zh) | 阻抗的匹配方法及装置 | |
CN101010888B (zh) | 用于双模式功率控制的方法和设备 | |
US20160329678A1 (en) | Method and apparatus for determining gain of raman optical amplifier and raman optical amplifier | |
CN103092255A (zh) | 无毛刺可编程时钟整形器 | |
GB2517513A (en) | Power signal interface | |
EP2972925B1 (en) | Two-wire serial interface and protocol | |
CN105577201A (zh) | 一种发射功率的锁定电路、方法和系统 | |
CN104076863A (zh) | 一种时钟切换装置 | |
US20140028366A1 (en) | Method and Apparatus of Digital Control Delay Line | |
CN105280220B (zh) | 改善dram存储器自刷新退出的dll锁定过程电路和锁定方法 | |
CN103326714B (zh) | 数字控制振荡器、硬件性能检测方法、系统和检测器 | |
US20130223508A1 (en) | High Resolution Pulse Width Modulator | |
KR20160018030A (ko) | 전자장치에서 소프트웨어를 실행하기 위한 방법 및 장치 | |
KR102052490B1 (ko) | 레이턴시 조절 장치 및 이를 포함하는 반도체 장치 | |
WO2017140090A1 (zh) | 调整射频功率的方法、紫蜂协议路由器、传感器及系统 | |
US9864390B2 (en) | Power supply system and power supply method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101013 Termination date: 20130606 |