CN104701203B - 用于三维（3d）半导体器件的原子探头层析成像样本制备的方法 - Google Patents

用于三维（3d）半导体器件的原子探头层析成像样本制备的方法 Download PDF

Info

Publication number
CN104701203B
CN104701203B CN201410680163.9A CN201410680163A CN104701203B CN 104701203 B CN104701203 B CN 104701203B CN 201410680163 A CN201410680163 A CN 201410680163A CN 104701203 B CN104701203 B CN 104701203B
Authority
CN
China
Prior art keywords
fin
contact area
probe
ion beam
probe tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410680163.9A
Other languages
English (en)
Other versions
CN104701203A (zh
Inventor
T·L·卡恩
J·M·沃尔什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104701203A publication Critical patent/CN104701203A/zh
Application granted granted Critical
Publication of CN104701203B publication Critical patent/CN104701203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00—Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/20—Sample handling devices or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00—Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24—AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38—Probes, their manufacture, or their related instrumentation, e.g. holders
    • G01Q60/40—Conductive probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31749—Focused ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了一种用于三维(3D)半导体器件的原子探头层析成像(APT)样本制备的方法。所述方法可以包括测量3D场效应晶体管器件的电容－电压(C‑V)特性，并基于测得的电容－电压(C‑V)特性，识别出对应于3D场效应晶体管器件的鳍结构。采用纳米操纵器探头顶端使所识别出的鳍结构与3D场效应晶体管器件分离。之后采用具有低于大约1000eV的电压的入射聚焦离子束将分离的鳍焊接到纳米操纵器探头顶端上。向焊接到纳米操纵器探头顶端的鳍的顶端施加具有低于大约1000eV的电压的入射聚焦离子束。之后，可以通过聚焦离子束将鳍的顶端修尖。

Description

用于三维（3D）半导体器件的原子探头层析成像样本制备的 方法
技术领域
本发明总体上涉及半导体器件测试，更具体而言，涉及半导体器件测试当中的待测器件(DUT)的制备。
背景技术
可以采用各种各样的技术和仪器测量半导体器件性能。例如，为了执行半导体器件和结构的原子力探测(AFP)，必须在探测之前去除各种层，使器件和结构的接触(例如钨柱)或表面露出。可以采用更加粗略的方法，例如化学机械抛光(CMP)或者精确度相对较高的技术，例如，采用聚焦或准直高能(>500eV)离子束蚀刻的技术实施这样的层去除或去层。但是，这样的去层技术可能损坏器件或结构的表面，或者向器件内引入不希望出现的不规则性(例如，不希望发生的离子注入)。例如，用于在测试或评估之前制备器件或结构的过程可能引入不希望出现的缺陷(例如，由于高能离子束蚀刻而导致的镓离子注入)或者使性能特性发生漂移(例如，MOSFET阈值电压 (Vt)漂移)。而此后可能将其误认为是由制造过程导致的器件特性而不是源自于测量引入的缺陷。
发明内容
因此，可能尤其希望在样本制备过程中通过保持三维(3D)DUT (例如，FinFet器件)的电完整性而制备这样的DUT的特性测试样本(例如，鳍)。
根据至少一个示范性实施例，提供了一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像(APT) 样本制备的方法。所述方法可以包括测量3D场效应晶体管器件的电容－电压(C-V)特性；基于测得的电容－电压(C-V)特性，识别出对应于3D场效应晶体管器件的鳍结构；采用纳米操纵器探头顶端使识别出的鳍结构与3D场效应晶体管器件分离；采用具有低于大约 1000eV的电压的入射聚焦离子束将分离的鳍焊接到纳米操纵器探头顶端上；以及向焊接到纳米操纵器探头顶端的鳍的顶端施加具有低于大约1000eV的电压的入射聚焦离子束。可以通过聚焦离子束对鳍的顶端修尖。
根据至少一个其他示范性实施例，提供了一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像 (APT)样本制备的方法。所述方法可以包括：向在射频上工作的感应耦合氩离子源施加处于大约50eV到小于300eV的范围内的电压；由所述氩离子源生成入射到所述半导体结构的晶体表面上的准直离子束，从而对所述晶体表面的各个层进行平面去除，其中，所述准直离子束使得所述半导体结构的晶体表面的表面非晶化降至最低；基于所述各个层的平面去除，利用端点检测器暴露与所述3D场效应晶体管器件相关的、晶体表面下面的第一接触区域和第二接触区域；将具有大约5Mhz到大约110Mhz的频率范围的高频阻抗探头耦合至阻抗分析器；将高频阻抗探头耦合至第一原子力探头顶端和第二原子力探头顶端；采用原子力显微镜将第一原子力探头顶端耦合至暴露的第一接触区域；采用原子力显微镜将第二原子力探头顶端耦合至暴露的第二接触区域；在阻抗分析器上测量3D场效应晶体管器件的C-V特性，所述阻抗分析器采用高频阻抗探头向与3D场效应晶体管器件相关的第一接触区域和第二接触区域施加对应于大约5Mhz到大约110Mhz 的频率范围的工作频率；以及基于测得的C-V特性，采用纳米操纵器探头顶端使鳍结构与3D场效应晶体管器件分离，将分离的鳍焊接到纳米操纵器探头顶端，并且采用具有低于大约1000eV的电压的入射聚焦离子束对分离的鳍整形。
根据又一个示范性实施例，提供了一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像(APT)样本制备的方法。所述方法可以包括：基于电容－电压(C-V)特性测量，识别对应于3D场效应晶体管器件的鳍结构；采用通过向以射频工作的感应耦合氩离子源施加处于大约50eV到小于300eV的范围内的电压而生成的准直离子束从鳍结构的顶表面去除硬掩模层；向所述鳍结构涂覆金属涂层；采用纳米操纵器探头顶端使经涂覆的鳍结构与 3D场效应晶体管器件分离；采用具有低于大约1000eV的电压的入射聚焦离子束将分离的经涂覆的鳍焊接到纳米操纵器探头顶端上；以及向焊接到纳米操纵器探头顶端的鳍的顶端施加具有低于大约1000eV 的电压的入射聚焦离子束，其中，通过所述聚焦离子束修尖所述鳍的顶端。
附图说明
图1是根据示范性实施例的离子束铣削设备的系统框图；
图2是根据示范性实施例的对应于与半导体结构相关的测试过程的过程流程图；
图3是根据示范性实施例的对应于对图1的离子束铣削设备进行的配置的流程图；
图4A是根据示范性实施例的C-V特性测量过程中的原子力探测设备的原子力探头顶端的透视图；
图4B是根据示范性实施例的C-V特性测量过程中的原子力探测设备的原子力探头顶端的又一透视图；
图5是根据示范性实施例的电容－电压(C-V)特性测量系统的方框图；
图6是对应于图5中所示的电容－电压(C-V)特性测量系统实施例的操作流程图；
图7是根据示范性实施例的对应于原子探头层析成像(APT)的 DUT样本制备的操作流程图；
图8A和8B示出了根据示范性实施例的在图6和图7的样本制备过程中采用的示范性3D FinFet DUT；
图9A-9C示出了制备FinFet DUT器件的鳍作为APT过程的样本；以及
图10示出了根据示范性实施例的用于确定图9A-9C的所制备的鳍的3D图像的APT过程。
附图未必是按比例绘制的。附图只是示意性的表示，其并非意在描绘本发明的具体参数。附图意在仅描绘本发明的典型实施例。在附图中，采用类似的附图标记表示类似的元件。
具体实施方式
下文的一个或多个示范性实施例尤其描述了一种低能离子束铣削设备以及一种用于为半导体器件的后续测试和表征对这样的器件的表面进行去层的方法。对半导体器件，尤其是对诸如分立FinFet晶体管器件的三维半导体器件的各种表面去层可能会在无意中向器件内引入缺陷和不必要的人为因素。例如，在FET器件的铣削和去层过程中 500eV的高能聚焦镓离子束可能引起FET器件的阈值电压(Vt)的漂移。此外，高能离子束可能改变掺杂密度或掺杂分布。在所有这样的情况中，都可能由于在基于离子束铣削过程的测试下无意中引入到半导体器件内的所引入的不规则性或缺陷而导致对器件的不正确的表征。
而且下文的一个或多个示范性实施例尤其描述了在采用低能离子束铣削设备暴露分立器件(例如，FinFet器件)的接触区域之后进行电容－电压(C-V)特性测量的系统和方法。更具体而言，随着不断出现的半导体技术节点持续地推动半导体器件(FinFET、平面FET 等)的尺寸降低，这些具有缩小的几何结构的器件可能在AC特性测量当中带来测量难题。因而，下述示范性实施例描述了用于测量诸如电容－电压(C-V)特性的AC特性的增强技术。
此外，下文的一个或多个示范性实施例尤其描述了第二离子铣削过程，其中，在对3D半导体器件(例如，FinFet器件)的表面去层之后，可以利用低能聚焦离子束(FIB)创建通过(例如)原子探头层析成像(APT)工具进行分析的制备样本(例如，FinFet器件的鳍)。更具体而言，例如，C-V特性测量可以提供有关是否采用第二 FIB离子铣削过程制备用于进一步的分析和测试的样本的判断。
参考图1，其示出了根据示范性实施例的离子束铣削设备100的系统框图。离子束铣削设备100可以包括低压感应耦合氩(Ar)离子源102、RF信号源104、腔106(例如，不锈钢)、泵108、半导体器件支架110、气体源/质量流控制器112、次级离子质谱(SIMS)端点检测器114和耦合至SIMS检测器114的可选的监视器116。
如图所示，射频(RF)信号源104生成施加至低压感应耦合氩 (Ar)离子源102的1.4MHz RF信号。低压感应耦合氩(Ar)离子源102还包括用于调整低压感应耦合氩(Ar)离子源102的加速电压的机构122和用于调整低压感应耦合氩(Ar)离子源102的Ar射束电流的机构124。
半导体器件支架110可以固持待测半导体器件(DUT)130。器件支架110可以对应地具有可相对于低压感应耦合氩(Ar)离子源 102生成的入射准直离子束132调整的角取向(α)。除了角取向 (α)之外，半导体器件支架110还以可调整旋转速度(φ)围绕其自身的由Ir表示的轴旋转。半导体器件支架110还可以包括用于调整其温度的机构134。
在操作中，低压感应耦合氩(Ar)离子源102生成入射到放置并固定到器件支架110中的DUT 130上的惰性低能准直Ar离子束 132。如图1所示，惰性低能准直离子束132以角取向α入射到DUT 130上。随着惰性低能准直离子束对DUT 130的入射表面Sinc的铣削以及因此而导致的去层，通过SIMS检测器114检测在受到蚀刻的表面Sinc上生成的次级离子。例如，所生成的次级离子可以具有诸如质量电荷比的特性，所述特性可以基于在铣削操作中遇到的不同材料层而存在差异。可以采用这一特性区别提供对所铣削的层的精确认定。例如，采用脉冲SIMS检测器114可以计数针对在离子铣削过程中生成的检测到的次级离子生成随着时间(即t)的推移而变化的每秒计数(即c/s)的SIMS迹线。可以将这些迹线以图形的方式显示到监视器 116上。可以将诸如快速傅里叶变换(FFT)分析的其他诊断工具包括在SIMS检测过程中。
基于DUT 130和要通过离子束铣削设备100去层的材料，可以借助于(例如)通过调整机构122调整加速电压、通过调整机构124调整Ar射束电流、通过调整机构134调整器件支架110的温度、通过泵 108调整腔106、设置器件支架110的角取向(α)和旋转速度(φ)、向低压感应耦合氩(Ar)离子源102施加RF信号以及通过气体源/质量流控制器112(任选地)施加选择性蚀刻气体而采用不同的操作方式。例如，可以采用选择性蚀刻六氟乙烷(C2F6)气体去除氮化硅硬掩模材料，并且可以采用选择性蚀刻四氟甲烷(CF4)气体去除氧化硅(SiO2)。在离子束铣削和原子力探测(AFP)的背景下，氧化硅和氮化硅层都可能对AFP过程中采用的探头造成损害。因而，在AFP 之前去除这些层。如下文中所述，DUT 130可以包括诸如FinFet器件的3D半导体结构。
图2是根据示范性实施例的对应于与半导体结构相关的测试过程的过程流程图200。在202中，可以通过诸如设备100(图1)的设备生成低能准直惰性氩离子束，从而对目标待测器件(DUT)去层。
在204中，基于所生成的低能准直惰性Ar离子束(202)，采用 (例如)诸如SIMS检测器114(图1)的SIMS终端检测器实现对 DUT的目标表面的受控去层。例如，可以通过所生成的低能准直惰性 Ar离子束去除各个铜层，以露出对应于被选择进行特性测试的场效应晶体管(FET)的钨柱。一旦露出，就可以采用AFP对钨柱进行探测，从而对FET器件进行特性评定。替代的例子可以包括对已经在诸如FinFET型器件的鳍的三维(3D)半导体结构上淀积的氮化硅或氧化硅层去层。在本范例中，所述3D结构可能尤其易受高能离子束铣削过程的冲击的影响。例如，鳍结构的电探测(例如，原子力探测) 可能需要去除位于鳍的顶表面上的氮化硅硬掩模(即，采用选择性蚀刻六氟乙烷气体——C2F6)。由于所述鳍可能具有处于10-15nm的范围内的厚度尺寸，因而入射高能离子束(例如，>500eV)可能造成对所述鳍的非晶化损害，所述损害又可能反映在接下来获得的与器件 (例如，FinFET器件)相关的特性评定结果(例如，电流－电压I/V 曲线、APT测量、SSRM测量、SCM测量等)当中。
在206中，一旦露出了DUT的预期区域或表面(204)，就可以采用原子力探测(AFP)工具对器件进行电表征，例如，所述工具可以是但不限于基于纳米探头电容－电压(C-V)频谱学(NCVS)AC 的寄生测试以及基于电流－电压(I/V)DC的寄生测试。
如下文进一步所述，可以利用增强C-V纳米探头设备(例如，参考图4-5)提供分立器件级的C-V测量。例如，可以采用上文描述的离子束铣削设备100(图1)对诸如FinFET的分立3D器件进行离子铣削，从而露出与器件相关的接触区域。
在208中，可以基于对AFP过程中获得的电表征结果(206)的评估，识别出DUT内的任何不规则性或特性缺陷。基于这样的不规则性或缺陷的检测(208)，在210中，采用(例如)原子探头层析成像 (APT)、扫描电容显微镜检查(SCM)和/或扫描扩展电阻显微镜检查(SSRM)进一步评估DUT的物理特性。可以利用AFT确定掺杂浓度，而SSRM技术可以指示与DUT相关的掺杂剂分布。可以采用 SCM评估载流子密度。
图3是根据示范性实施例的对应于对图1的离子束铣削设备进行配置的流程图202。下述设置允许生成在不改变待测器件(DUT)的特性的情况下提供去层操作的准直低能(<300eV)惰性Ar离子束。所述设置包括基于DUT和要对其进行去层操作的材料的一定范围的值。将借助于图1描述图3的流程图202。
在302中，将1.4MHz或者大约1.4MHz的射频信号应用于低压感应耦合氩(Ar)离子源102。可以将Ar射束电流设为150mA/cm2- 300mA/cm2之间的值(304)。可以将低压感应耦合氩(Ar)离子源 102的加速电压设为大约50eV的值到低于300eV的值(306)。
在308中，可以将入射准直Ar射束132和在不锈钢腔106内受到半导体器件支架110固持的DUT 130的表面Sinc之间的入射角α调整为大约3-12度。也可以设想更大或更小的角。
在310中，可以将器件支架110的温度调整为处于大约0-25摄氏度，同时使器件支架110的旋转速度(φ)在大约0-10转数/分 (rpm)的范围之间变化。在312中，根据要去层的材料，可以在腔 106内以50到大约200标准立方厘米每分钟(SCCM)的流速施加蚀刻气体(例如，C2F6、CF4)。例如，在一些情况下可以不使用蚀刻气体。一个不使用选择性蚀刻气体的例子可以是在AFP过程之前对铜材料去层以露出钨柱的过程当中。在步骤314中，可以将腔压力设为大约10-6到大约10-7托，但是也可以考虑更小或更大的压力。
可以认识到，在对DUT 130去层之前，图3的各种过程的执行可以不按照任何特定的顺序。如前所述，相对于图3描述的各种调整参数可以是基于DUT类型(例如，诸如FinFET的3D器件)和/或 DUT上的受到去层的材料(例如，铜、氮化硅等)而设定的，在一些情况下是基于这些而重新调整的。
一旦采用铣削设备100完成了暴露，增强C-V纳米探头设备就可以确定C-V特性，并因此确定电异常。随着分立器件的几何结构的缩小，它们的用于获得C-V特性的对应灵敏度也相应地降低。因此，下文描述的实施例尤其可以在这样的分立半导体器件的几何结构随着技术的进步而缩小的同时增强用于获得它们的C-V特性的测量灵敏度。
图4A-4B是根据示范性实施例的C-V特性测量过程中的原子力探测设备的原子力探头顶端的透视图。参考图4A，可以耦合诸如总部位于加利福尼亚圣克拉拉的Agilent制造的4294A精确阻抗分析器并采用其驱动高频阻抗探头404，例如，同样由Agilent 制造的42941A阻抗探头。如图所示，高频阻抗探头 404的末端部分406通过(例如)SAM型电缆布置耦合至一对原子力探头顶端410a、410b。
SAM型电缆布置可以包括SMA电缆412和SMA电缆414，其中，SMA电缆412可以耦合至高频阻抗探头404的接地连接，而SMA电缆414可以对应地耦合至高频阻抗探头404的信号导体连接。可以将SMA电缆的长度选择为大约5毫米(mm)或更短，这样做尤其能够降低由于传输线反射而造成的电容损耗。为了将阻抗分析器 402配置为测量大约5Mhz-110Mhz的高频范围内的C-V特性，应当使测量损耗降至最低。因而，除了利用能够在大约5Mhz-110Mhz的频率范围内工作的低损耗/短布线布置(例如，5mm SMA电缆412、 414)之外，还可以通过采用XYZ操纵台416固持高频阻抗探头404 而对电缆412、414的张力进行操纵。更具体而言，可以如图所示，通过沿X、Y或Z轴中的一者或多者对探头404进行操纵而改变电缆 412、414的张力。可以通过(例如)查看阻抗分析器402俘获的C-V 曲线而检验基于张力调整对C-V测量所做的优化。
参考图4B，可以采用与原子力显微镜(未示出)相关的位置操纵台420对原子力探头顶端410a进行定位。类似地，可以采用与原子力显微镜相关的另一位置操纵台(出于图示的简洁性的原因未示出)对另一原子力探头顶端410b定位。在采用所述原子力显微镜的情况下，可以利用所述位置操纵台(例如，位置操作台：420)将原子力探头顶端410a、410b耦合至(例如)分立器件(例如，FinFET、平面FET 等)的暴露接触区域，如422所示。区域422的放大425图示出了耦合至与DUT(例如，图1：130)相关的分立器件430的暴露接触区域 428a的原子力探头顶端410a。类似地，区域422的放大图425还示出了耦合至与DUT(例如，图1：130)相关的分立器件430的暴露接触区域428b的原子力探头顶端410b。例如，暴露的接触区域428a可以包括FinFet器件的源极接触区域，而暴露的接触区域428b可以包括 FinFet器件的漏极接触区域。如上文相对于离子铣削过程所述，可以采用低能离子束铣削设备100(图1)使采用相应的原子力探头顶端探查的暴露接触区域428a、428b露出。
如图所示，可以使在阻抗探头404和原子力探头顶端410a、410b 之间提供电连接的电缆412、414在原子力探头(AFP)顶端410a、 410b的基底部分构成接地和信号连接。这一基底部分处的连接是在不妨碍由AFP镜(未示出)构成的悬臂以及AFP顶端的末端411a、411b(例如，包括钨顶端的末端)的移动的情况下做出的。
图5是根据示范性实施例的电容－电压(C-V)特性测量系统的方框图。电容－电压(C-V)特性测量系统500可以包括原子力显微镜(AFM)502、位置操纵台504a、耦合至位置操纵台504a的原子力探头(AFP)顶端506a、位置操纵台504b、耦合至位置操纵台504b 的原子力探头(AFP)顶端506b、被配子为生成C-V特性显示510的阻抗分析器508以及耦合至阻抗分析器508的高频阻抗探头512，其中，将高频阻抗探头512电连接至AFP顶端506a和506b。可以认识到，还相对于图4A和4B示出并描述了通过AFP顶端506a和506b 电耦合至分立待测器件(DUT)的暴露区域515a和515b的高频阻抗探头512的更加详细的透视图。下文将借助于图6的流程图600描述电容－电压(C-V)特性测量系统500的操作。
参考图6，在602中，采用诸如图1中所示的示范性实施例的低能离子束铣削设备使分立待测器件(DUT)的接触区域515a和515b 露出。如前所述，低能离子束铣削设备100(图1)可以提供离子束铣削，同时缓解不希望出现的缺陷或者性能特性(例如，MOSFET阈值电压(Vt)漂移)漂移的引入或生成。
在604中，将AFP顶端506a、506b耦合至暴露的接触区域515a 和515b，其中，在采用AFM 502的情况下，位置操作台504a、504b 将促进AFP顶端506a、506到暴露的接触区域515a和515b的电连接。一旦在暴露的接触区域515a、515b和AFP顶端506a、506b之间建立了电连接，就在606中将阻抗分析器508设置为生成具有大约 5Mhz-110Mhz的值的驱动频率信号。这一频率范围可以促进当在阻抗分析器508上生成C-V测量时实现提高的灵敏度的高频信号的提供。在分立器件(例如，FinFET)的物理几何结构(例如，鳍长度)随着节点技术的不断进步(例如，14nm及以下)而缩小的同时，这一提高的灵敏度意义重大。
在608中，将具有处于大约5Mhz到110Mhz的范围内的值的设定驱动频率信号通过高频阻抗探头512从阻抗分析器508耦合至AFP 顶端506a、506b。在610中，采用阻抗分析器508生成并显示DUT 的C-V特性曲线。如果在612中判断生成了优化C-V曲线，那么所述过程在620中结束。
但是如果在612中判断C-V曲线是非优化的(例如，未生成C-曲线等)，那么在614中，可以调整固持高频阻抗探头512的XYZ操纵台。在调整固持高频探头512的XYZ操纵台的同时(614)，再次采用阻抗分析器508生成并显示DUT的C-V特性曲线，从而进一步判断是否生成了优化C-V曲线(618)。如果在618中生成了优化C-V 曲线，那么过程进行至702(图7)，其中，可以对C-V曲线进行分析，以指示所述DUT是否具有缺陷。但是，如果在612中判断C-V曲线是优化的(例如，生成了令人满意的C-V曲线等)，那么执行图 7的样本制备过程。
在图4A和4B中示出了固持高频阻抗探头404的XYZ操纵台 416的实施例。因而，可以按照与相对于图4A和4B示出并描述的相同或基本相同的方式实现图5的方框图中表示的高频阻抗探头512。更具体而言，如前所述，可以如图所示通过沿X、Y或Z轴中的一者或多者对探头404进行操纵而改变将探头404耦合至AFP顶端 410a、410b的电缆412、414的张力。因此，可以通过(例如)查看阻抗分析器402俘获的C-V曲线而检验基于张力调整的对C-V测量所做的优化。
如果在618中仍然未生成优化C-V曲线，那么过程返回至606，其中，将阻抗分析器508设置为生成具有大约5Mhz-110Mhz的值的另一驱动频率信号。之后，如上所述，基于过程610-620继续C-V曲线优化过程。但是，如果在618中判断C-V曲线是优化的(例如，生成了令人满意的C-V曲线等)，那么执行图7的样本制备过程。
例如，参考图8A，其示出了在绝缘体上硅(SOI)衬底802上形成的FinFet DUT8003D结构。FinFet DUT 800可以包括形成于栅极 806的顶表面上的氮化硅(Si3N4)硬掩模层804。也可以在相应的鳍810a和810b的顶表面上形成氧化硅(SiO2)硬掩模层808a和808b。尽管未示出，但是氧化硅(SiO2)也可以位于鳍810a、810b之间，如区域A-C所示。例如，可以通过导电柱820(例如，钨柱)将M1金属层812耦合至栅极806。在M1金属层812和栅极806之间也可以存在由氧化硅(SiO2)构成的层间电介质(ILD)层822。
可以采用设备100(图1)生成的低能准直惰性Ar离子束对M1 金属层812去层。在这一铜去除过程中可以不需要化学辅助蚀刻气体。也可以采用设备100(图1)生成的低能准直惰性Ar离子束去除用于ILD层822、硬掩模层808a、808b以及鳍808a和808b之间的区域A-C的氧化硅(SiO2)材料。但是，在这一SiO2材料去除过程中，可以将四氟甲烷CF4)选择性蚀刻气体与低能准直惰性Ar离子束铣削过程结合使用。而且，可以采用设备100(图1)生成的低能准直惰性Ar离子束对形成于栅极806的顶表面上的氮化硅(Si3N4)硬掩模层804去层。例如，可以在用于去除氮化硅(Si3N4)硬掩模层804 的低能准直惰性Ar离子束铣削过程中采用选择性蚀刻六氟乙烷 (C2F6)气体。如上所述，设备100(图1)生成的低能准直惰性Ar 离子束有助于在不向器件800内引入不必要的人为因素的情况下去除与FinFet DUT 800相关的层。
参考图8B，在采用设备100(图1)的离子铣削过程、过程602- 612(图6)和过程702之后，可以判断(即采用C-V曲线分析)鳍 810a和810b中的任一者是否具有与掺杂剂分布或掺杂剂浓度相关的缺陷。
图7是根据示范性实施例的用于为原子探头层析成像(APT)制备FinFet DUT 800(图8A和8B)的样本(例如，图8A和8B：鳍 808a和808b)的操作流程图。如果在702中判断C-V曲线指示在鳍 810a和810b(图8A和8B)的任何一者中都没有缺陷，那么过程返回至602(图6)，其中，可以采用图1的低能离子束铣削设备暴露其他鳍的接触。
但是，如果在702中判断C-V曲线指示在鳍810a和810b(图8a 和8b)的任一者中存在缺陷，那么之后在704中，可以至少在构成样本的缺陷鳍(例如，鳍810a)上淀积由镍、钴和钌构成的大约10- 30nm的金属涂层或层。在分别采用图5和图6的C-V设备和方法的情况下，可以通过经由(例如)暴露的接触区域428a和428b(图 4B)向FinFet DUT 800(图8A和8B)的源极和漏极两者应用原子力探头顶端506a、506b(图5)而生成C-V曲线。
在706中，可以采用诸如的操纵探头或纳米操纵器 825(图8B)从FinFet DUT 800(图8A)上去除带有金属涂层的有缺陷的鳍810a(图8A)。参考图9A，可以采用纳米操纵器825施加压力并破坏有缺陷的鳍810a，使之离开FinFet DUT 800(图8A)。纳米操纵器825可以是形成了(例如)已知双射束聚焦离子束 (DBFIB)设备910的部分的工具。在708中，采用双射束聚焦离子束(DBFIB)设备910生成的聚焦镓离子束920将从FinFet DUT800 (图8A)上去除的有缺陷的鳍810a焊接到纳米操纵器825上，如 915所示。可以将生成聚焦镓离子束920的感应耦合镓(Ga)离子源 940的加速电压设为处于大约500eV到大约1000eV的范围内的值。由于位于有缺陷的鳍810a的外表面上的金属涂层922的原因，向鳍810a和纳米操纵器825之间的接触区Cregion施加聚焦镓离子束920将使得纳米操纵器825被焊接到鳍810a上。
在710中，采用聚焦镓(Ga)离子束920(图9C)使焊接915 (图9C)到纳米操纵器825(图9C)上的有缺陷的鳍810a(图9C) 的顶端950(图9C)变尖。更具体而言，作为这一基于镓的FIB铣削的结果，可以将有缺陷的鳍810a(图9C)或样本整形为具有锥体形状，其中，修尖的顶端950(图9C)可以具有处于大约20-100nm的范围内的直径。一般可以将修尖的顶端950(图9C)的直径形成为任何有助于对顶端950(图9C)成功地完成基于APT的烧蚀过程的值。
在712中，对制备好的鳍810a(图9C)样本实施APT过程，从而采用APT确定构成鳍810a(图9C)的材料的3D图像，例如，可以确定鳍810a(图9C)内的硼分布和浓度，以评估器件的阈值电压。可以认识到，尽管示范性实施例涉及制备一个或多个基于C-V测量而被确定为有缺陷的鳍样本，但是也可以按照相同或类似的方式制备无缺陷样本，以供APT测量和后续特性评估。
参考图10，示出了用于确定所制备的样本鳍810a的3D图像的 APT测量过程。常规已知，APT过程可以在原子标度上提供3D成像和化学成分测量。如图所示，通过APT设备1000的激光源1002生成的激光脉冲1004照射所制备的样本810a的顶端950。由于采用与图1 的设备100相关的低压(<300eV)准直离子束过程去除了所制备的样本810a的硬掩模材料810a、810b(图8A)，因而在可以APT的激光脉冲作用的过程中缓解所制备的样本810a的自破坏。此外，通过低压(<1000eV)双射束镓FIB 910(图9C)执行鳍样本810a(图 9C)顶端905(图9C)的修尖，其可以进一步避免非晶化损害和/或镓污染。随着通过激光脉冲1004照射所制备的样本810a，从所制备的样本810a的顶端950逐层去除原子1008(即，烧蚀)。基于生成于位置灵敏探测器1010和所制备的样本810a的顶端950之间的静电场，将所去除的原子投射到位置灵敏探测器(PSD)1010上。从激光 1002发生脉冲作用的时刻到原子抵达位置灵敏探测器1010的时间的原子(即离子)飞行时间可以用于确定质量电荷比(即m/q)。还可以利用位置灵敏探测器1010上的探测原子的x、y坐标重构(3D)对应于所制备的鳍样本810a的顶端950的原子的原始位置。因此，如图所示，处理单元1015可以从位置灵敏探测器1010收集位置数据，并根据原子类型重构所制备的鳍样本810a的顶端950的3D图像。
此外，如上文所述，既可以采用显微操纵器从3D半导体结构 (例如，FinFet 800)去除样本(例如，鳍810a)，也可以采用其通过低能(<1000eV)镓聚焦离子束保持与样本的连接性。显微操纵器还可以在后续的处于APT过程之前的样本顶端修尖过程中固持样本。
上文所述的一个或多个示范性实施例尤其可以提供为分立器件生成C-V特性测量的设备和方法，例如，所述分立器件可以是FinFet器件(3D结构)、MOSFET器件和嵌入DRAM器件等。因此，所述测量有助于(例如)检测栅极电介质膜和高K栅极膜内的陷获电荷的电荷抽运，实现FinFet和平面MOSFET器件的阈值Vt测量，检测通过常规DC测量无法检测到的AC缺陷，测量eDRAM深沟槽电容器测量，实现器件的接触级电容测量，以及测量和评估与诸如FinFET的 3D分立结构相关的掺杂剂浓度和分布问题。此外，上文所述的一个或多个示范性实施例尤其可以为APT过程提供增强的样本制备。
已经出于举例说明的目的提供了对本发明的各种实施例的描述，但是其并非旨在提供穷举，或者局限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，很多修改和变化对于本领域技术人员而言是显而易见的。选择文中采用的术语是为了对所述一个或多个实施例的原理、实际应用或对在市场中发现的技术所做的技术改进给出最佳的解释，或者使其他本领域技术人员能够理解文中公开的实施例。

Claims (20)

1.一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像(APT)样本制备的方法，所述方法包括：
测量3D场效应晶体管器件的电容-电压(C-V)特性；
基于测得的电容-电压(C-V)特性，识别出对应于3D场效应晶体管器件的鳍结构；
采用纳米操纵器探头顶端使所识别出的鳍结构与3D场效应晶体管器件分离；
采用具有低于1000eV的电压的入射聚焦离子束将分离的鳍焊接到纳米操纵器探头顶端上；以及
向焊接到纳米操纵器探头顶端的鳍的顶端施加具有低于1000eV的电压的入射聚焦离子束，其中，通过所述聚焦离子束修尖所述鳍的顶端。
2.根据权利要求1所述的方法，还包括：
对通过聚焦离子束修尖的鳍应用原子探头层析成像测量。
3.根据权利要求1所述的方法，其中，将所述鳍的顶端修尖为具有处于20nm到100nm的范围内的直径。
4.根据权利要求1所述的方法，其中，测量3D场效应晶体管器件的电容-电压(C-V)特性包括：
暴露与3D场效应晶体管器件相关的第一接触区域和第二接触区域；
将具有5Mhz到110Mhz的频率范围的高频阻抗探头耦合至阻抗分析器；
将高频阻抗探头耦合至第一原子力探头顶端和第二原子力探头顶端；
采用原子力显微镜将第一原子力探头顶端耦合至暴露的第一接触区域；
采用原子力显微镜将第二原子力探头顶端耦合至暴露的第二接触区域；以及
在阻抗分析器上测量3D场效应晶体管器件的C-V特性，所述阻抗分析器采用高频阻抗探头对3D场效应晶体管器件的第一接触区域和第二接触区域施加对应于5Mhz到110Mhz的频率范围的工作频率。
5.根据权利要求4所述的方法，还包括：
固持高频阻抗探头的XYZ操纵台，所述XYZ操纵台操纵高频阻抗探头的XYZ位置，从而通过既控制与耦合至高频阻抗的接地连接的第一电导体相关的第一物理张力，又控制与耦合至高频阻抗探头的信号导体的第二电导体相关的第二物理张力而优化针对3D场效应晶体管器件测得的C-V特性。
6.根据权利要求4所述的方法，其中，暴露所述第一接触区域和第二接触区域包括：
向在射频上工作的感应耦合氩离子源施加处于50eV到小于300eV的范围内的电压；
由所述氩离子源生成入射到对应于所述第一接触区域和第二接触区域的表面上的准直离子束，以实现所述表面的各个层的平面去除；以及
基于所述各个层的平面去除，利用端点检测器暴露位于所述表面下的第一接触区域和第二接触区域。
7.根据权利要求6所述的方法，其中，使所生成的准直离子束以3-12度的角入射到所述半导体结构的所述表面上。
8.根据权利要求6所述的方法，其中，所述射频(RF)包括1.4MHz信号。
9.根据权利要求6所述的方法，其中，所述端点检测器包括次级离子质谱(SIMS)检测器。
10.根据权利要求6所述的方法，其中，所述的各个层的平面去除包括采用选择性蚀刻六氟乙烷(C2F6)气体去除各氮化硅层。
11.根据权利要求6所述的方法，其中，所述的各个层的平面去除包括采用选择性蚀刻四氟甲烷(CF4)气体去除各氧化硅层。
12.根据权利要求6所述的方法，其中，所述的各个层的平面去除包括去除各铜金属化层。
13.根据权利要求6所述的方法，其中，暴露的第一接触区域和第二接触区域包括耦合至3D场效应晶体管器件的钨柱。
14.根据权利要求1所述的方法，其中，利用C-V测量确定鳍结构中的掺杂浓度。
15.根据权利要求4所述的方法，其中，将高频阻抗探头耦合至第一电导体和第二电导体，所述第一电导体耦合至所述高频阻抗探头的接地连接，而所述第二电导体耦合至所述高频阻抗探头的信号导体。
16.根据权利要求15所述的方法，其中，将所述第一电导体耦合至所述第一原子力探头顶端，而将所述第二电导体耦合至所述第二原子力探头顶端。
17.一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像(APT)样本制备的方法，所述方法包括：
向在射频上工作的感应耦合氩离子源施加处于50eV到小于300eV的范围内的电压；
由所述氩离子源生成入射到所述半导体结构的晶体表面上的准直离子束，从而对所述晶体表面的各个层进行平面去除，其中，所述准直离子束使得所述半导体结构的晶体表面的表面非晶化降至最低；
基于所述各个层的平面去除，利用端点检测器暴露与所述3D场效应晶体管器件相关的在晶体表面下面的第一接触区域和第二接触区域；
将具有5Mhz到110Mhz的频率范围的高频阻抗探头耦合至阻抗分析器；
将高频阻抗探头耦合至第一原子力探头顶端和第二原子力探头顶端；
采用原子力显微镜将第一原子力探头顶端耦合至暴露的第一接触区域；
采用原子力显微镜将第二原子力探头顶端耦合至暴露的第二接触区域；
在阻抗分析器上测量3D场效应晶体管器件的C-V特性，所述阻抗分析器采用高频阻抗探头向与3D场效应晶体管器件相关的第一接触区域和第二接触区域施加对应于5Mhz到110Mhz的频率范围的工作频率；以及
基于测得的C-V特性，采用纳米操纵器探头顶端使鳍结构与3D场效应晶体管器件分离，将分离的鳍焊接到纳米操纵器探头顶端，并且采用具有低于1000eV的电压的入射聚焦离子束对分离的鳍整形。
18.根据权利要求17所述的方法，其中，通过具有处于500eV-1000eV的范围内的电压的感应耦合镓离子源生成所述入射聚焦离子束。
19.一种用于由形成于半导体结构内的三维(3D)场效应晶体管器件进行原子探头层析成像(APT)样本制备的方法，所述方法包括：
基于电容-电压(C-V)特性测量，识别对应于3D场效应晶体管器件的鳍结构；
采用通过向以射频工作的感应耦合氩离子源施加处于50eV到小于300eV的范围内的电压而生成的准直离子束从鳍结构的顶表面去除硬掩模层；
向所述鳍结构涂覆金属涂层；
采用纳米操纵器探头顶端使经涂覆的鳍结构与3D场效应晶体管器件分离；
采用具有低于1000eV的电压的入射聚焦离子束将分离的经涂覆的鳍焊接到纳米操纵器探头顶端上；以及
向焊接到纳米操纵器探头顶端的鳍的顶端施加具有低于1000eV的电压的入射聚焦离子束，其中，通过所述聚焦离子束修尖所述鳍的顶端。
20.根据权利要求19所述的方法，其中，所述金属涂层包括镍、钴和钌，所述金属涂层具有10nm-30nm的厚度。
CN201410680163.9A 2013-12-09 2014-11-24 用于三维（3d）半导体器件的原子探头层析成像样本制备的方法 Active CN104701203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/100,343 US9201112B2 (en) 2013-12-09 2013-12-09 Atom probe tomography sample preparation for three-dimensional (3D) semiconductor devices
US14/100,343 2013-12-09

Publications (2)

Publication Number Publication Date
CN104701203A CN104701203A (zh) 2015-06-10
CN104701203B true CN104701203B (zh) 2018-01-09

Family

ID=53270923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410680163.9A Active CN104701203B (zh) 2013-12-09 2014-11-24 用于三维（3d）半导体器件的原子探头层析成像样本制备的方法

Country Status (2)

Country Link
US (2) US9201112B2 (zh)
CN (1) CN104701203B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109422A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
US9201112B2 (en) * 2013-12-09 2015-12-01 International Business Machines Corporation Atom probe tomography sample preparation for three-dimensional (3D) semiconductor devices
US20150377956A1 (en) * 2014-06-25 2015-12-31 Globalfoundries Inc. Method and apparatus for inline device characterization and temperature profiling
CN108109895B (zh) * 2016-11-24 2019-10-25 台湾积体电路制造股份有限公司 针状试片、其制备方法以及其分析方法
TWI621840B (zh) * 2016-11-24 2018-04-21 台灣積體電路製造股份有限公司 針狀試片、其製備方法以及其分析方法
CN109521080A (zh) * 2017-09-19 2019-03-26 台湾积体电路制造股份有限公司 分析试片及其制备方法与材料分析的方法
CN109307784B (zh) * 2018-10-12 2020-12-11 南京理工大学 一种用于三维原子探针检测的半导体针尖样品的制备方法
CN109636799A (zh) * 2018-12-25 2019-04-16 云峰核信科技(武汉)股份有限公司 一种焊缝检核方法、系统、设备
CN110082567B (zh) * 2019-04-22 2022-03-18 南京理工大学 一种旋转式制备三维原子探针样品的方法
CN111220820B (zh) * 2020-01-19 2022-03-22 中国科学院上海微系统与信息技术研究所 一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法
CN111261515B (zh) * 2020-01-19 2022-11-29 中国科学院上海微系统与信息技术研究所 一种电子器件表面处理方法
CN111220819B (zh) * 2020-01-19 2022-03-25 中国科学院上海微系统与信息技术研究所 一种聚焦离子束切割制样方法
DE102020112203A1 (de) * 2020-03-13 2021-09-16 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum einbetten planarer fets mit finfets
US11217424B2 (en) 2020-05-15 2022-01-04 Globalfoundries U.S. Inc. System and method for performing three-dimensional compositional analyses
CN117510089B (zh) * 2024-01-05 2024-04-23 成都国泰真空设备有限公司 一种用于玻璃表面处理的离子束刻蚀设备

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3376921D1 (en) 1982-09-10 1988-07-07 Nippon Telegraph & Telephone Ion shower apparatus
US4662977A (en) 1986-05-05 1987-05-05 University Patents, Inc. Neutral particle surface alteration
US4874947A (en) 1988-02-26 1989-10-17 Micrion Corporation Focused ion beam imaging and process control
ATE135496T1 (de) 1990-03-27 1996-03-15 Canon Kk Dünnschicht-halbleiterbauelement
US5786231A (en) * 1995-12-05 1998-07-28 Sandia Corporation Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
TW400554B (en) 1997-07-25 2000-08-01 United Microelectronics Corp The removing method for the thin film layer involved in the semiconductor device
JP4685240B2 (ja) 1998-07-08 2011-05-18 カプレス エイピーエス 多探針プローブ
WO2001090761A2 (en) 2000-05-19 2001-11-29 Imago Scientific Instruments Methods of sampling specimens for microanalysis
WO2003044852A2 (en) 2001-10-19 2003-05-30 Auburn University Estimating reliability of components for testing and quality optimization
US6789032B2 (en) 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US6657454B2 (en) 2002-03-15 2003-12-02 Solid State Measurements, Inc. High speed threshold voltage and average surface doping measurements
US7008803B2 (en) 2002-10-24 2006-03-07 International Business Machines Corporation Method of reworking structures incorporating low-k dielectric materials
US20060152232A1 (en) 2002-12-20 2006-07-13 The Provost Fellows And Scholars Of The College Of Method and apparatus for inspection of high frequency and microwave hybrid circuits and printed circuit boards
US7139944B2 (en) 2003-08-25 2006-11-21 International Business Machines Corporation Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability
US7015146B2 (en) 2004-01-06 2006-03-21 International Business Machines Corporation Method of processing backside unlayering of MOSFET devices for electrical and physical characterization including a collimated ion plasma
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same
US7451646B2 (en) 2005-07-28 2008-11-18 The Regents Of The University Of California Device and method for resonant high-speed microscopic impedance probe
WO2007022538A2 (en) 2005-08-19 2007-02-22 Kla-Tencor Technologies Corporation Test pads for measuring properties of a wafer
US20070287256A1 (en) 2006-06-07 2007-12-13 International Business Machines Corporation Contact scheme for FINFET structures with multiple FINs
WO2008091371A2 (en) 2006-07-18 2008-07-31 Multiprobe, Inc. Apparatus and method for combined micro-scale and nano-scale c-v,q-v, and i-v testing of semiconductor materials
US9455348B2 (en) * 2007-02-01 2016-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET for device characterization
US7863582B2 (en) 2008-01-25 2011-01-04 Valery Godyak Ion-beam source
US8536526B2 (en) 2008-12-29 2013-09-17 International Business Machines Corporation Methods of operating a nanoprober to electrically probe a device structure of an integrated circuit
CN102074489B (zh) * 2009-11-24 2012-10-03 中国科学院微电子研究所 一种多偏置下场效应晶体管栅漏电容的测试方法
US8093074B2 (en) 2009-12-18 2012-01-10 United Microelectronics Corp. Analysis method for semiconductor device
US8377722B2 (en) 2010-02-10 2013-02-19 International Business Machines Corporation Methods of forming structures with a focused ion beam for use in atomic force probing and structures for use in atomic force probing
KR101850703B1 (ko) * 2011-05-17 2018-04-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8740209B2 (en) * 2012-02-22 2014-06-03 Expresslo Llc Method and apparatus for ex-situ lift-out specimen preparation
US20140295584A1 (en) 2013-03-27 2014-10-02 International Business Machines Corporation Low energy collimated ion milling of semiconductor structures
US9057670B2 (en) * 2013-05-30 2015-06-16 International Business Machines Corporation Transmission electron microscope sample fabrication
US20150137003A1 (en) * 2013-11-21 2015-05-21 United Microelectronics Corp. Specimen preparation method
US9201112B2 (en) 2013-12-09 2015-12-01 International Business Machines Corporation Atom probe tomography sample preparation for three-dimensional (3D) semiconductor devices
US9170273B2 (en) 2013-12-09 2015-10-27 Globalfoundries U.S. 2 Llc High frequency capacitance-voltage nanoprobing characterization

Also Published As

Publication number Publication date
US20150160286A1 (en) 2015-06-11
US20150355266A1 (en) 2015-12-10
US9201112B2 (en) 2015-12-01
CN104701203A (zh) 2015-06-10
US9279849B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
CN104701203B (zh) 用于三维（3d）半导体器件的原子探头层析成像样本制备的方法
Huber et al. Calibrated nanoscale dopant profiling using a scanning microwave microscope
US6395437B1 (en) Junction profiling using a scanning voltage micrograph
Henning et al. Two‐dimensional surface dopant profiling in silicon using scanning Kelvin probe microscopy
Huang et al. Quantitative two‐dimensional dopant profile measurement and inverse modeling by scanning capacitance microscopy
JP2002083849A (ja) 半導体デバイス検査装置
Gilbert et al. Atom probe analysis of a 3D finFET with high-k metal gate
JP2017502484A (ja) 検査、テスト、デバッグ、及び表面の改変のための電子ビーム誘導プラズマプローブの適用
US9170273B2 (en) High frequency capacitance-voltage nanoprobing characterization
US7358491B2 (en) Method and apparatus for the depth-resolved characterization of a layer of a carrier
US20160035633A1 (en) Low energy collimated ion milling of semiconductor structures
JP7031904B2 (ja) 画像形成方法及びインピーダンス顕微鏡
JP2003522327A (ja) 表面トポグラフィ分析と分光器分析を組み合わせた機器とその方法
KR100955434B1 (ko) 측정된 기초 스펙트럼을 사용하거나 및/또는 획득된스펙트럼에 기초한 박막의 비파괴적 특성화
US20170003336A1 (en) Diamond delayering for electrical probing
Doering et al. Scanning Spreading Resistance Microscopy analysis of locally blocked implant sites
US7094616B2 (en) High resolution cross-sectioning of polysilicon features with a dual beam tool
US7888143B1 (en) Apparatus and method for characterizing structures within an integrated circuit
TWI738387B (zh) 半導體元件電阻值的量測方法、系統及裝置
US20220301950A1 (en) Mid-manufacturing semiconductor wafer layer testing
Kane et al. Calibration of nanoprobe capacitance-voltage spectroscopy (NCVS)
Petersen et al. High precision micro-scale Hall effect characterization method using in-line micro four-point probes
JP2014025815A (ja) パターン測定装置
Lin et al. Resolution improvement method for non-destructive imaging with near-field scanning microwave microscopy
WO2009118164A2 (en) Nanoscale charge carrier mapping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant