CN104681080B - 一种用于dram中的高速离线驱动器 - Google Patents

一种用于dram中的高速离线驱动器 Download PDF

Info

Publication number
CN104681080B
CN104681080B CN201410798512.7A CN201410798512A CN104681080B CN 104681080 B CN104681080 B CN 104681080B CN 201410798512 A CN201410798512 A CN 201410798512A CN 104681080 B CN104681080 B CN 104681080B
Authority
CN
China
Prior art keywords
oxide
semiconductor
type metal
source
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410798512.7A
Other languages
English (en)
Other versions
CN104681080A (zh
Inventor
刘海飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201410798512.7A priority Critical patent/CN104681080B/zh
Publication of CN104681080A publication Critical patent/CN104681080A/zh
Application granted granted Critical
Publication of CN104681080B publication Critical patent/CN104681080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明涉及一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2。采用本发明的结构，可以保证在DRAM中，数据信号bdata_pfet和数据信号bdata_nfet完全匹配，离线驱动器OCD的输出data_out的占空比为50％，以及输出数据data_out上升沿的电压转换速率(slew‑rate)和下降沿的电压转换速率(slew‑rate)一致。

Description

一种用于DRAM中的高速离线驱动器
技术领域
本发明涉及一种用于DRAM中的高速离线驱动器。
背景技术
如图1所示，DRAM中每个OCD里面包括8个驱动模块。其中控制信号sel<8:1>分别控制8个驱动模块的使能输出。当sel<x>(其中x为1到8的整数)为高电平时，驱动模块x开启，输入数据data_in通过驱动模块传到data_out；当sel<x>为低电平时，驱动模块x关闭，输出为高阻态。所以通过设置sel<8:1>可以控制OCD的输出阻抗。其中data_in/data_out是高速数据信号，sel<8:1>是静态控制信号。
如图2所示，每个驱动模块的示意图，具体工作过程如下：
当控制信号sel为低电平时，与非门(NAND)的输出信号(bdata_pfet)为高电平，所以p型MOS管(Pout)处于关闭状态。同时低电平信号sel通过反相器(INV)后变成高电平信号(sel_n)；高电平信号(sel_n)通过或非门(NOR)后，变成低电平信号bdata_nfet，所以n型MOS管(Nout)处于关闭状态，所以当sel为低电平时，驱动模块输出为高阻态。
当控制信号sel为高电平时，输入数据data_in通过与非门NAND和或非门NOR后，分别变成数据信号bdata_pfet和数据信号bdata_nfet。数据信号bdata_pfet和数据信号bdata_nfet的极性一致，分别控制p型MOS管Pout和n型MOS管Nout栅极。在高速DRAM中，要保证OCD的输出data_out的占空比为50％，以及data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致，必须保证信号数据信号bdata_pfet和数据信号bdata_nfet完全匹配。但是传统的与非门NAND和或非门NOR(如图3、图4所示)，没有办法保证这种匹配，具体工作过程如下：当控制信号sel等于高电平时，sel_n等于低电平，data_in通过与非门NAND时，电流通过1个p型MOS管(P0)以及2个串行的n型MOS管(N0和N1)；data_in通过或非门NOR时，电流通过2个串行的p型MOS管(P0及P1)以及1个n型MOS管。这种差别导致信号bdata_pfet和bdata_nfet失配，随着电压、温度以及工艺的变化，这种失配更加明显。
发明内容
为了解决现有的离线驱动器无法保证输出信号data_out的占空比为50％，以及输出信号data_out上升沿的电压转换速率和下降沿的电压转换速率一致的技术问题，本发明提供一种用于DRAM中的高速离线驱动器。
本发明的技术解决方案：
一种用于DRAM中的高速离线驱动器，包括反相器(INV)、与非门(NAND)、或非门(NOR)、p型MOS管(Pout)以及n型MOS管(Nout)，其特殊之处在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配。
上述与非门NAND包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端连接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管(Pout)的栅端连接。
上述或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，所述反相器(INV)的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管(Nout)的栅端连接。
本发明所具有的优点：
采用本发明的结构，可以保证在DRAM中，数据信号bdata_pfet和数据信号bdata_nfet完全匹配，离线驱动器OCD的输出data_out的占空比为50％，以及输出数据data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致。
附图说明
图1为用于DRAM中的高速离线驱动器的整体结构示意图；
图2为驱动模块的原理示意图；
图3为驱动模块中传统的与非门结构示意图；
图4为驱动模块中传统的或非门结构示意图；
图5为驱动模块中本发明的与非门结构示意图；
图6为驱动模块中本发明的或非门结构示意图。
具体实施方式
一种用于DRAM中的高速离线驱动器，包括反相器(INV)、与非门(NAND)、或非门(NOR)、p型MOS管(Pout)以及n型MOS管(Nout)。与非门和或非门的上升沿匹配，与非门和或非门的下降沿匹配。
如图5所示，与非门NAND包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端连接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管(Pout)的栅端连接。
如图6所示，或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，反相器(INV)的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管(Nout)的栅端连接。
控制过程：
当控制信号sel为高电平时，sel_n为低电平，data_in通过NAND时，电流通过2个串行p型MOS管(P0及P1)以及2个串行的n型MOS管(N0和N1)；data_in通过NOR时，电流通过2个串行p型MOS管(P3及P4)以及2个串行的n型MOS管(N3和N4)。数据通过NAND和NOR上的路径完全一致，信号bdata_pfet和bdata_nfet可以做到完全匹配。

Claims (1)

1.一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，其特征在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配；
所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端连接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管的栅端连接；
所述或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，所述反相器的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管的栅端连接。
CN201410798512.7A 2014-12-18 2014-12-18 一种用于dram中的高速离线驱动器 Active CN104681080B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410798512.7A CN104681080B (zh) 2014-12-18 2014-12-18 一种用于dram中的高速离线驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410798512.7A CN104681080B (zh) 2014-12-18 2014-12-18 一种用于dram中的高速离线驱动器

Publications (2)

Publication Number Publication Date
CN104681080A CN104681080A (zh) 2015-06-03
CN104681080B true CN104681080B (zh) 2017-12-26

Family

ID=53316018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410798512.7A Active CN104681080B (zh) 2014-12-18 2014-12-18 一种用于dram中的高速离线驱动器

Country Status (1)

Country Link
CN (1) CN104681080B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017704A (zh) * 2006-02-09 2007-08-15 海力士半导体有限公司 用于在半导体存储装置中输出数据的电路与方法
CN101874271A (zh) * 2007-10-11 2010-10-27 莫塞德技术公司 读出列选择和读出数据总线预充电控制信号的互锁

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616492B1 (ko) * 1999-12-22 2006-08-25 주식회사 하이닉스반도체 디디알 동기식메모리 장치에서 고속의 안정적인 데이터얼라인장치
KR101096260B1 (ko) * 2009-10-30 2011-12-22 주식회사 하이닉스반도체 데이터출력회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017704A (zh) * 2006-02-09 2007-08-15 海力士半导体有限公司 用于在半导体存储装置中输出数据的电路与方法
CN101874271A (zh) * 2007-10-11 2010-10-27 莫塞德技术公司 读出列选择和读出数据总线预充电控制信号的互锁

Also Published As

Publication number Publication date
CN104681080A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN105049025B (zh) 低电压差分信号驱动电路
US8610462B1 (en) Input-output circuit and method of improving input-output signals
CN204481788U (zh) 一种可抑制输出共模波动的lvds驱动电路
CN104378084B (zh) 突波滤波器与滤波方法
CN102403997A (zh) 电平移位器
CN105427793A (zh) 电压控制电路、方法、栅极驱动电路和显示装置
US8749269B2 (en) CML to CMOS conversion circuit
CN104808735B (zh) 低电压差分信号驱动电路
CN101847134B (zh) 基于移动行业处理器接口mipi协议接口装置
CN104137418B (zh) 开关电路
CN108736863A (zh) 一种输出驱动电路
CN104681080B (zh) 一种用于dram中的高速离线驱动器
CN104901681B (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN103051325B (zh) 可防止反灌电的上拉电阻电路
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
CN204332376U (zh) 一种用于dram中的高速离线驱动器
CN105245221B (zh) 一种p沟道场效应晶体管抗单粒子效应加固电路
CN104270142A (zh) 多电压域的输入/输出缓冲器
CN104575408B (zh) 栅极脉冲调变电路及其削角调变方法
CN109104182A (zh) 一种快速低功耗单端接口
CN104202024B (zh) 适合高压浮地的开漏电路
CN102278254B (zh) 一种摩托车点火器专用集成电路及触发输入电路
CN106505988B (zh) 基于fpga的可配置i/o耐压电路
CN103580675A (zh) 驱动电路
CN103716036A (zh) 高速高输出幅值的驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

GR01 Patent grant