CN104617898B - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN104617898B
CN104617898B CN201510024571.3A CN201510024571A CN104617898B CN 104617898 B CN104617898 B CN 104617898B CN 201510024571 A CN201510024571 A CN 201510024571A CN 104617898 B CN104617898 B CN 104617898B
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510024571.3A
Other languages
English (en)
Other versions
CN104617898A (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510024571.3A priority Critical patent/CN104617898B/zh
Publication of CN104617898A publication Critical patent/CN104617898A/zh
Application granted granted Critical
Publication of CN104617898B publication Critical patent/CN104617898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45052—Indexing scheme relating to differential amplifiers the cascode stage of the cascode differential amplifier being controlled by a controlling signal, which controlling signal can also be the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45062—Indexing scheme relating to differential amplifiers the common mode signal, e.g. voltage or current being added to the cascode stage of the cascode or folded cascode differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45126—One or both transistors of the folded cascode stage of a folded cascode dif amp are composed of more than one transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种运算放大器，包括：共源共栅放大电路，尾电流源，共源共栅电流源负载；共源共栅放大电路分为对称的第一放大路径和第二放大路径，包括输入对管和交叉对管；输入对管包括对称的第一MOS管和第二MOS管，交叉对管包括对称的第三MOS管和第四MOS管；第一MOS管的栅极和第二MOS管的栅极分别连接差分输入信号中的一个，第三MOS管的栅极连接第一MOS管的栅极，第四MOS管的栅极连接第二MOS管的栅极；第一MOS管的漏极连接到第一放大路径，所述第二MOS管的漏极连接到第二放大路径，第三MOS管的漏极连接第二MOS管的漏极，第四MOS管的漏极连接第一MOS管的漏极。本发明能加速大信号响应同时保持良好的小信号特性。

Description

运算放大器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种运算放大器。
背景技术
运算放大器(Operational Amplifier)在集成电路中被广泛应用；如图1所示，是现有运算放大器电路图；图1所示的现有运算放大器包括NMOS管MN1、MN2、MN3和MN4组成共源共栅放大电路，NMOS管MN1和MN2作为一对输入对管并从栅极连接一对差分输入信号INP和INN；NMOS管MN0的栅极连接偏置电压VB1，源漏极连接在NMOS管MN1的源极和地之间用于提供尾电流源；PMOS管MP1、MP2、MP3和MP4作为共源共栅电流源负载连接在电源电压VDD和共源共栅放大电路之间，输出端OUT为单端信号输出端。
大信号反应和小信号特性都是运算放大器的重要指标之一，在图1所示的结构中，大信号反应和小信号特性这两个指标之间是折中关系，为了满足小信号特性，往往需要降低输入对的跨导，这会使得现有运算放大器的直流通路较小，在运放输入端发生大信号跳变时，会存在直流工作点的建立时间较慢问题。
发明内容
本发明所要解决的技术问题是提供一种运算放大器，能加速大信号响应同时保持良好的小信号特性。
为解决上述技术问题，本发明提供的运算放大器,包括：共源共栅放大电路，尾电流源，共源共栅电流源负载；所述共源共栅放大电路分为对称的第一放大路径和第二放大路径。所述共源共栅放大电路包括输入对管和交叉对管；所述输入对管包括对称的第一MOS管和第二MOS管，所述交叉对管包括对称的第三MOS管和第四MOS管；所述第一MOS管的栅极和所述第二MOS管的栅极分别连接差分输入信号中的一个，所述第三MOS管的栅极连接所述第一MOS管的栅极，所述第四MOS管的栅极连接所述第二MOS管的栅极；所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的源极都连接所述尾电流源；所述第一MOS管的漏极连接到所述第一放大路径，所述第二MOS管的漏极连接到所述第二放大路径，所述第三MOS管的漏极连接所述第二MOS管的漏极，所述第四MOS管的漏极连接所述第一MOS管的漏极；所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的跨导分别通过调节宽长比实现；由所述第一MOS管和所述第四MOS管为所述第一放大路径提供直流通路，所述第一MOS管和所述第四MOS管的跨导和越大，所述第一放大路径的直流工作点建立时间越短；由所述第二MOS管和所述第三MOS管为所述第二放大路径提供直流通路，所述第二MOS管和所述第三MOS管的跨导和越大，所述第二放大路径的直流工作点建立时间越短；所述输入对管和所述交叉对管对所述差分输入信号的放大正好反相，由所述第一MOS管和所述第三MOS管的跨导差确定所述运算放大器的小信号特性，所述第一MOS管和所述第三MOS管的跨导差越小所述运算放大器的小信号特性越好。
进一步的改进是，所述共源共栅放大电路还包括第五MOS管和第六MOS管。
所述第五MOS管位于所述第一放大路径中，所述第五MOS管的源极连接所述第一MOS管的漏极，所述第五MOS管的漏极连接所述共源共栅电流源负载。所述第六MOS管位于所述第二放大路径中，所述第六MOS管的源极连接所述第二MOS管的漏极，所述第六MOS管的漏极连接所述共源共栅电流源负载。所述第五MOS管和所述第六MOS管的栅极都连接第一偏置电压。
进一步的改进是，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管都为NMOS管。
进一步的改进是，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管和所述第六MOS管都为NMOS管。
进一步的改进是，所述尾电流源由第七MOS管组成，所述第七MOS管为NMOS管，所述第七MOS管的源极接地、漏极连接所述第一MOS管的源极，所述第七MOS管的栅极连接第二偏置电压。
进一步的改进是，所述共源共栅电流源负载包括对称的第八MOS管和第九MOS管以及对称的第十MOS管和第十一MOS管，所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十一MOS管都是PMOS管；所述第八MOS管和所述第九MOS管的源极都接电源电压，所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的漏极连接在一起且连接到所述第一放大路径；所述第八MOS管的漏极连接所述第十MOS管的源极，所述第九MOS管的漏极连接所述第十一MOS管的源极，所述第十MOS管和所述第十一MOS管的栅极都连接第三偏置电压；所述第十一MOS管的漏极连接所述第二放大路径并作为单端信号输出端。
本发明通过在共源共栅放大电路中增加一对和输入对管相交叉的交叉对管，由于输入对管和交叉对管的MOS管都是对称设置的，故通过输入对管的一个MOS管和交叉对管的一个MOS管的跨导和的设定能够设定共源共栅放大电路的放大路径的直流通路大小；而通过输入对管的一个MOS管和交叉对管的一个MOS管的跨导差的设定能够设定运算放大器的小信号特性；相对于现有技术中大信号反应和小信号特性这两个指标之间必须折中，本发明能够实现对大信号响应和小信号特性分开调节，从而能实现加速大信号响应同时保持良好的小信号特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有运算放大器电路图；
图2是本发明实施例运算放大器电路图；
图3本发明实施例和现有运算放大器输出随输入的响应的仿真比较图。
具体实施方式
如图2所示，是本发明实施例运算放大器电路图；本发明实施例运算放大器,包括：共源共栅放大电路，尾电流源，共源共栅电流源负载；所述共源共栅放大电路分为对称的第一放大路径和第二放大路径。
所述共源共栅放大电路包括输入对管和交叉对管。
所述输入对管包括对称的第一MOS管M1和第二MOS管M2，所述交叉对管包括对称的第三MOS管M3和第四MOS管M4。
所述第一MOS管M1的栅极和所述第二MOS管M2的栅极分别连接差分输入信号INP和INN中的一个，图2中信号INP接所述第一MOS管M1的栅极、信号INN接所述第二MOS管M2的栅极。所述第三MOS管M3的栅极连接所述第一MOS管M1的栅极，所述第四MOS管M4的栅极连接所述第二MOS管M2的栅极。
所述第一MOS管M1、所述第二MOS管M2、所述第三MOS管M3和所述第四MOS管M4的源极都连接所述尾电流源。
所述第一MOS管M1的漏极连接到所述第一放大路径，所述第二MOS管M2的漏极连接到所述第二放大路径，所述第三MOS管M3的漏极连接所述第二MOS管M2的漏极，所述第四MOS管M4的漏极连接所述第一MOS管M1的漏极。
所述第一MOS管M1、所述第二MOS管M2、所述第三MOS管M3和所述第四MOS管M4的跨导分别通过调节宽长比实现。由于所述第一MOS管M1和所述第二MOS管M2对称，故所述第一MOS管M1和所述第二MOS管M2的宽长比相同，跨导也相同。由于所述第三MOS管M3和所述第四MOS管M4对称，故所述第三MOS管M3和所述第四MOS管M4的宽长比相同，跨导也相同。
由所述第一MOS管M1和所述第四MOS管M4为所述第一放大路径提供直流通路，所述第一MOS管M1和所述第四MOS管M4的跨导和越大，所述第一放大路径的直流工作点建立时间越短；由所述第二MOS管M2和所述第三MOS管M3为所述第二放大路径提供直流通路，所述第二MOS管M2和所述第三MOS管M3的跨导和越大，所述第二放大路径的直流工作点建立时间越短。
所述输入对管和所述交叉对管对所述差分输入信号的放大正好反相，由所述第一MOS管M1和所述第三MOS管M3的跨导差确定所述运算放大器的小信号特性，所述第一MOS管M1和所述第三MOS管M3的跨导差越小所述运算放大器的小信号特性越好。
所述共源共栅放大电路还包括第五MOS管M5和第六MOS管M6；所述第五MOS管M5位于所述第一放大路径中，所述第五MOS管M5的源极连接所述第一MOS管M1的漏极，所述第五MOS管M5的漏极连接所述共源共栅电流源负载；所述第六MOS管M6位于所述第二放大路径中，所述第六MOS管M6的源极连接所述第二MOS管M2的漏极，所述第六MOS管M6的漏极连接所述共源共栅电流源负载；所述第五MOS管M5和所述第六MOS管M6的栅极都连接第一偏置电压VB2。
在本发明实施例中，所述第一MOS管M1、所述第二MOS管M2、所述第三MOS管M3、所述第四MOS管M4、所述第五MOS管M5和所述第六MOS管M6都为NMOS管。在其它实施例中也能用PMOS管替换，本说明书中不再详细描述。
所述尾电流源由第七MOS管M7组成，所述第七MOS管M7为NMOS管，所述第七MOS管M7的源极接地、漏极连接所述第一MOS管M1的源极，所述第七MOS管M7的栅极连接第二偏置电压VB1。
所述共源共栅电流源负载包括对称的第八MOS管M8和第九MOS管M9以及对称的第十MOS管M10和第十一MOS管M11，所述第八MOS管M8、所述第九MOS管M9、所述第十MOS管M10和所述第十一MOS管M11都是PMOS管。
所述第八MOS管M8和所述第九MOS管M9的源极都接电源电压VDD，所述第八MOS管M8的栅极、所述第九MOS管M9的栅极和所述第十MOS管M10的漏极连接在一起且连接到所述第一放大路径也即连接到第五MOS管的漏极。
所述第八MOS管M8的漏极连接所述第十MOS管M10的源极，所述第九MOS管M9的漏极连接所述第十一MOS管M11的源极，所述第十MOS管M10和所述第十一MOS管M11的栅极都连接第三偏置电压VB3；
所述第十一MOS管M11的漏极连接所述第二放大路径也即连接到所述第六MOS管M6的漏极并作为单端信号输出端OUT。
如图3所示，本发明实施例和现有运算放大器输出随输入的响应的仿真比较图，曲线101是仿真输入信号，曲线102是现有运算放大器的仿真输出信号，曲线103是本发明实施例运算放大器的仿真输出信号。仿真具体条件为：单位增益运放在输入从0到1V的激励下输出从0到1的稳定时间：现有运算放大器：2.340μS；本发明实施例运算放大器：2.077μS，本发明实施例快了约11％。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种运算放大器,包括：共源共栅放大电路，尾电流源，共源共栅电流源负载；所述共源共栅放大电路分为对称的第一放大路径和第二放大路径；其特征在于：
所述共源共栅放大电路包括输入对管和交叉对管；
所述输入对管包括对称的第一MOS管和第二MOS管，所述交叉对管包括对称的第三MOS管和第四MOS管；
所述第一MOS管的栅极和所述第二MOS管的栅极分别连接差分输入信号中的一个，所述第三MOS管的栅极连接所述第一MOS管的栅极，所述第四MOS管的栅极连接所述第二MOS管的栅极；
所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的源极都连接所述尾电流源；
所述第一MOS管的漏极连接到所述第一放大路径，所述第二MOS管的漏极连接到所述第二放大路径，所述第三MOS管的漏极连接所述第二MOS管的漏极，所述第四MOS管的漏极连接所述第一MOS管的漏极；
所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的跨导分别通过调节宽长比实现；
由所述第一MOS管和所述第四MOS管为所述第一放大路径提供直流通路，所述第一MOS管和所述第四MOS管的跨导和越大，所述第一放大路径的直流工作点建立时间越短；由所述第二MOS管和所述第三MOS管为所述第二放大路径提供直流通路，所述第二MOS管和所述第三MOS管的跨导和越大，所述第二放大路径的直流工作点建立时间越短；
所述输入对管和所述交叉对管对所述差分输入信号的放大正好反相，由所述第一MOS管和所述第三MOS管的跨导差确定所述运算放大器的小信号特性，所述第一MOS管和所述第三MOS管的跨导差越小所述运算放大器的小信号特性越好；
所述共源共栅放大电路还包括第五MOS管和第六MOS管；
所述第五MOS管位于所述第一放大路径中，所述第五MOS管的源极连接所述第一MOS管的漏极，所述第五MOS管的漏极连接所述共源共栅电流源负载；
所述第六MOS管位于所述第二放大路径中，所述第六MOS管的源极连接所述第二MOS管的漏极，所述第六MOS管的漏极连接所述共源共栅电流源负载；
所述第五MOS管和所述第六MOS管的栅极都连接第一偏置电压。
2.如权利要求1所述的运算放大器,其特征在于：所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管都为NMOS管。
3.如权利要求1所述的运算放大器,其特征在于：所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管和所述第六MOS管都为NMOS管。
4.如权利要求2或3所述的运算放大器,其特征在于：所述尾电流源由第七MOS管组成，所述第七MOS管为NMOS管，所述第七MOS管的源极接地、漏极连接所述第一MOS管的源极，所述第七MOS管的栅极连接第二偏置电压。
5.如权利要求2或3所述的运算放大器,其特征在于：所述共源共栅电流源负载包括对称的第八MOS管和第九MOS管以及对称的第十MOS管和第十一MOS管，所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十一MOS管都是PMOS管；
所述第八MOS管和所述第九MOS管的源极都接电源电压，所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的漏极连接在一起且连接到所述第一放大路径；
所述第八MOS管的漏极连接所述第十MOS管的源极，所述第九MOS管的漏极连接所述第十一MOS管的源极，所述第十MOS管和所述第十一MOS管的栅极都连接第三偏置电压；
所述第十一MOS管的漏极连接所述第二放大路径并作为单端信号输出端。
CN201510024571.3A 2015-01-19 2015-01-19 运算放大器 Active CN104617898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510024571.3A CN104617898B (zh) 2015-01-19 2015-01-19 运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510024571.3A CN104617898B (zh) 2015-01-19 2015-01-19 运算放大器

Publications (2)

Publication Number Publication Date
CN104617898A CN104617898A (zh) 2015-05-13
CN104617898B true CN104617898B (zh) 2017-06-06

Family

ID=53152222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510024571.3A Active CN104617898B (zh) 2015-01-19 2015-01-19 运算放大器

Country Status (1)

Country Link
CN (1) CN104617898B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105897185B (zh) * 2016-04-28 2019-02-12 西安航天民芯科技有限公司 一种应用于低失调运算放大器的电路
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
CN115309218A (zh) * 2021-05-07 2022-11-08 浙江驰拓科技有限公司 一种电流基准电路和电源系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741328A (zh) * 2009-12-16 2010-06-16 清华大学 互补输入的循环折叠跨导运算放大器
CN101951236A (zh) * 2010-09-20 2011-01-19 东南大学 一种数字可变增益放大器
CN102098014A (zh) * 2010-12-24 2011-06-15 清华大学 带有预放大器的互补循环折叠增益自举跨导运算放大器
CN102176658A (zh) * 2011-03-15 2011-09-07 清华大学 宽带低功耗对称折叠mos管共源共栅放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564558B2 (ja) * 2008-09-19 2010-10-20 株式会社半導体理工学研究センター 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741328A (zh) * 2009-12-16 2010-06-16 清华大学 互补输入的循环折叠跨导运算放大器
CN101951236A (zh) * 2010-09-20 2011-01-19 东南大学 一种数字可变增益放大器
CN102098014A (zh) * 2010-12-24 2011-06-15 清华大学 带有预放大器的互补循环折叠增益自举跨导运算放大器
CN102176658A (zh) * 2011-03-15 2011-09-07 清华大学 宽带低功耗对称折叠mos管共源共栅放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
章云..折叠式共源共栅放大级的增益提升方法.《电子设计》.2008,第24卷(第8-2期), *

Also Published As

Publication number Publication date
CN104617898A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104218904B (zh) 轨至轨输入ab类输出的全差分运算放大器
JP5406113B2 (ja) 差動増幅回路
CN104617898B (zh) 运算放大器
CN105159382B (zh) 线性稳压器
CN103825557A (zh) 一种低功耗高线性度跨导放大器
CN106160683A (zh) 运算放大器
CN102195569B (zh) 功率放大器的共源共栅晶体管的正负反馈的系统和方法
CN105227142A (zh) 一种低压折叠式共源共栅跨导放大器
CN104253589A (zh) 静态电流均衡方法、输出级电路、ab类放大器及电子设备
CN108073218A (zh) 运算放大器电路及带隙基准源
CN101795111A (zh) 运算放大电路
KR100842405B1 (ko) 고전압 ｃｍｏｓ 레일-투-레일 입/출력 연산 증폭기
CN104901643B (zh) 共模抑制放大器
CN207442795U (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
CN110690865B (zh) 高跨导低输入电容轨到轨运放
CN113131886B (zh) 一种运算放大器
WO2015199918A1 (en) Slew rate control boost circuits and methods
CN109756192B (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
CN104617890B (zh) 调整射频放大器线性度的电路设计
CN109687832A (zh) 带有启动电路的全差分运算放大器
CN116846353A (zh) 比较器电路
CN105007052B (zh) 一种高增益甲乙类运算放大器电路
Centurelli et al. A very low-voltage differential amplifier for opamp design
CN103684299A (zh) 一种衬底驱动低电压低功耗运算放大器
CN104218907A (zh) 衬底驱动低电压轨到轨运算放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant