CN104600025B - 基板及其制作方法、显示装置 - Google Patents
基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN104600025B CN104600025B CN201510003793.7A CN201510003793A CN104600025B CN 104600025 B CN104600025 B CN 104600025B CN 201510003793 A CN201510003793 A CN 201510003793A CN 104600025 B CN104600025 B CN 104600025B
- Authority
- CN
- China
- Prior art keywords
- film
- cushion block
- conductive layer
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims description 132
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 33
- 239000010409 thin film Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 178
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000011540 sensing material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及薄膜制备技术领域，公开了一种基板及其制作方法、显示装置。所述基板包括一薄膜，所述薄膜中形成有过孔。在所述薄膜的过孔制作区形成有垫块，所述薄膜设置在所述垫块上。由于所述薄膜的表面高度一致，垫块的设置使得所述薄膜位于过孔制作区的部分的厚度减薄，可以保证形成的过孔的开口孔径较小，满足产品的尺寸要求，提高了产品的良率和性能。而位于非过孔制作区的薄膜厚度可以根据产品的需求来设置，提升了产品的特性。
Description
技术领域
本发明涉及薄膜制备技术领域，特别是涉及一种基板及其制作方法、显示装置。
背景技术
在平板显示器件中，不同导电层通常通过绝缘层中的过孔接触设置，来实现电性连接，例如：结合图1和图2所示，薄膜晶体管液晶显示器件中，像素电极4通过钝化层102中的过孔6＇与薄膜晶体管的漏电极3电性接触。因此，过孔工艺的优劣直接影响到产品的良率以及相关性能。其中，高分辨率产品中，过孔的尺寸是影响产品良率和性能的重要因素。
在实际的生产过程中，绝缘层的特性也很重要，好的绝缘层特性可以降低导电层之间的信号干扰，提高信噪比，降低功耗。其中，绝缘层的厚度越厚，对产品特性的提升效果越明显。但是，随着绝缘层厚度的增加，在绝缘层中形成的过孔的开口孔径也变大，影响产品品质和性能。
发明内容
本发明提供一种基板及其制作方法，用以解决在基板上的绝缘层中形成过孔时，无法同时满足过孔的尺寸要求和绝缘层的厚度要求的问题。
本发明还通过一种显示装置，采用如上所述的基板，用以提高产品的良率和性能。
为解决上述技术问题，本发明实施例中提供一种基板的制作方法，包括：
在衬底基板上形成薄膜；
在所述薄膜的过孔制作区形成过孔，所述制作方法还包括：
形成垫块，所述垫块位于所述薄膜的过孔制作区，在所述垫块上形成所述薄膜，所述薄膜远离衬底基板一侧的表面高度一致。
如上所述的制作方法，优选的是，所述制作方法还包括：
形成第一导电层；
形成第二导电层，所述薄膜为绝缘薄膜，位于所述第一导电层和第二导电层之间，所述第一导电层和第二导电层通过所述薄膜中的过孔电性连接。
如上所述的制作方法，优选的是，在形成垫块的步骤之前，形成所述第一导电层，所述垫块为导电材料；
在所述薄膜的过孔制作区形成过孔的步骤之后，形成所述第二导电层，所述第二导电层通过所述薄膜中的过孔和所述垫块与第一导电层电性连接。
如上所述的制作方法，优选的是，在形成垫块的步骤之后，形成所述第一导电层；
在所述薄膜的过孔制作区形成过孔的步骤之后，形成所述第二导电层，所述第二导电层通过所述薄膜中的过孔与第一导电层电性连接。
如上所述的制作方法，优选的是，所述基板为薄膜晶体管阵列基板；
所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层。
如上所述的制作方法，优选的是，所述基板包括背沟道结构的薄膜晶体管；
所述垫块包括有源层材料的部分，所述有源层材料的部分与有源层图形通过一次构图工艺形成。
如上所述的制作方法，优选的是，所述基板包括底栅型薄膜晶体管；
所述垫块包括有源层材料的部分和栅金属层材料的部分，所述有源层材料的部分与有源层图形通过一次构图工艺形成，所述栅金属层材料的部分与栅金属层图形通过一次构图工艺形成。
本发明实施例中还提供一种基板，包括设置在一衬底基板上的薄膜，所述薄膜中具有过孔，所述基板还包括：
垫块，所述薄膜位于所述垫块上，所述垫块与所述过孔的位置对应，所述薄膜远离所述衬底基板一侧的表面高度一致。
如上所述的基板，优选的是，所述基板还包括：
第一导电层；
第二导电层，所述薄膜为绝缘薄膜，位于所述第一导电层和第二导电层之间，所述第一导电层和第二导电层通过所述薄膜中的过孔电性连接。
如上所述的基板，优选的是，所述垫块位于所述第一导电层和所述薄膜之间，所述垫块为导电材料；
所述第二导电层通过所述薄膜中的过孔和所述垫块与第一导电层电性连接。
如上所述的基板，优选的是，所述第一导电层位于所述垫块上。
如上所述的基板，优选的是，所述基板为薄膜晶体管阵列基板；
所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层。
如上所述的基板，优选的是，所述基板包括背沟道结构的薄膜晶体管；
所述垫块包括有源层材料的部分，所述有源层材料的部分与有源层图形为同层结构。
如上所述的基板，优选的是，所述基板包括底栅型薄膜晶体管；
所述垫块还包括有源层材料的部分和栅金属层材料的部分，所述有源层材料的部分与有源层图形为同层结构，所述栅金属层材料的部分与栅金属层图形为同层结构。
如上所述的基板，优选的是，所述薄膜为树脂材料。
本发明实施例中还提供一种显示装置，包括如上所述的基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，当需要在基板的薄膜中形成过孔时，在所述薄膜的过孔制作区形成垫块，所述薄膜设置在所述垫块上，由于所述薄膜的表面高度一致，垫块的设置使得所述薄膜位于过孔制作区的部分的厚度减薄，可以保证形成的过孔的开口孔径较小，满足产品的尺寸要求，提高了产品的良率和性能。而位于非过孔制作区的薄膜厚度可以根据产品的需求来设置，提升了产品的特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中薄膜晶体管阵列基板的俯视图；
图2表示图1沿A-A的剖视图；
图3表示本发明实施例中薄膜晶体管阵列基板的俯视图；
图4表示图3沿B-B的剖视图。
具体实施方式
本发明提供一种基板的制作方法，包括在薄膜中形成过孔的步骤和在所述薄膜的过孔制作区形成垫块的步骤，所述薄膜设置在所述垫块上，由于所述薄膜的表面高度一致，垫块的设置使得所述薄膜位于过孔制作区的部分的厚度减薄，可以保证在所述薄膜中形成的过孔的开口孔径较小，满足产品的尺寸要求，提高了产品的良率和性能。而位于非过孔制作区的薄膜厚度可以根据产品的需求来设置，提升了产品的特性。
本发明的原理为：
一、所述薄膜为感光材料
在所述薄膜中形成过孔的过程为：采用掩膜板对所述薄膜进行曝光和显影，形成所述过孔。当所述薄膜的厚度增加时，需要增加曝光量，而曝光量的增加会使得形成的过孔的开口孔径变大。因此，曝光量越小，在所述薄膜中形成的过孔的开口孔径越小。
二、所述薄膜为非感光材料
在所述薄膜中形成过孔的过程为：在所述薄膜表面涂覆光刻胶，采用掩膜板对光刻胶进行曝光和显影，形成开口，所述开口对应所述薄膜的过孔制作区。以光刻胶为阻挡，通过所述开口对所述薄膜进行刻蚀，去除过孔制作区的薄膜，形成过孔。当所述薄膜的厚度增加时，需要增加刻蚀的能量或延长刻蚀的时间，这样会使得形成的过孔的开口孔径变大。
据此可知，所述薄膜的厚度越小，在所述薄膜中形成的过孔的开口孔径越小。为了同时保证过孔的尺寸要求和薄膜的厚度要求，可以仅减薄过孔制作区的薄膜厚度。
在对本发明的技术方案进行详细描述之前，先对本发明中涉及的相关概念解释如下：
在半导体器件制造中，需要用选定的图像、图形或物体对待处理的薄膜进行遮挡，以控制刻蚀的作用区域。上述的用于遮挡的具有特定图像的物体称为掩膜板。
刻蚀，是指用化学或物理方法有选择地去除薄膜不需要的部分的过程。刻蚀的基本目的是正确的复制出掩膜板的图形。刻蚀过程中，保留的光刻胶层不会受到腐蚀源显著的侵蚀或刻蚀，可作为掩蔽膜，保护薄膜中待保留的部分，而未被光刻胶保护的区域，则被选择性的刻蚀掉。
在半导体器件制造中有两种基本的刻蚀工艺：干法刻蚀和湿法刻蚀。
干法刻蚀利用气态中产生的等离子体，通过经光刻而开出的光刻胶开口，与暴露于等离子体中的薄膜行物理和化学反应，刻蚀掉薄膜上暴露的表面材料。其可以获得极其精确的特征图形，也就是尺寸控制精度极佳。
湿法刻蚀就是用液体化学试剂(如酸、碱和溶剂等)以化学的方式去除薄膜表面的材料。在通过湿法腐蚀获得特征图形时，也要通过经光刻开出的光刻胶开口，腐蚀掉露出的表面材料。
相对于干法刻蚀，湿法刻蚀具有较高的选择性和较高的刻蚀效率。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例中提供一种基板的制作方法，包括：
在衬底基板上形成薄膜；
在所述薄膜的过孔制作区形成过孔；
形成垫块，所述垫块位于所述薄膜的过孔制作区，在所述垫块上形成所述薄膜，所述薄膜远离衬底基板一侧的表面高度一致。
上述技术方案中，通过在薄膜的过孔制作区下方设置垫块，由于所述薄膜的表面高度一致，可以使得所述薄膜位于过孔制作区的部分的厚度减薄，从而保证在所述薄膜中形成的过孔的开口孔径较小，满足产品的尺寸要求，提高了产品的良率和性能。而位于非过孔制作区的薄膜厚度可以根据产品的需求来设置，提升了产品的特性。
相应地，本发明实施例中还提供一种基板，包括设置在一衬底基板上的薄膜，所述薄膜中具有过孔。所述基板还包括垫块，所述薄膜位于所述垫块上，所述垫块与所述过孔的位置对应，所述薄膜远离衬底基板一侧的表面高度一致。
在半导体器件中，所述基板上还形成有导电层，以及位于导电层之间的绝缘薄膜，用于实现特定的功能。例如：在显示器件中，薄膜晶体管阵列基板上形成有栅金属层、源漏金属层和透明导电层，以及位于相邻且层叠设置的导电层之间的绝缘薄膜，通过这些导电层形成阵列基板上的薄膜晶体管、栅线、数据线、公共信号线等，以实现显示功能。
而不同导电层通常通过位于两者之间的绝缘薄膜中的过孔电性连接。当采用本发明的技术方案在绝缘薄膜中形成过孔时，可以保证过孔的质量，提高产品的良率和性能。同时，位于非过孔制作区的绝缘薄膜的厚度可以根据产品的需求来设置，以减少信号干扰，提高信噪比，提升产品的特性。具体的制作方法为：
形成第一导电层；
形成第二导电层；
形成位于所述第一导电层和第二导电层之间的绝缘薄膜，所述第一导电层和第二导电层通过所述绝缘薄膜中的过孔电性连接。
在一个具体的实施例中，在形成垫块的步骤之前，形成所述第一导电层，使得所述第一导电层位于所述垫块和绝缘薄膜之间。并在所述绝缘薄膜的过孔制作区形成过孔的步骤之后，形成所述第二导电层，使得所述绝缘薄膜位于所述垫块和所述第二导电层之间。即，所述第一导电层、垫块、绝缘薄膜、第二导电层顺序设置在所述基板上，所述第一导电层位于靠近衬底基板的一侧。其中，所述垫块为导电材料，所述第二导电层通过所述薄膜中的过孔和所述垫块与第一导电层电性连接。
在另一个具体的实施例中，在形成垫块的步骤之后，形成所述第一导电层，使得所述垫块位于第一导电层和绝缘薄膜之间。并在所述绝缘薄膜的过孔制作区形成过孔的步骤之后，形成所述第二导电层，使得所述绝缘薄膜位于所述第一导电层和所述第二导电层之间。即，所述垫块、第一导电层、绝缘薄膜、第二导电层顺序设置在所述基板上，所述垫块位于靠近衬底基板的一侧。其中，所述垫块可以为导电材料，也可以为绝缘材料，所述第二导电层通过所述薄膜中的过孔与第一导电层电性连接。
对于薄膜晶体管阵列基板，当像素电极通过钝化层中的过孔与薄膜晶体管的漏电极电性连接时，所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层。所述透明导电层包括像素电极的图案，所述源漏金属层包括薄膜晶体管的源电极和漏电极的图案。
其中，所述钝化层可以为树脂材料，其远离衬底基板一侧的表面高度一致。在所述钝化层的过孔制作区设置有垫块，使得所述钝化层位于所述过孔制作区的部分的厚度减薄，形成的过孔的开口孔径较小。而所述钝化层位于非过孔制作区的部分的厚度可以根据产品的需求来设置，以减少信号干扰，提高信噪比，提升产品的特性。
优选地，所述垫块为导电材料，而导电层之间的绝缘薄膜可以覆盖整个衬底减薄，有效减少信号干扰，提高信噪比，提升产品的特性。对于薄膜晶体管阵列基板，当所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层时，所述垫块可以包括栅金属材料的部分和/或有源层材料的部分。具体的：
当所述基板包括背沟道结构的薄膜晶体管时，有源层和源漏金属层顺序设置在所述基板上，所述有源层位于靠近衬底基板的一侧。即，所述垫块包括有源层材料的部分，所述有源层材料的部分与有源层图形为同层结构，通过对同一有源层的一次构图工艺形成。
当所述基板包括底栅型薄膜晶体管时，栅金属层、栅绝缘层、有源层、源漏金属层顺序设置在所述基板上，所述栅金属层位于靠近衬底基板的一侧。所述垫块可以包括有源层材料的部分和栅金属层材料的部分，所述有源层材料的部分与有源层图形为同层结构，通过对同一有源层的一次构图工艺形成。所述栅金属层材料的部分与栅金属层图形为同层结构，通过对同一栅金属层的一次构图工艺形成。
下面以底栅型薄膜晶体管阵列基板为例来具体介绍本发明实施例中基板的制作方法。
其中，第一导电层为源漏金属层，包括薄膜晶体管的漏电极图案；第二导电层为透明导电层，包括像素电极的图案；所述薄膜为位于源漏金属层和透明导电层之间的钝化层，所述像素电极通过钝化层中的过孔与薄膜晶体管的漏电极电性连接。
结合图3和图4所示，所述制作方法具体包括：
步骤S1、提供一透明衬底基板100，例如：玻璃基板、石英基板或有机树脂基板；
步骤S2、在衬底基板100上形成栅金属层，对所述栅金属层进行构图工艺，形成薄膜晶体管的栅电极1、栅线10，以及垫块的栅金属层材料的部分30，所述垫块位于钝化层102的过孔制作区；
具体可以采用溅射或热蒸发的方法在衬底基板100上沉积一层厚度为的栅金属层，在栅金属层上形成光刻胶，对光刻胶进行曝光和显影处理，形成光刻胶保留区域和光刻胶不保留区域，其中，光刻胶保留区域至少对应栅电极1、栅线10，以及所述垫块的栅金属层材料的部分30所在的区域，光刻胶不保留区域对应其他区域。采用湿法刻蚀去除光刻胶不保留区域的栅金属层，形成包括栅电极1、栅线10，以及所述垫块的栅金属层材料的部分30的图案。最后剥离剩余的光刻胶，形成栅电极1、栅线10，以及所述垫块的栅金属层材料的部分30。
其中，栅金属可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
步骤S3、在完成步骤S2的衬底基板100上形成栅绝缘层101；
栅绝缘层101可以为单层结构，如：二氧化硅层、氮氧化硅层或氮化硅层，也可以为二氧化硅层和氮氧化硅层的复合层，或二氧化硅层和和氮化硅层的复合层，或二氧化硅层、氮氧化硅层和氮化硅层的复合层。
步骤S4、在完成步骤S3的衬底基板100上形成有源层，对所述有源层进行构图工艺，形成薄膜晶体管的有源层图形2，以及所述垫块的有源层材料的部分40；
其中，所述有源层的材料为硅半导体或氧化物半导体。
步骤S5、在完成步骤S4的衬底基板100上形成源漏金属层，对所述源漏金属层进行构图工艺，形成薄膜晶体管的源电极和漏电极3、栅线20；
其中，源漏金属可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
步骤S6、在完成步骤S5的衬底基板100上形成钝化层102，对钝化层102进行构图工艺，形成位于过孔制作区的过孔6；
钝化层102为树脂材料。
步骤S7、在完成步骤S6的衬底基板100上形成透明导电层，对透明导电层进行构图工艺，形成像素电极4，像素电极4通过钝化层102中的过孔6与薄膜晶体管的漏电极3电性接触。
通过上述步骤形成的薄膜晶体管阵列基板，钝化层102的过孔制作区下方设置有垫块，所述垫块包括栅金属层材料的部分30和有源层材料的部分40。由于钝化层102远离衬底基板100一侧的表面高度一致，所述垫块的设置使得钝化层102位于过孔制作区的部分的厚度减薄，形成的过孔6的开口孔径较小，提高了产品的良率和品质。而钝化层102位于非过孔制作区的部分的厚度可以根据产品的需求来设置，以减少信号干扰，提高信噪比，提升了产品的特性。
当然，上述只是以像素电极和薄膜晶体管的漏电极通过钝化层中的过孔电性连接为例，来具体介绍本发明的技术方案。对于薄膜晶体管阵列基板的非显示区域，不同导电层通过位于两者之间的绝缘薄膜中的过孔电性连接时，也可以通过本发明的技术方案来保证过孔的质量，提高产品的良率和品质，同时，绝缘薄膜的厚度也能够满足需求，提升了产品的特性。
需要说明的是，本发明的技术方案不仅适用于绝缘薄膜，也适用于在导电层或半导体层中形成过孔，同样能达到上述技术效果。
本发明实施例中还提供一种显示装置，其包括如上所述的基板，由于提高了基板上过孔的质量，从而提高了产品的良率和品质。同时，还能够保证基板上的绝缘薄膜的厚度满足需求，提升了产品的特性。
本发明的技术方案中，当需要在基板的薄膜中形成过孔时，在所述薄膜的过孔制作区形成垫块，所述薄膜设置在所述垫块上，由于所述薄膜的表面高度一致，垫块的设置使得所述薄膜位于过孔制作区的部分的厚度减薄，可以保证形成的过孔的开口孔径较小，满足产品的尺寸要求，提高了产品的良率和性能。而位于非过孔制作区的薄膜厚度可以根据产品的需求来设置，提升了产品的特性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (10)
1.一种基板的制作方法，包括：
在衬底基板上形成薄膜；
在所述薄膜的过孔制作区形成过孔，其特征在于，所述制作方法还包括：
形成垫块，所述垫块位于所述薄膜的过孔制作区，在所述垫块上形成所述薄膜，所述薄膜远离衬底基板一侧的表面高度一致，所述薄膜对应所述垫块所在区域的部分的厚度小于所述薄膜对应所述垫块周边的区域的部分的厚度；
所述制作方法还包括：
形成第一导电层；
形成第二导电层，所述薄膜为绝缘薄膜，位于所述第一导电层和第二导电层之间，所述第一导电层和第二导电层通过所述薄膜中的过孔电性连接；
在形成垫块的步骤之前，形成所述第一导电层，所述垫块为导电材料；
在所述薄膜的过孔制作区形成过孔的步骤之后，形成所述第二导电层，所述第二导电层通过所述薄膜中的过孔和所述垫块与第一导电层电性连接。
2.根据权利要求1所述的制作方法，其特征在于，所述基板为薄膜晶体管阵列基板；
所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层。
3.根据权利要求2所述的制作方法，其特征在于，所述基板包括背沟道结构的薄膜晶体管；
所述垫块包括有源层材料的部分，所述有源层材料的部分与有源层图形通过一次构图工艺形成。
4.根据权利要求2所述的制作方法，其特征在于，所述基板包括底栅型薄膜晶体管；
所述垫块包括有源层材料的部分和栅金属层材料的部分，所述有源层材料的部分与有源层图形通过一次构图工艺形成，所述栅金属层材料的部分与栅金属层图形通过一次构图工艺形成。
5.一种基板，包括设置在一衬底基板上的薄膜，所述薄膜中具有过孔，其特征在于，所述基板还包括：
垫块，所述薄膜位于所述垫块上，所述垫块与所述过孔的位置对应，所述薄膜远离所述衬底基板一侧的表面高度一致，所述薄膜对应所述垫块所在区域的部分的厚度小于所述薄膜对应所述垫块周边的区域的部分的厚度；
所述基板还包括：
第一导电层；
第二导电层，所述薄膜为绝缘薄膜，位于所述第一导电层和第二导电层之间，所述第一导电层和第二导电层通过所述薄膜中的过孔电性连接；
所述垫块位于所述第一导电层和所述薄膜之间，所述垫块为导电材料；
所述第二导电层通过所述薄膜中的过孔和所述垫块与第一导电层电性连接。
6.根据权利要求5所述的基板，其特征在于，所述基板为薄膜晶体管阵列基板；
所述第一导电层为源漏金属层，所述第二导电层为透明导电层，所述绝缘薄膜为位于源漏金属层和透明导电层之间的钝化层。
7.根据权利要求6所述的基板，其特征在于，所述基板包括背沟道结构的薄膜晶体管；
所述垫块包括有源层材料的部分，所述有源层材料的部分与有源层图形为同层结构。
8.根据权利要求6所述的基板，其特征在于，所述基板包括底栅型薄膜晶体管；
所述垫块还包括有源层材料的部分和栅金属层材料的部分，所述有源层材料的部分与有源层图形为同层结构，所述栅金属层材料的部分与栅金属层图形为同层结构。
9.根据权利要求5-8任一项所述的基板，其特征在于，所述薄膜为树脂材料。
10.一种显示装置，包括权利要求5-9任一项所述的基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510003793.7A CN104600025B (zh) | 2015-01-05 | 2015-01-05 | 基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510003793.7A CN104600025B (zh) | 2015-01-05 | 2015-01-05 | 基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600025A CN104600025A (zh) | 2015-05-06 |
| CN104600025B true CN104600025B (zh) | 2017-11-24 |
Family
ID=53125708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510003793.7A Active CN104600025B (zh) | 2015-01-05 | 2015-01-05 | 基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600025B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959993A (zh) * | 2005-11-04 | 2007-05-09 | 三菱电机株式会社 | 薄膜晶体管阵列基板及其制造方法与半透射液晶显示装置 |
| CN101097941A (zh) * | 2006-06-29 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 双面板型有机电致发光显示器件及其制造方法 |
| CN104465672A (zh) * | 2014-12-26 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| CN204257649U (zh) * | 2014-12-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
-
2015
- 2015-01-05 CN CN201510003793.7A patent/CN104600025B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1959993A (zh) * | 2005-11-04 | 2007-05-09 | 三菱电机株式会社 | 薄膜晶体管阵列基板及其制造方法与半透射液晶显示装置 |
| CN101097941A (zh) * | 2006-06-29 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 双面板型有机电致发光显示器件及其制造方法 |
| CN104465672A (zh) * | 2014-12-26 | 2015-03-25 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| CN204257649U (zh) * | 2014-12-26 | 2015-04-08 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104600025A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| CN102646632B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103378164B (zh) | 阵列基板及其制造方法 | |
| CN103715137B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN107452808A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN104157695B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN103765597B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层 | |
| CN104538348B (zh) | 过孔和显示基板的制作方法 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN111312731B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| WO2014015624A1 (zh) | 平板阵列基板、传感器及平板阵列基板的制造方法 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| CN108538859A (zh) | 阵列基板的制作方法 | |
| CN105446037B (zh) | 显示基板及其制作方法、显示器件 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| TWI459477B (zh) | 畫素結構及其製作方法 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |