CN104576393A - Rfldmos器件的制造方法 - Google Patents

Rfldmos器件的制造方法 Download PDF

Info

Publication number
CN104576393A
CN104576393A CN201310500029.1A CN201310500029A CN104576393A CN 104576393 A CN104576393 A CN 104576393A CN 201310500029 A CN201310500029 A CN 201310500029A CN 104576393 A CN104576393 A CN 104576393A
Authority
CN
China
Prior art keywords
layer
oxide layer
region
thermal oxide
forming region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310500029.1A
Other languages
English (en)
Other versions
CN104576393B (zh
Inventor
遇寒
李�昊
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310500029.1A priority Critical patent/CN104576393B/zh
Publication of CN104576393A publication Critical patent/CN104576393A/zh
Application granted granted Critical
Publication of CN104576393B publication Critical patent/CN104576393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种RFLDMOS器件的制造方法，包括步骤：硅衬底上形成P型外延层。依次形成第一垫氧化层和第二氮化硅层。定义出厚场氧层的形成区域并去除该区域的硬掩模层。在厚场氧层的形成区域中形成多个深沟槽。在厚场氧层的形成区域形成第三热氧化层。淀积第四多晶硅层将深沟槽完全填充并进行回刻。定义出鱼骨栅的形成区域并去除该区域的硬掩模层。进行热氧化分别在第四多晶硅层的顶部形成第四热氧化层、在鱼骨栅的形成区域形成第五热氧化层。进行CMP平坦化。依次形成栅氧化层和多晶硅栅。形成的P阱，N型漂移区，源区、漏区和P阱引出区。本发明能使鱼骨栅下的垫氧化层制作工艺简单，降低工艺成本。

Description

RFLDMOS器件的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种射频横向扩散金属氧化物半导体（RFLDMOS）器件的制造方法。
背景技术
在现有RFLDMOS工艺流程中，为了改善RFLDMOS器件输出电容，提升器件射频性能，常常需要使用深达10微米的厚场氧层（G-Field）工艺来降低器件输出电容，厚场氧层是形成在漏端焊盘的正下方，当厚场氧层的厚度增加后，漏极和衬底之间的介质层厚度增加，所以漏极和衬底之间形成的寄生电容会减少，所以通过增加厚场氧层的厚度能降低器件输出电容。由于厚场氧层位于核心器件区域，我们不能直接采用热氧化工艺来形成厚场氧层。现有技术中需要对厚场氧层进行单独制作，制作工艺步骤主要为：利用硬掩膜打开需要形成厚场氧层的区域；在该区域中刻蚀形成多个深沟槽；进行热氧化层将厚场氧层的区域中沟槽之间的硅氧化一部分；之后淀积多晶硅将深沟槽完全填满；再采用热氧化工艺对多晶硅进行氧化，最后在厚场氧层的区域形成包裹有硅的热氧化层结构，该结构即为厚场氧层，由于厚场氧层的厚度能够由深沟槽的深度决定，所以厚场氧层能够做的较厚。
同时，为了提升RFLDMOS器件栅可靠性，改善栅源漏电（IGSS）失效率，现有技术中需要在多晶硅栅引出的鱼骨栅下面做一层垫氧化层，其中鱼骨栅下面的垫氧化层和栅氧化层邻接且要求该垫氧化层的厚度大于栅氧化层的厚度，鱼骨栅直接由延伸到垫氧化层上方的多晶硅栅组成。所以现有技术中多晶硅栅和鱼骨栅是同时形成的，但是栅氧化层和鱼骨栅下面的垫氧化层由于具有不同的厚度，两者需要采用不同的工艺形成。现有技术中形成垫氧化层的工艺包括：专门做一次较薄的局部场氧（LOCOS）工艺来形成垫氧化层；或者使用双栅氧化（Dual Gate OX）工艺来实现，即通过两层氧化层的生长的方法，其中一层氧化工艺专门淀积一层厚氧化层来作为垫氧化层。这两种方法均会耗费大量的工艺步骤。
现有技术中形成厚场氧层和形成鱼骨栅下面的垫氧化层都是单独进行，各自需要较多的工艺步骤，所以工艺复杂，制作成本高。
发明内容
本发明所要解决的技术问题是提供一种RFLDMOS器件的制造方法，能将鱼骨栅下的垫氧化层的工艺集成到厚场氧层的工艺中，能使鱼骨栅下的垫氧化层制作工艺简单，降低工艺成本。
为解决上述技术问题，本发明提供的RFLDMOS器件的制造方法包括如下步骤：
步骤一、在一P型重掺杂的硅衬底上形成P型外延层。
步骤二、依次在所述P型外延层上形成第一垫氧化层和第二氮化硅层，由所述第一垫氧化层和所述第二氮化硅层组成硬掩膜层。
步骤三、采用光刻工艺定义出厚场氧层的形成区域，所述厚场氧层的形成区域位于后续形成的漏端焊盘的正下方；将所述厚场氧层的形成区域的所述硬掩模层去除并露出所述P型外延层表面。
步骤四、采用光刻刻蚀工艺在所述厚场氧层的形成区域中进行硅刻蚀并形成多个深沟槽，所述深沟槽的底部深入到所述硅衬底中。
步骤五、采用第一次热氧化工艺对形成所述深沟槽后的所述厚场氧层的形成区域中的硅进行氧化并形成第三热氧化层，所述第三热氧化层位于所述深沟槽的底面和侧面并所述深沟槽之间的硅包裹起来，所述深沟槽中还留有间隙。
步骤六、在形成所述第三热氧化层的所述硅衬底正面淀积第四多晶硅层，所述第四多晶硅层将所述深沟槽完全填充；采用回刻工艺将所述深沟槽外部的所述第四多晶硅层去除。
步骤七、采用光刻工艺定义出鱼骨栅的形成区域，将所述鱼骨栅的形成区域的所述硬掩模层去除并露出所述P型外延层表面。
步骤八、采用第二次热氧化工艺对所述第四多晶硅层和所述鱼骨栅的形成区域的硅同时进行氧化，所述第二次热氧化工艺在所述第四多晶硅层的顶部形成第四热氧化层、在所述鱼骨栅的形成区域形成第五热氧化层。
步骤九、采用化学机械研磨工艺对形成所述第四热氧化层和所述第五热氧化层的所述硅衬底进行平坦化，由平坦化后的所述第四热氧化层、所述第三热氧化层以及包裹在所述第四热氧化层和所述第三热氧化层中的硅组成所述厚场氧层；去除所述硬掩膜层。
步骤十、依次形成RFLDMOS器件的栅氧化层和多晶硅栅，所述栅氧化层和所述第五热氧化层相邻接，所述多晶硅栅延伸到所述第五热氧化层上方，由延伸到所述第五热氧化层上方的所述多晶硅栅组成所述鱼骨栅。
步骤十一、形成所述RFLDMOS器件的P阱，N型漂移区，N+区组成的源区和漏区，P+区组成的P阱引出区。
进一步的改进是，步骤一中形成的所述P型外延层的厚度为5微米～10微米。
进一步的改进是，步骤二中形成的所述第一垫氧化层的厚度为
进一步的改进是，步骤二中形成的所第二氮化硅层的厚度为
进一步的改进是，步骤五中形成的所述第三热氧化层的厚度为1.5微米～3微米。
进一步的改进是，步骤八中形成的所述第四热氧化层和所述第五热氧化层的厚度都为0.5微米～1微米。
进一步的改进是，还包括如下步骤：
步骤十二、在所述源区、所述漏区、所述P阱引出区和所述多晶硅栅的表面形成金属硅化物，其中所述源区和所述P阱引出区表面的所述金属硅化物连接在一起。
步骤十三、淀积层间膜；采用光刻刻蚀工艺对所述层间膜进行刻蚀并形成接触孔，并在所述接触孔中填充金属；所述接触孔的底部分别和所述多晶硅栅、所述P阱引出区、所述源区和所述漏区表面的所述金属硅化物接触。
步骤十四、淀积金属层，对所述金属层进行图形化分别形成栅极、P阱引出电极、源极和漏极，所述漏极通过所述漏端焊盘引出。
本发明能将鱼骨栅下的垫氧化层的工艺集成到厚场氧层的工艺中，能使鱼骨栅下的垫氧化层即第五热氧化层的制作工艺简单，降低工艺成本。所以本发明采用简单的工艺就能同时制备具有厚场氧层和鱼骨栅下的垫氧化层的RFLDMOS器件，其中厚场氧层位于漏端焊盘正下方，能够大大降低漏端和硅衬底之间的寄生电容，从而能够改善器件的输出电容，提升器件的频率特性；而鱼骨栅下的垫氧化层能够提升器件的栅可靠性，改善器件的IGSS失效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法的流程图；
图2-图8是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例方法的流程图；如图2至图8所示，是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例RFLDMOS器件的制造方法包括如下步骤：
步骤一、如图2所示，在一P型重掺杂的硅衬底1上形成轻掺杂的P型外延层2。较佳为，所述P型外延层2的厚度为为5微米～10微米。
步骤二、如图2所示，依次在所述P型外延层2上形成第一垫氧化层4和第二氮化硅层5，由所述第一垫氧化层4和所述第二氮化硅层5组成硬掩膜层。较佳为，所述第一垫氧化层4的厚度为所第二氮化硅层5的厚度为
步骤三、如图2所示，采用光刻工艺定义出厚场氧层的形成区域，所述厚场氧层的形成区域位于后续形成的漏端焊盘的正下方；将所述厚场氧层的形成区域的所述硬掩模层去除并露出所述P型外延层2表面。
步骤四、如图2所示，采用光刻刻蚀工艺在所述厚场氧层的形成区域中进行硅刻蚀并形成多个深沟槽3A，所述深沟槽3A的底部深入到所述硅衬底1中。
步骤五、如图3所示，采用第一次热氧化工艺对形成所述深沟槽3A后的所述厚场氧层的形成区域中的硅进行氧化并形成第三热氧化层3，所述第三热氧化层3位于所述深沟槽3A的底面和侧面并所述深沟槽3A之间的硅包裹起来，所述深沟槽3A中还留有间隙。较佳为，所述第三热氧化层3的厚度为1.5微米～3微米。
步骤六、如图4所示，在形成所述第三热氧化层3的所述硅衬底1正面淀积第四多晶硅层6，所述第四多晶硅层6将所述深沟槽3A完全填充；采用回刻工艺将所述深沟槽3A外部的所述第四多晶硅层6去除。
步骤七、如图5所示，采用光刻工艺定义出鱼骨栅109a的形成区域，将所述鱼骨栅109a的形成区域的所述硬掩模层去除并露出所述P型外延层2表面。所述鱼骨栅109a的形成区域和后续形成的多晶硅栅109的形成区域相邻接，且位于后续形成的N型漂移区106的上方。
步骤八、如图6所示，采用第二次热氧化工艺对所述第四多晶硅层6和所述鱼骨栅109a的形成区域的硅同时进行氧化，所述第二次热氧化工艺在所述第四多晶硅层6的顶部形成第四热氧化层7、在所述鱼骨栅109a的形成区域形成第五热氧化层8。较佳为，所述第四热氧化层7和所述第五热氧化层8的厚度都为0.5微米～1微米。
步骤九、如图7所示，采用化学机械研磨工艺对形成所述第四热氧化层7和所述第五热氧化层8的所述硅衬底1进行平坦化，由平坦化后的所述第四热氧化层7、所述第三热氧化层3以及包裹在所述第四热氧化层7和所述第三热氧化层3中的硅组成所述厚场氧层；去除所述硬掩膜层。
步骤十、如图8所示，依次形成RFLDMOS器件的栅氧化层108和多晶硅栅109，所述栅氧化层108和所述第五热氧化层8相邻接，所述多晶硅栅109延伸到所述第五热氧化层8上方，由延伸到所述第五热氧化层8上方的所述多晶硅栅109组成所述鱼骨栅109a。
步骤十一、如图8所示，形成所述LDMOS的P阱103，N型漂移区106，N+区组成的源区104和漏区107，P+区组成的P阱引出区105。所述P阱103和所述N型漂移区106都形成于所述P型外延层2中，被所述多晶硅栅109所覆盖的所述P阱103的表面用于形成沟道。所述源区104和所述P阱引出区105形成于所述P阱103中，所述源区104和所述多晶硅栅109的第一侧自对准；所述P阱引出区105用于引出所述P阱103。所述漏区107形成于所述N型漂移区106中，所述漏区107和所述多晶硅栅109的第二侧即所述鱼骨栅109a的第二侧相隔一段距离。
步骤十二、如图8所示，在所述源区104、所述漏区107、所述P阱引出区105和所述多晶硅栅109的表面形成金属硅化物111，其中所述源区104和所述P阱引出区105表面的所述金属硅化物111连接在一起。
步骤十三、如图8所示，淀积层间膜110；采用光刻刻蚀工艺对所述层间膜110进行刻蚀并形成接触孔112，并在所述接触孔112中填充金属；所述接触孔112的底部分别和所述多晶硅栅109、所述P阱引出区105、所述源区104和所述漏区107表面的所述金属硅化物111接触。
步骤十四、如图8所示，淀积金属层，对所述金属层进行图形化分别形成栅极、P阱引出电极、源极和漏极，所述漏极通过所述漏端焊盘引出。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种RFLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在一P型重掺杂的硅衬底上形成P型外延层；
步骤二、依次在所述P型外延层上形成第一垫氧化层和第二氮化硅层，由所述第一垫氧化层和所述第二氮化硅层组成硬掩膜层；
步骤三、采用光刻工艺定义出厚场氧层的形成区域，所述厚场氧层的形成区域位于后续形成的漏端焊盘的正下方；将所述厚场氧层的形成区域的所述硬掩模层去除并露出所述P型外延层表面；
步骤四、采用光刻刻蚀工艺在所述厚场氧层的形成区域中进行硅刻蚀并形成多个深沟槽，所述深沟槽的底部深入到所述硅衬底中；
步骤五、采用第一次热氧化工艺对形成所述深沟槽后的所述厚场氧层的形成区域中的硅进行氧化并形成第三热氧化层，所述第三热氧化层位于所述深沟槽的底面和侧面并所述深沟槽之间的硅包裹起来，所述深沟槽中还留有间隙；
步骤六、在形成所述第三热氧化层的所述硅衬底正面淀积第四多晶硅层，所述第四多晶硅层将所述深沟槽完全填充；采用回刻工艺将所述深沟槽外部的所述第四多晶硅层去除；
步骤七、采用光刻工艺定义出鱼骨栅的形成区域，将所述鱼骨栅的形成区域的所述硬掩模层去除并露出所述P型外延层表面；
步骤八、采用第二次热氧化工艺对所述第四多晶硅层和所述鱼骨栅的形成区域的硅同时进行氧化，所述第二次热氧化工艺在所述第四多晶硅层的顶部形成第四热氧化层、在所述鱼骨栅的形成区域形成第五热氧化层；
步骤九、采用化学机械研磨工艺对形成所述第四热氧化层和所述第五热氧化层的所述硅衬底进行平坦化，由平坦化后的所述第四热氧化层、所述第三热氧化层以及包裹在所述第四热氧化层和所述第三热氧化层中的硅组成所述厚场氧层；去除所述硬掩膜层；
步骤十、依次形成RFLDMOS器件的栅氧化层和多晶硅栅，所述栅氧化层和所述第五热氧化层相邻接，所述多晶硅栅延伸到所述第五热氧化层上方，由延伸到所述第五热氧化层上方的所述多晶硅栅组成所述鱼骨栅；
步骤十一、形成所述RFLDMOS器件的P阱，N型漂移区，N+区组成的源区和漏区，P+区组成的P阱引出区。
2.如权利要求1所述的方法，其特征在于：步骤一中形成的所述P型外延层的厚度为5微米～10微米。
3.如权利要求1所述的方法，其特征在于：步骤二中形成的所述第一垫氧化层的厚度为
4.如权利要求1所述的方法，其特征在于：步骤二中形成的所第二氮化硅层的厚度为
5.如权利要求1所述的方法，其特征在于：步骤五中形成的所述第三热氧化层的厚度为1.5微米～3微米。
6.如权利要求1所述的方法，其特征在于：步骤八中形成的所述第四热氧化层和所述第五热氧化层的厚度都为0.5微米～1微米。
7.如权利要求1所述的方法，其特征在于：还包括如下步骤：
步骤十二、在所述源区、所述漏区、所述P阱引出区和所述多晶硅栅的表面形成金属硅化物，其中所述源区和所述P阱引出区表面的所述金属硅化物连接在一起；
步骤十三、淀积层间膜；采用光刻刻蚀工艺对所述层间膜进行刻蚀并形成接触孔，并在所述接触孔中填充金属；所述接触孔的底部分别和所述多晶硅栅、所述P阱引出区、所述源区和所述漏区表面的所述金属硅化物接触；
步骤十四、淀积金属层，对所述金属层进行图形化分别形成栅极、P阱引出电极、源极和漏极，所述漏极通过所述漏端焊盘引出。
CN201310500029.1A 2013-10-22 2013-10-22 Rfldmos器件的制造方法 Active CN104576393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310500029.1A CN104576393B (zh) 2013-10-22 2013-10-22 Rfldmos器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310500029.1A CN104576393B (zh) 2013-10-22 2013-10-22 Rfldmos器件的制造方法

Publications (2)

Publication Number Publication Date
CN104576393A true CN104576393A (zh) 2015-04-29
CN104576393B CN104576393B (zh) 2017-08-08

Family

ID=53092154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310500029.1A Active CN104576393B (zh) 2013-10-22 2013-10-22 Rfldmos器件的制造方法

Country Status (1)

Country Link
CN (1) CN104576393B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063266A1 (en) * 2000-11-22 2002-05-30 Suk-Kyun Lee Semiconductor element and manufacturing method thereof
US20060270171A1 (en) * 2005-05-25 2006-11-30 Li-Che Chen MOS transistor device structure combining Si-trench and field plate structures for high voltage device
CN102522363A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 深槽隔离结构的制造方法
CN103035719A (zh) * 2012-08-30 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及其制造方法
CN103035610A (zh) * 2012-06-08 2013-04-10 上海华虹Nec电子有限公司 Rfldmos中连接阱和基板的电连接结构及制造方法
CN103035514A (zh) * 2012-05-16 2013-04-10 上海华虹Nec电子有限公司 Rfldmos中形成厚氧化硅隔离层的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020063266A1 (en) * 2000-11-22 2002-05-30 Suk-Kyun Lee Semiconductor element and manufacturing method thereof
US20060270171A1 (en) * 2005-05-25 2006-11-30 Li-Che Chen MOS transistor device structure combining Si-trench and field plate structures for high voltage device
CN102522363A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 深槽隔离结构的制造方法
CN103035514A (zh) * 2012-05-16 2013-04-10 上海华虹Nec电子有限公司 Rfldmos中形成厚氧化硅隔离层的制造方法
CN103035610A (zh) * 2012-06-08 2013-04-10 上海华虹Nec电子有限公司 Rfldmos中连接阱和基板的电连接结构及制造方法
CN103035719A (zh) * 2012-08-30 2013-04-10 上海华虹Nec电子有限公司 射频ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN104576393B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
US9755067B2 (en) Semiconductor device and fabrication method thereof
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US8129779B2 (en) Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
CN102760669B (zh) 具有埋入式位线及垂直晶体管的存储装置以及其制作方法
KR20180111534A (ko) 반도체 장치 및 그 제조 방법
TWI599041B (zh) 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US20110079844A1 (en) Trench mosfet with high cell density
KR101960547B1 (ko) 반도체 장치 및 그 제조 방법
US20110068389A1 (en) Trench MOSFET with high cell density
US8455946B2 (en) Lateral stack-type super junction power semiconductor device
CN106024607A (zh) 屏蔽栅功率mosfet的制造方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN115938943A (zh) Ldmos器件及其制造方法
CN112271134B (zh) 半导体功率器件的制造方法
CN103579317A (zh) 栅极结构及制造方法
JP2016086002A (ja) 半導体装置及びその製造方法
US11658209B2 (en) Method for manufacturing a semiconductor super-junction device
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
CN104576393A (zh) Rfldmos器件的制造方法
CN102339827B (zh) 金氧半导体场效晶体管与肖特基二极管的整合及制作方法
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
CN104218080A (zh) 射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant