CN104520990B - 用于堆叠式封装的无源元件及细间距通孔的并入 - Google Patents

用于堆叠式封装的无源元件及细间距通孔的并入 Download PDF

Info

Publication number
CN104520990B
CN104520990B CN201380041363.3A CN201380041363A CN104520990B CN 104520990 B CN104520990 B CN 104520990B CN 201380041363 A CN201380041363 A CN 201380041363A CN 104520990 B CN104520990 B CN 104520990B
Authority
CN
China
Prior art keywords
package
glass
die
glass via
via bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380041363.3A
Other languages
English (en)
Other versions
CN104520990A (zh
Inventor
拉温德拉·V·社诺伊
赖关余
菲利普·贾森·斯蒂法诺
马里奥·弗朗西斯科·韦莱兹
龙海·金
叶夫根尼·彼得罗维奇·古塞夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Tracking Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracking Ltd filed Critical Tracking Ltd
Publication of CN104520990A publication Critical patent/CN104520990A/zh
Application granted granted Critical
Publication of CN104520990B publication Critical patent/CN104520990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Micromachines (AREA)

Abstract

本发明提供用于可在紧凑的三维封装中使用的玻璃通孔棒的系统、方法及设备，包含堆叠式封装PoP。所述玻璃通孔棒可在所述PoP中提供高密度电互连件。在一些实施方案中，所述玻璃通孔棒可包含集成无源组件。还提供使用玻璃通孔棒的封装方法。

Description

用于堆叠式封装的无源元件及细间距通孔的并入
优先权主张
本申请案主张以下各申请案的优先权：2012年8月3日申请的题为“用于堆叠式封装的无源元件及细间距通孔的并入(INCORPORATION OF PASSIVES&FINE PITCH THROUGHVIA FOR PACKAGE ON PACKAGE)”的第61/679,625号(代理人案号QUALP169PUS/123236P1)美国临时申请案，及2013年1月23日申请的题为“用于堆叠式封装的无源元件及细间距通孔的并入(INCORPORATION OF PASSIVES AND FINE PITCH THROUGH VIA FOR PACKAGE ONPACKAGE)”的美国专利申请案13/748,294，所述两个申请案以其全文引用的方式并入本文中且用于所有目的。
技术领域
本发明一般来说涉及装置的封装且更明确地说，涉及用于互连封装的多个层、衬底、半导体裸片或其它组件的玻璃通孔棒。
背景技术
微电子装置可包含包含机电系统(EMS)裸片的多个组件。举例来说，EMS裸片可电连接到电子装置中的驱动集成电路(IC)裸片。机电系统包含具有电及机械元件、致动器、换能器、传感器、光学组件(包含镜面)及电子元件的装置。机电系统可以多种尺度制造，包含(但不限于)微尺度及纳米尺度。微机电系统(MEMS)装置可包含大小范围在约一微米到数百微米或大于数百微米的结构。纳米机电系统(NEMS)装置可包含大小小于一微米(包含例如小于数百纳米的大小)的结构。
系统中的封装可保护系统的功能单元免受环境影响，为系统组件提供机械支撑，及为电互连件提供接口。具有多个堆叠裸片的三维(3-D)封装可减小微电子系统中的封装大小。
发明内容
本发明的系统、方法及装置各自具有若干创新方面，其中没有单个方面单独负责本文所揭示的合乎需要的属性。
本发明中所描述的标的物的一个创新方面可在一种堆叠式封装(PoP)中实施，所述堆叠式封装包含与第二封装垂直地集成的底部封装，其中所述底部封装包含第一裸片及至少一个玻璃通孔棒，且所述第二封装包含第二裸片，使得所述第一裸片通过一或多个玻璃通孔棒与所述第二裸片电通信。在一些实施方案中，所述底部封装进一步包含内嵌所述第一裸片及所述玻璃通孔棒的模具。
所述第一裸片及所述第二裸片可独立地为(例如)逻辑裸片、存储器裸片、微机电系统(MEMS)裸片、射频(RF)裸片、功率集成电路(IC)裸片、传感器裸片，及致动器裸片。在一些实施方案中，所述第一裸片及所述第二裸片为不同类型的裸片。举例来说，在一些实施方案中，所述第一裸片为逻辑裸片且所述第二裸片为存储器裸片。举例来说，所述存储器裸片可通过倒装芯片附接附接到衬底。在一些实施方案中，所述存储器裸片可为硅穿孔(TSV)存储器裸片。在一些其它实施方案中，所述第一裸片及所述第二裸片可为相同类型的裸片。举例来说，在一些实施方案中，所述第一裸片及所述第二裸片均可为存储器裸片，均可为逻辑裸片，或均可为MEMS裸片。所述堆叠式封装可进一步包含与所述底部封装及所述第二封装垂直地集成的第三封装，使得所述第二封装安置在所述底部封装与所述第三封装之间。
在一些实施方案中，所述玻璃通孔棒包含集成无源组件。集成无源组件的实例包含电阻器、电感器及电容器，及其组合。所述堆叠式封装可进一步包含附接到所述底部封装且与所述底部封装电通信的电子装置印刷电路板(PCB)。
本发明中所描述的标的物的另一创新方面可在一种封装中实施，所述封装包含封装衬底、裸片及玻璃棒，所述玻璃棒包含与所述裸片电通信的一或多个玻璃穿孔。所述封装可进一步包含内嵌所述玻璃棒及所述裸片的模具，其中所述模具安置在所述封装衬底上且附接到所述封装衬底。在一些实施方案中，所述一或多个玻璃穿孔提供延伸穿过所述模具的厚度的导电路径。
本发明中所描述的标的物的另一创新方面可在一种方法中实施，所述方法包含将裸片放置在封装衬底上，将一或多个玻璃通孔棒放置在所述封装衬底上，及经由焊料回焊将所述裸片及所述一或多个玻璃通孔棒附接到所述衬底，使得所述一或多个玻璃通孔棒与所述裸片电通信。在一些实施方案中，所述方法进一步包含将模制化合物施配在所述衬底上且使所述模制化合物固化。所述方法可进一步包含在将所述裸片放置在所述封装衬底上之前测试所述裸片。所述方法可进一步包含在将所述一或多个玻璃通孔棒放置在所述封装衬底上之前测试所述一或多个玻璃通孔棒。
在附图及下文描述中阐述本说明书中描述的标的物的一或多个实施方案的细节。其它特征、方面及优点将从所述描述、图式及权利要求书而变得显而易见。应注意，以下各图的相对尺寸可能未按比例绘制。
附图说明
图1A到1C展示玻璃通孔棒的等距示意性说明的实例。
图2展示包含无源组件的玻璃通孔棒的一部分的等距示意性说明的实例。
图3展示说明用于玻璃通孔棒的分批制造工艺的流程图的实例。
图4展示说明使用光可图案化玻璃进行的用于玻璃通孔棒的制造工艺的流程图的实例。
图5A到5G展示制作玻璃通孔棒的方法中的各个阶段的横截面示意性说明的实例。
图5H展示包含形成于沟槽中的集成电容器的玻璃通孔棒的实例。
图6展示包含玻璃通孔棒的堆叠式封装(PoP)的示意性横截面说明的实例。
图7到11展示说明使用玻璃通孔棒进行的PoP工艺的流程图的实例。
图12A及12B展示说明包含与玻璃通孔棒电连接的已封装半导体芯片的显示装置的系统框图的实例。
各个图式中的相似参考数字及名称指示相似元件。
具体实施方式
以下描述涉及出于描述本发明的创新方面的目的的某些实施方案。然而，所属领域的技术人员将容易认识到，可以许多不同方式应用本文中的教示。因而，所述教示并不希望仅限于图中所描绘的实施方案，而实际上具有广泛适用性，如所属领域的技术人员将容易显而易见的。
本文所描述的一些实施方案涉及包含玻璃穿孔的玻璃通孔棒。玻璃通孔棒可用以(例如)在堆叠三维(3-D)封装中提供层级间连接。在一些实施方案中，玻璃通孔棒可为堆叠式封装(PoP)的部分。在一些实施方案中，玻璃通孔棒可包含玻璃穿孔的高密度阵列。在一些实施方案中，玻璃通孔棒可包含在玻璃通孔棒的表面上及/或嵌入于玻璃通孔棒内的一或多个无源组件。
本文所描述的一些实施方案涉及包含玻璃通孔棒的封装。在一些实施方案中，所述封装可为PoP或经配置用于PoP封装的离散封装。所述封装可包含嵌入于模具结构内的一或多个半导体裸片及一或多个玻璃通孔棒。玻璃通孔棒可具有在玻璃通孔棒上或玻璃通孔棒内的一或多个无源组件。所述封装可进一步包含例如焊料球等层级间互连件。
本文所描述的一些实施方案涉及制造玻璃通孔棒的方法。制造玻璃通孔棒的方法可包含形成及填充大面积玻璃衬底的玻璃穿孔及使衬底单体化以形成多个玻璃通孔棒。在一些实施方案中，可在单体化之前在玻璃衬底上形成无源组件。在一些实施方案中，形成玻璃穿孔可包含图案化及蚀刻光可图案化玻璃。本文所描述的一些实施方案涉及制造包含玻璃通孔棒的封装的方法。制造包含玻璃通孔棒的封装的方法可包含形成内嵌一或多个半导体裸片及一或多个玻璃通孔棒的模具结构。
可实施本发明中所描述的标的物的特定实施方案以实现以下可能优点中的一或多者。在一些实施方案中，玻璃通孔棒可提供将通孔间距从500微米按比例调整到50微米及将通孔直径从200微米按比例调整到30微米的能力。按比例调整间距及直径的优点包含制造较小封装及增加容量及封装设计中的灵活性。
在一些实施方案中，无源组件可与玻璃通孔棒共同制造及并入到玻璃通孔棒中。将无源组件并入到玻璃通孔棒中的优点包含以下能力：将无源组件放置成在封装中更接近半导体裸片，减少电路径长度，增加性能，减少组件的数目，简化组合件，及减少成本。
在一些实施方案中，可在将玻璃通孔棒并入到封装中之前测试玻璃通孔棒。测试通孔及无源组件的能力可在组装已知的良好组件的后续工艺中提供高产量。在一些实施方案中，玻璃通孔棒可促进制造堆叠裸片封装。
包含EMS装置及集成电路装置的装置的封装可保护装置的功能单元免受环境影响，为装置提供机械支撑，及为装置与衬底之间的电互连提供高密度接口。
本文所描述的实施方案涉及包含玻璃穿孔的玻璃通孔棒。玻璃通孔棒可用以(例如)在堆叠三维(3-D)封装中提供层级间连接。在一些实施方案中，玻璃通孔棒可为PoP的部分。下文关于图6进一步描述包含玻璃通孔棒的PoP。
图1A到1C展示玻璃通孔棒的等距示意性说明的实例。图1A展示包含玻璃穿孔106的玻璃通孔棒100的实例。玻璃通孔棒100具有长度L、宽度W及高度H。(应注意，几何布置未按比例展示，其中扩大了高度以用于说明的目的。)玻璃通孔棒100的实例尺寸包含介于约1毫米与6毫米之间的长度L、介于约1毫米与6毫米之间的宽度W，及介于约300微米与700微米之间的高度H。在其中玻璃通孔棒100将封装在如下文关于图6及7所描述的模具结构中的实施方案中，高度H可等于模具结构的厚度。在一些实施方案中，玻璃通孔棒的长度及宽度可较大，例如，高达约15毫米。虽然图1A及剩余各图的实例中的玻璃通孔棒100为矩形立方体，但玻璃通孔棒100可具有任何形状。举例来说，玻璃通孔棒100可具有适合于特定封装布局的3-D L形状、圆柱形形状或其它形状，其中尺寸大约为约1毫米到15毫米。此外，尽管在相关联的图中描绘为透明的，但玻璃通孔棒100可为透明的或非透明的。玻璃通孔棒可为硼硅酸盐玻璃、碱石灰玻璃、石英、派热克斯玻璃(Pyrex)或其它合适的玻璃材料。在一些实施方案中，玻璃衬底为可通过激光辐射烧蚀的硼硅酸盐玻璃衬底。在一些实施方案中，玻璃衬底为光可图案化玻璃衬底。
玻璃穿孔106延伸穿过玻璃通孔棒100，从而在对置面之间提供导电路径。玻璃通孔106的实例直径可在约30微米与100微米的范围内。玻璃穿孔100还可具有任何适当形状。举例来说，在某些实施方案中，用于玻璃穿孔100的通孔开口可为圆形、半圆形、卵形、矩形、多边形、具有磨圓的边缘的矩形，多边形尖锐边缘或具有其它形状。并且，根据各种实施方案，玻璃穿孔100可具有线性或弯曲侧壁轮廓。玻璃通孔棒100可包含按任何规则或不规则布置放置或排列的任何数目个玻璃穿孔。举例来说，玻璃通孔棒100可具有介于约1个与24个之间的数目个玻璃穿孔106。玻璃通孔棒中的玻璃穿孔106的实例间距(中心到中心距离)可在约40微米到约200微米的范围内。在一些实施方案中，玻璃穿孔棒106具有等于或小于约100微米的间距。
在一些实施方案中，玻璃通孔棒100可包含经部分地填充或未经填充的玻璃穿孔。图1B展示包含玻璃穿孔106及未经填充的玻璃穿孔132的玻璃通孔棒100的实例，所述未经填充的玻璃穿孔可通过添加导电材料而形成为玻璃穿孔。在一些实施方案中，玻璃穿孔棒可具备用于特定封装布局的玻璃穿孔106及未经填充的玻璃穿孔132的布置。未经填充的玻璃穿孔132可促进大规模生产玻璃通孔棒100，而不会浪费不用于特定布局的导电材料。在一些实施方案中，玻璃通孔棒100可包含填充有非导电材料的玻璃穿孔。图1C展示包含玻璃穿孔106及经填充的非导电通孔134的玻璃通孔棒100的实例。在一些实施方案中，经填充的非导电通孔134可填充有热导电填充材料。热导电填充材料可充当将热量从玻璃通孔棒100的一侧上的装置转移到另一侧的热导电路径。在一些实施方案中，经填充的非导电通孔134可填充有密封通孔以防止液体或气体穿过通孔转移的填充材料。在一些实施方案中，经填充的非导电通孔134可填充有对玻璃通孔棒100提供机械支撑及/或应力释放的填充材料。在一些实施方案中(未图示)，玻璃通孔棒100可包含保形地涂布有导电材料的玻璃穿孔。玻璃穿孔的内部可保持未经填充或填充有如上文所描述的非导电材料。
在一些实施方案中，玻璃通孔棒100在其面中的一或多者上具备导电布线。在一些实施方案中，玻璃通孔棒100具备一或多个集成无源组件。集成无源组件为设置在面中的一或多者上或嵌入于玻璃通孔棒100内的无源组件。图2展示包含无源组件的玻璃通孔棒的一部分的等距示意性说明的实例。玻璃通孔棒100包含顶表面138a及延伸穿过玻璃通孔棒100的玻璃穿孔106。包含电容器144及电阻器142的无源组件可形成于顶表面138a上。经电镀的导电布线140还可形成于表面138a上。在一些实施方案中，可连接多个玻璃穿孔106以形成螺线管型电感器或圆形或细长环型电感器。在图2的实例中，描绘通过连接顶表面138a及底表面(未图示)上的多个玻璃穿孔106形成的螺线管电感器146的一部分。如所说明，为了形成螺线管电感器146，将玻璃穿孔连接到玻璃通孔棒的顶表面138a上的对角地邻近的玻璃穿孔，同时将玻璃穿孔连接到玻璃通孔棒的底表面上的侧向地邻近的通孔，且反过来也一样。
下文关于图3到5G描述用于制造玻璃通孔棒的制造工艺。在一些实施方案中，可按分批层级工艺制造玻璃通孔棒。分批层级工艺同时形成多个玻璃通孔棒。图3展示说明用于玻璃通孔棒的分批制造工艺的流程图的实例。工艺200在框202处开始，在框202处，在玻璃衬底的一或多个表面上形成用于多个玻璃通孔棒的无源组件。玻璃衬底可为面板、子面板、晶片、子晶片或其它适当类型的衬底。举例来说，在一些实施方案中，玻璃衬底可为具有大约4平方米或大于4平方米的面积的玻璃板或面板。在一些其它实施方案中，玻璃衬底可为具有100毫米、150毫米或其它适当直径的磨圆衬底。玻璃衬底的厚度可与将由玻璃衬底制成的玻璃通孔棒的高度相同。实例厚度在约300微米到约700微米的范围内。在一些实施方案中，如果(例如)可在后续处理中将玻璃衬底变薄，那么玻璃衬底的厚度可大于玻璃通孔棒的厚度。
玻璃衬底可为或包含(例如)硼硅酸盐玻璃、碱石灰玻璃、石英、派热克斯玻璃(Pyrex)或其它合适的玻璃材料。在一些实施方案中，玻璃衬底为可通过激光辐射烧蚀的硼硅酸盐玻璃衬底。在一些实施方案中，玻璃衬底可具有匹配封装的另一组件的热膨胀系数(CTE)或介于封装的两个或两个以上组件的CTE之间的CTE。举例来说，玻璃衬底可具有匹配硅的约3.4百万分之一每摄氏度(ppm/℃)的相对较低的CTE、匹配PCB或模制化合物的约10百万分之一每摄氏度的相对较高的CTE，或介于此等组件之间的CTE。在一些实施方案中，玻璃衬底为光可图案化玻璃衬底。下文关于图4进一步论述光可图案化玻璃。
在玻璃衬底的一或多个表面上形成无源组件可包含一或多个薄膜沉积及蚀刻操作。举例来说，可沉积及图案化一或多个金属、电介质及钝化层以形成无源组件。沉积技术的实例可包含PVD、CVD、原子层沉积(ALD)、电解电镀及无电极电镀。在一些实施方案中，无源组件包含一或多个电容器、电感器及/或电阻器。在一些实施方案中，无源组件可包含可变电容器、可变电抗器、滤波器、变压器、耦合器、定向耦合器、功率分配器(powersplitter)、传输线、波导及/或天线。
工艺200在框204处继续，在框204处，在玻璃衬底中形成用于多个玻璃通孔棒的玻璃穿孔。框204可涉及喷砂工艺、激光烧蚀工艺或光图案化工艺。工艺200在框206处继续，在框206处，将所述玻璃穿孔金属化以形成玻璃穿孔。框206可包含(例如)电镀工艺，例如无电极电镀或电镀。在一些实施方案中，玻璃穿孔可填充有金属。在一些其它实施方案中，玻璃穿孔的内表面可涂布有金属，其中玻璃穿孔的剩余部分保持未经填充或填充有导电材料(例如，金属)或非导电材料(例如，电介质)。框206还可包含在玻璃衬底的一或多个表面上形成一或多个布线(例如)以电连接多个玻璃穿孔。在一些实施方案中，框206可包含对玻璃穿孔填充导电膏。
在一些实施方案中，在框204之后，可将玻璃穿孔连接到一或多个表面无源组件及/或互连到彼此以形成(例如)一或多个螺线管型电感器。在一些实施方案中，在框206中形成的玻璃穿孔中的一些玻璃穿孔或全部及在框202中形成的表面无源组件可在框206之后保持不连接。在一些此类实施方案中，可在后续处理中(例如，在PoP工艺期间)连接玻璃穿孔及无源组件。
工艺200在框208处继续，在框208处，将玻璃衬底单体化以形成多个玻璃通孔棒，每一玻璃通孔棒包含玻璃穿孔且在形成的情况下包含表面无源组件。切割可包含形成将沿着其切削玻璃衬底的切割迹道，及用切割锯或激光沿着所述切割迹道切削。根据各种实施方案，在框208中形成的玻璃通孔棒的侧向尺寸可介于约1毫米与15毫米之间，例如，介于约1毫米与6毫米之间。
图4展示说明使用光可图案化玻璃进行的用于玻璃通孔棒的制造工艺的流程图的实例。图5A到5G展示制作玻璃通孔棒的方法中的各个阶段的横截面示意性说明的实例。首先转向图4，工艺250在框252处开始，在框252处，将光可图案化玻璃中的玻璃穿孔图案化。在一些实施方案中，“图案化”可指改变光可图案化玻璃的化学或结晶结构以形成经变更的区及未经变更的区。光可图案化玻璃可包含掺杂有例如银(Ag)及铈(Ce)等一或多个贵金属的氧化硅/氧化锂(SiO2/Li2O)基玻璃。用电磁辐射及热处理光可图案化玻璃可产生化学反应，所述化学反应显现玻璃可用例如氢氟酸(HF)等蚀刻剂蚀刻。光可图案化玻璃的实例包含生命生物科学(Life BioScience)有限公司的APEXTM玻璃光可界定玻璃晶片及斯科特玻璃公司(Schott Glass Corporation)的ForturanTM光敏玻璃。光可图案化玻璃的图案化可包含遮蔽玻璃以界定玻璃穿孔及将玻璃本体的未经遮蔽的部分曝露给紫外线(UV)光及进行热退火。遮蔽材料的实例可包含石英-铬。UV曝光可改变未经遮蔽的部分的化学组成以使得其对于某些蚀刻剂来说具有高蚀刻选择率。举例来说，在一些实施方案中，将经遮蔽的玻璃曝露给具有介于280纳米及330纳米之间的波长的UV光。曝露给此范围内的UV光可致使Ce3+离子到Ce4+离子的光氧化，从而释放电子。Ag+离子可俘获这些自由电子，从而形成Ag原子。在一些实施方案中，可执行两级UV曝光后热退火。在第一级中，Ag原子可聚结以形成Ag纳米簇。在第二级中，在Ag纳米簇周围形成结晶锂硅酸盐(LisSiO3)。玻璃的经遮蔽区在化学上不变且保持非晶形。热退火温度可在约500℃到约600℃的范围内，其中第二级是在比第一级高的温度下执行。可在后续处理中，例如，在框256中，蚀刻玻璃的结晶部分，同时保持玻璃体非晶形部分实质上未经蚀刻。
上文所描述的工艺为将光可图案化玻璃图案化的一个实例，其它工艺为有可能的。在一些实施方案中，例如，除上文所描述的成分之外或代替上文所描述的成分，玻璃可包含Al、Cu、硼(B)、钾(K)、钠(Na)、锌(Zn)、钙(Ca)、锑(Sb)、砷(As)、金(Au)、镁(Mg)、钡(Ba)、铅(Pb)或其它添加剂。在一些实施方案中，光可图案化玻璃可包含各种添加剂以修改熔点、增加耐化学性、降低热膨胀、修改弹性、修改折射率或其它光学性质，或以其它方式修改玻璃的特性。举例来说，氧化钾(K2O)及/或氧化钠(Na2O)可用以降低光可图案化玻璃的熔点及/或增加耐化学性且氧化锌(ZnO)或氧化钙(CaO)可用以改进耐化学性或减少热膨胀。在一些实施方案中，除Ce之外或代替Ce，可使用一或多个其它电子供体。在一些实施方案中，光可图案化玻璃可包含一或多个氧供体。
实例UV剂量可在0.1焦耳/平方厘米到超过50焦耳/平方厘米的范围内。UV波长及剂量可根据光可图案化玻璃的组成及大小而变化。UV诱发的化学反应还可取决于光可图案化玻璃的化学组成而变化，如后续热诱发反应可取决于光可图案化玻璃的化学组成而变化。此外，在一些实施方案中，可通过除UV辐射及热能以外的能源来驱动这些反应，包含但不限于其它类型的电磁辐射。一般来说，用一或多种类型的能量处理光可图案化玻璃的未经遮蔽的区域可产生例如多晶陶瓷等结晶组成。到结晶陶瓷的转换允许蚀刻光可图案化玻璃。
图5A展示在图案化之前的光可图案化玻璃的横截面示意性说明的实例。玻璃衬底300为光可图案化玻璃且可为(例如)如上文所描述的SiO2/Li2O基玻璃，且可具有(例如)介于约300微米与700微米之间的厚度。在一些实施方案中，其中玻璃通孔棒是作为如上文关于图3所描述的分批工艺的部分而形成，玻璃衬底300的所描绘部分可为较大玻璃面板或晶片的一个重复单元。图5B展示在图案化之后(例如，在图4中的框252之后)的光可图案化玻璃的横截面示意性说明的实例。玻璃衬底300包含结晶部分302，其延伸穿过玻璃衬底300的厚度且最终将被蚀刻以形成玻璃穿孔。在图5B的实例中，结晶部分302具有稍微成角度的轮廓。根据各种实施方案，结晶部分302及因此玻璃穿孔可具有实质上笔直侧壁，具有距光可图案化玻璃的顶表面的在约80°到90°的范围内的角度。
返回到图4，工艺250在框254处继续，在框254处，在光可图案化玻璃的表面上形成一或多个无源组件。如上文关于图3所描述，形成一或多个无源组件可包含薄膜沉积及图案化操作。图5C展示包含形成于光可图案化玻璃的表面上的电容器的光可图案化玻璃的横截面示意性说明的实例。电容器144包含金属层306及308及介电层310。介电层310及钝化层312覆盖玻璃衬底300的非晶形部分。将到金属层306及308中的每一者的接触点图案化。金属层的实例可包含(但不限于)Al、Mo、Cu及合金及其组合，例如，铝钕(AlNd)及铝铜(AlCu)。介电材料的实例可包含(但不限于)SiO2、氮氧化硅、氧化锆(ZrO)、包含Al2O3的氧化铝(AlOx)，及层压电介质。
返回到图4，工艺250在框256处继续，在框256处，蚀刻光可图案化玻璃以形成玻璃穿孔。可使用对于玻璃衬底300的结晶部分302具有实质上高于玻璃衬底300的非晶形部分的蚀刻选择率的任何蚀刻化学方法，包含湿式及干式蚀刻。在一个实例中，对于湿式蚀刻，可使用10％的HF溶液。在另一实例中，可使用氟基干式蚀刻，使用例如XeF2、四氟甲烷(CF4)或六氯化硫(SF6)等化学物质。蚀刻剂曝露时间足够长以便将光可图案化玻璃蚀刻穿过其厚度，从而形成玻璃穿孔。在一些实施方案中，蚀刻后接续蚀刻后烘烤。
图5D展示在蚀刻玻璃穿孔之后的玻璃衬底的横截面示意性说明的实例。玻璃衬底300的非晶形部分保留，其中结晶部分被蚀刻掉以形成玻璃穿孔132。在替代实施方案中，可通过激光可烧蚀玻璃衬底的激光烧蚀形成玻璃穿孔132。玻璃穿孔132包含内表面320，其还被称作侧壁表面。
工艺250在框258处继续，在框258处，填充玻璃穿孔132。在一些实施方案中，框258可包含在玻璃穿孔的内表面上形成晶种层，后接续进行电镀以填充玻璃穿孔。可通过例如PVD、CVD、ALD或无电极电镀工艺等工艺沉积晶种层。在一些实施方案中，晶种层可包含氮化钛(TiN)、钌-氮化钛(Ru-TiN)、铂(Pt)、钯(Pd)、Au、Ag、Cu、镍(Ni)、Mo或钨(W)。在一些实施方案中，通过电镀填充玻璃穿孔。经电镀的金属的实例可包含Cu、Ni、Au及Pd，及合金及其组合。在一些实施方案中，框250可进一步包含将玻璃的顶表面及底表面中的一或多者图案化以将玻璃穿孔及/或无源组件电隔离，形成到玻璃穿孔及/或无源组件的布线及接点，互连多个玻璃穿孔以形成螺线管型电感器，及其类似者。
图5E展示在玻璃穿孔侧壁及表面金属化之后的玻璃衬底的横截面示意性说明的实例。图5E中的结构的曝露表面(包含玻璃穿孔132的内表面320、金属层306及308的曝露表面，及钝化层312)经保形地涂布有晶种层314。图5F展示在进行电镀以填充玻璃穿孔之后的玻璃衬底的横截面示意性说明的实例。经电镀的金属316填充玻璃穿孔132(图5E中所展示)，且覆盖保形晶种层314。如上文所描述，可在后续操作中将经电镀的金属316图案化，如图5G中所展示。
图5G展示包含玻璃穿孔及无源组件的玻璃通孔棒的横截面示意性说明的实例。玻璃通孔棒100包含形成于玻璃衬底300中的玻璃穿孔106及形成于玻璃衬底300的表面上的电容器144。玻璃通孔棒100还包含到电容器144的金属层306及308的经电镀的接点318。在一些实施方案中，玻璃通孔棒100可经配置以在经电镀的区域328处附接到印刷电路板(PCB)或其它有机衬底。在一些实施方案中，玻璃通孔棒100可通过用焊料球焊接而附接到PCB或其它有机衬底。在一些实施方案中，玻璃通孔棒100可通过安置在玻璃穿孔106的尖端上的焊接焊料或可焊金属而附接到PCB或其它有机衬底。
在一些实施方案中(未图示)，可在保形晶种层314上电镀或以其它方式形成保形金属。玻璃穿孔132的内部可保持未经填充或填充有非导电材料(如上文参看图1C所描述)。并且，在一些其它实施方案中(未图示)，可通过对玻璃穿孔132填充例如铜(Cu)或Ag导电膏等导电膏来形成玻璃穿孔106。根据各种实施方案，可在对玻璃穿孔132填充导电膏之前形成或可不形成例如保形晶种层314等保形导电层。
在一些实施方案中，可在形成于玻璃通孔棒中的构成或孔中形成集成电容器或其它无源组件。举例来说，如上文参看图2所提及，可通过连接玻璃通孔棒的多个玻璃穿孔来形成螺线管型电感器。图5H展示包含形成于沟槽中的集成电容器的玻璃通孔棒的实例。玻璃通孔棒100包含形成于玻璃衬底300中的玻璃穿孔106及电容器144。玻璃穿孔106包含保形导电膜330。电容器144形成于在玻璃衬底300中形成的沟槽334中且包含金属层306及308及介电层310。可通过如上文所描述的光图案化或激光烧蚀在玻璃衬底300中形成沟槽334且所述沟槽还可被称作盲孔。在一些实施方案中(未图示)，除沟槽之外或代替沟槽，可在玻璃穿孔中形成电容器或其它无源组件。衬底中的沟槽或孔中的无源组件可使用例如PVD、CVD及ALD、电镀工艺及蚀刻工艺等沉积工艺来形成。
在玻璃衬底的内表面上形成金属-绝缘体-金属(MIM)电容器的方法的实例描述于2012年11月27日申请的题为“玻璃上的粘着金属氮化物及相关方法(Adhesive MetalNitride on Glass and Related Methods)”的第13/686,620号(代理人案号121715/QUALP157US)美国专利申请案中，所述申请案以引用的方式并入本文中。如本文中所描述，形成MIM电容器可涉及形成充当MIM电容器的电极层的金属氮化物层及/或用于MIM电容器的粘着或扩散阻挡层。举例来说，在一些实施方案中，可在形成于玻璃衬底中的沟槽的玻璃表面上形成粘着金属氮化物层。粘着金属氮化物层可充当用于随后沉积的薄膜的晶种层。在一些实施方案中，可在粘着金属氮化物层之上形成介电层以使得其实质上符合玻璃衬底的沟槽内及表面的一部分之上的粘着金属氮化物层。可在介电层之上形成外部金属氮化物层以使得其实质上符合玻璃衬底的沟槽内及表面的一部分之上的介电层。粘着金属氮化物层、介电层及外部金属氮化物层可形成沟槽中的MIM电容器的部分，其中金属氮化物层充当MIM电容器的电极。金属氮化物层的实例包含TiN及氮化钽(TaN)层。在一些实施方案中，可通过ALD形成粘着金属氮化物层、介电层及外部金属氮化物层中的每一者。在一些实施方案中，可在介电层与金属氮化物层中的每一者之间形成例如Cu层等金属层。举例来说，可使用无电极电镀及/或电解电镀技术形成金属层。金属层、粘着金属氮化物层、外部金属氮化物层及介电层可形成沟槽中的MIM电容器的部分，其中金属层充当MIM电容器的电极。外部金属氮化物层可充当扩散阻挡层以减少金属原子到介电层中的迁移。
如上文所指示，在一些实施方案中，本文所描述的玻璃通孔棒可为堆叠式封装(PoP)的部分。PoP工艺涉及将多个裸片封装在单独封装中，接着通过堆叠堆叠式封装将所述单独封装封装在一起。可将包含逻辑、存储器、模拟、RF及EMS裸片的两个或两个以上已封装裸片一起封装在PoP中。举例来说，在一些实施方案中，可将逻辑裸片与存储器裸片一起封装。
PoP包含堆叠在一起的一或多个单独封装的裸片。图6展示包含玻璃通孔棒的PoP的横截面示意性说明的实例。在图及相关联的描述中，参考包含两个封装的PoP，两个封装为底部封装及上部封装。然而，PoP可包含任何数目个堆叠的个别封装的裸片，包含三个或三个以上裸片。
图6展示包含玻璃通孔棒的PoP的示意性横截面说明的实例。PoP 440包含与上部封装444垂直地集成的底部封装442。PoP 440可经由层级间互连件120进一步安装在电子装置PCB(未加以说明)上。电子装置PCB的实例为用于移动电话的PCB。在图6的实例中，底部封装442可为包含一或多个逻辑裸片的逻辑封装且上部封装444可为包含一或多个存储器裸片的存储器封装。然而，PoP中的封装中的每一者可独立地包含任何适当类型的裸片，其中使用任何适当堆叠布置。在使用逻辑及存储器封装的一些实施方案中，逻辑封装为底部封装，这是因为其通常使用到底层PCB的较高密度连接。
底部封装442包含模具结构432及底部封装衬底448。模具结构432具有顶表面464a及底表面464b且包含模制化合物454以及嵌入于模制化合物454内的组件；在图6的实例中，这些组件包含底部封装裸片446及玻璃通孔棒100。玻璃通孔棒100中的每一者包含玻璃穿孔106，其延伸穿过玻璃通孔棒100的厚度且提供从模具结构432的顶表面464a到底表面464b的电连接。虽然图6的实例中的模具结构432包含单个裸片，但可根据各种实施方案而包含任意数目个裸片。在一些实施方案中，底部封装裸片446为逻辑裸片，例如，用于智能电话、数码相机或其它电子装置的应用程序处理器。
底部封装衬底448可为有机衬底，例如聚合衬底或PCB，其可包含导电路径(未图示)及接触垫(未图示)。玻璃穿孔106可通过模具结构432的底表面464b上的电气布线及/或逻辑封装衬底448中或逻辑封装衬底448上的电气布线电连接到底部封装裸片446。底部封装衬底448中或底部封装衬底448上的导电路径及接触垫可提供从底部封装442到层级间互连件120的电连接。玻璃穿孔106可提供到层级间互连件118的电连接，所述层级间互连件118将底部封装442连接到上部封装444。在一些实施方案中，重布层(未图示)可包含在模具结构432的顶表面464a上或附接到顶表面464a以提供到层级间互连件118的电连接。在图6的实例中，底部封装裸片446及玻璃穿孔106通过倒装芯片附接电连接到底部封装衬底448，所述倒装芯片附接又提供到层级间互连件120的电连接。如果存在的话，重分布层可直接形成于模具结构432上，具有到嵌入于模具结构432中的玻璃穿孔106的电连接，或可经由安置在重分布层与模具结构432之间的焊料球或其它电附接电连接到玻璃穿孔106。
上部封装444包含模具结构482及上部封装衬底488。上部封装衬底488可为有机衬底，例如聚合衬底或PCB。模具结构482包含模制化合物494及嵌入于模制化合物494内的组件；在图6的实例中，这些组件包含上部封装裸片445。举例来说，上部封装裸片445可包含单个存储器裸片或多个存储器裸片的堆叠。在图6的实例中，上部封装裸片445通过倒装芯片附接电连接到上部封装衬底488，所述倒装芯片附接又提供到层级间互连件118的电连接。在一些其它实施方案中，一或多个裸片可线接合或以其它方式连接到上部封装衬底448。
应注意，层级间互连件118及层级间互连件120的大小、间距及放置以及上部封装裸片445、底部封装裸片446及玻璃穿孔100的倒装芯片附接的大小、间距及放置可在适当时变化。举例来说，将玻璃穿孔棒100连接到底部封装衬底448的焊料球的大小及/或间距可与层级间互连件118相同。
在一些实施方案中，玻璃通孔棒100可包含如上文参看图4到5H所描述的一或多个集成电容器(未图示)。因为电容器与玻璃通孔棒100集成，所以玻璃通孔棒100及电容器可放置成比在电容器为离散组件的情况下的情形更接近底部封装裸片446，从而减少路径长度及增加效率。除减少路径长度之外，玻璃通孔棒100还可减少底部封装442的占据面积及PoP 440的占据面积。玻璃通孔棒100上的集成电容器可连接到玻璃通孔中的一或多者，或不连接。在其中集成电容器不连接到任何玻璃通孔的实施方案中，玻璃通孔棒100可为可配置的且可在需要时在组装PoP期间或组装PoP之前形成电连接。可配置玻璃通孔棒描述于2012年8月3日申请的题为“无源通孔棒(Passives Via Bar)”的第13/566,925号(代理人案号113279/QUALP125US)美国专利申请案中，所述申请案以引用的方式并入本文中。在一些其它实施方案中，代替集成在玻璃穿孔棒100上的无源组件或除集成在玻璃穿孔棒100上的无源组件之外，底部封装442还可包含一或多个电容器或其它无源组件。
在图6的实例中，仅底部封装包含玻璃通孔棒100。然而，根据各种实施方案，PoP中的封装中的任一者可包含玻璃通孔棒。举例来说，上部封装444可包含玻璃通孔棒以连接到堆叠在上部封装444之上的第三封装(未图示)。
如上文所提及，在一些实施方案中，PoP可包含与已封装逻辑裸片堆叠的已封装存储器裸片。在一些此类实施方案中，集成电容器及/或其它无源组件允许通孔互连件位于比在离散无源组件位于逻辑裸片与通孔互连件之间的情况下的情形更靠近逻辑裸片处。在一些实施方案中，可通过由玻璃通孔棒启用的通孔互连件的增加的密度来减少逻辑封装的占据面积。举例来说，逻辑封装的占据面积可比封装中的玻璃通孔棒所占据的占据面积大了约5％到约20％。举例来说，在一些实施方案中，逻辑封装可具有10毫米或小于10毫米的侧向尺寸。其它类型的封装还可类似地按比例缩小。可通过包含通过倒装芯片附接而不是通过线接合附接到存储器封装衬底的存储器裸片堆叠来减少存储器封装的占据面积。另外，在一些实施方案中，可使用包含硅穿孔(TSV)的堆叠存储器架构来减少存储器封装占据面积。举例来说，PoP可包含宽I/O存储器裸片。
图7到11展示说明使用玻璃通孔棒进行的PoP工艺的流程图的实例。一旦形成待并入于PoP中的两个或两个以上离散封装，便可将其堆叠以形成PoP。图7及8展示堆叠两个封装的实例，两个封装为底部封装及上部封装。在所述实例中，底部封装包含如上文关于图6所描述的玻璃通孔棒。然而，除底部封装之外或代替底部封装，上部封装可包含玻璃通孔棒。
首先转向图7，工艺500在框502处开始，在框502处，将包含玻璃通孔棒及底部封装衬底的底部封装安装到电子装置印刷PCB，例如，用于移动电话、平板计算机或计算机的PCB。下文关于图9到11进一步描述形成包含玻璃通孔棒的底部封装。将底部封装安装在电子装置PCB上可涉及定位底部封装以使得其底表面上的层级间互连件(例如，焊料球)与电子装置PCB上的相对应的接触垫对准及接触。工艺500在框504处继续，在框504处，将包含上部封装衬底的上部封装安装到底部封装。框504可涉及定位上部封装以使得其底表面上的层级间互连件与底部封装上的相对应的接点对准及接触。根据各种实施方案，这些接点可包含玻璃穿孔或电连接到玻璃穿孔的接触垫。可接着通过在先前已安装的封装(未图示)上安装而在堆叠中包含一个或额外的封装。一旦以此方式堆叠所有封装，工艺500便在框506处继续，在框506处，回焊焊料以同时将底部封装附接到电子装置PCB及将上部封装附接到底部封装。
图8展示堆叠两个封装的实例，所述两个封装为底部封装及上部封装，其中在附接到电子装置PCB之前，将上部封装附接到底部封装。工艺520在框522处开始，在框522处，将上部封装安装到底部封装，如上文关于图7的框504所描述。可接着通过在先前已安装的封装(未图示)上安装而在堆叠中包含一个或额外的封装。一旦以此方式堆叠所有封装，工艺520便在框524处继续，在框524处，回焊焊料以将上部封装附接到底部封装。如果额外封装堆叠在上部封装上，那么可在框524期间将其全部接合到堆叠中的其它封装。在框522及524期间，可通过载体衬底或夹具来支撑底部封装。工艺520可在框526处通过在任选操作中将PoP(即，堆叠封装)安装到电子装置PCB继续。如果执行框526，那么框526可涉及定位PoP以使得底部封装的底表面上的焊料球或其它层级间互连件与电子装置PCB上的相对应的接触垫对准及接触。工艺520可接着在框528处继续，在框528处，在任选操作中进行第二回焊操作以将PoP附接到电子装置PCB。
根据各种实施方案，将PoP附接到电子装置PCB的回焊工艺可涉及单个或多个回焊操作以将PoP附接到电子装置PBC上的适当位置。如果使用多个回焊工艺，那么在一些实施方案中，可在第一回焊操作中使用较高温度焊料，后接续使用较低温度焊料进行的回焊操作。在一些实施方案中，可在第一回焊操作中使用形成在第二回焊操作期间不会熔融的金属间组成的焊料。
图9到11展示说明用于形成PoP的底部封装的工艺的流程图的实例。首先，转向图9，工艺540在框542处开始，在框542处，将裸片放置在底部封装衬底上。裸片的实例包含但不限于应用程序处理器。如下文关于图10进一步描述，在一些实施方案中，在框542之前测试裸片。此情形允许仅将已知的良好裸片并入到底部封装及PoP中。工艺500在框544处继续，在框544处，将一或多个玻璃通孔棒放置在底部封装衬底上。玻璃通孔棒可包含一或多个表面上的一或多个电容器或其它无源组件。对于可配置通孔棒，可在框544之前或之后将各种无源组件连接到彼此或连接到一或多个玻璃通孔。如关于图11进一步描述，在一些实施方案中，在框504之前测试玻璃通孔棒。此情形允许仅将已知的良好通孔棒并入于底部封装及PoP中。一旦放置了裸片及一或多个玻璃通孔棒，便在框546处将其附接到底部封装衬底。可(例如)通过焊料回焊将底部裸片及一或多个玻璃通孔棒同时附接到逻辑封装衬底。工艺540在框548处继续，在框548处，施配模制化合物及使模制化合物固化。可接着执行例如焊料球安装、回焊、封装单体化、封装检查及测试等额外操作。一旦形成底部封装，便可将底部封装与一或多个额外的已封装裸片堆叠以形成PoP，如上文参看图7及8所描述。
图10展示说明用于测试用于PoP的底部封装的玻璃通孔棒的工艺的流程图的实例。工艺560在框562处开始，在框562处，测试形成于玻璃衬底中的通孔棒，如上文关于图4到5G所描述。测试可涉及一或多个晶片探测及光学检查操作。如果存在的话，可测试玻璃穿孔及集成无源组件两者。识别并未通过测试的通孔棒且在底部封装中不使用所述通孔棒。工艺560在框564处继续，在框564处，将玻璃衬底单体化以形成多个个别的玻璃通孔棒。工艺560在框566处继续，在框566处，检查待放置在底部封装中的玻璃通孔棒。以此方式，仅将已知的良好玻璃通孔棒封装。
可在封装单体化之前及/或之后类似地测试待并入到用于PoP的底部封装或上部封装中的裸片。此外，除一或多个此类测试操作之外或代替一或多个此类测试操作，可在将底部封装封装于PoP中之前测试底部封装。图11展示说明用于测试PoP的底部封装的工艺的流程图的实例。工艺580在框582处开始，在框582处，将裸片及玻璃通孔棒封装在底部封装中。上文参看图9描述了将裸片及玻璃通孔棒封装在底部封装中。工艺580可在框583及框584处继续，在框583处，将底部封装单体化，且在框584处，测试底部封装。测试可涉及一或多个晶片探测及光学检查操作。探测底部封装可比探测未经封装裸片更容易，这归因于封装的较大大小。举例来说，300微米探针可能足以测试封装，而50微米探针可能足以探测裸片。识别并未通过测试的封装且在PoP中不使用所述封装。工艺580在框586处继续，在框586处，将底部封装与一或多个额外封装堆叠以形成PoP。可类似地测试所述一或多个额外封装。以此方式，仅将已知的良好封装并入到PoP中。
在一些实施方案中，玻璃通孔棒可作为显示装置的部分而包含，或在包含显示装置或包含于显示装置中的封装中。图12A及12B展示说明显示装置40的系统框图的实例。显示装置40可为(例如)智能电话、蜂窝式或移动电话。然而，显示装置40的相同组件或其轻微变化还说明各种类型的显示装置，例如电视机、平板计算机、电子阅读器、手持式装置及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由包含射出模制及真空成形的多种制造工艺中的任一者形成。另外，外壳41可由多种材料中的任一者制成，所述材料包含(但不限于)：塑料、金属、玻璃、橡胶及陶瓷，或其组合。外壳41可包含可装卸式部分(未图示)，所述可装卸式部分可与不同颜色或含有不同标志、图片或符号的其它可装卸式部分互换。
显示器30可为包含双稳态或模拟显示器的多种显示器中的任一者，如本文中所描述。显示器30还可经配置以包含例如等离子、EL、OLED、STN LCD或TFT LCD等平板显示器或例如CRT或其它管式装置等非平板显示器。另外，显示器30可包含如本文中所描述的干涉式调制器显示器。
图12B中示意性地说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分地封闭在其中的额外组件。举例来说，显示装置40包含网络接口27，网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21连接到调节硬件52。处理器21可为如上文所描述的PoP堆叠中的裸片中的一者。调节硬件52可经配置以调节信号(例如，对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28且耦合到阵列驱动器22，所述阵列驱动器22又耦合到显示器阵列30。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43及收发器47，使得显示装置40可经由网络与一或多个装置通信。网络接口27还可具有一些处理能力以减轻(例如)对处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中，天线43根据IEEE 16.11标准(包含IEEE 16.11(a)、(b)或(g))或IEEE 802.11标准(包含IEEE 802.11a、b、g、n)及其其它实施方案发射及接收RF信号。在一些其它实施方案中，天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的情况下，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO修订A、EV-DO修订B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、演进型高速包接入(HSPA+)、长期演进(LTE)、AMPS或用以在无线网络内(例如，利用3G或4G技术的系统)传达的其它已知信号。收发器47可预先处理从天线43接收的信号，使得所述信号可由处理器21来接收及进一步操纵。收发器47还可处理从处理器21接收的信号使得可经由天线43将所述信号从显示装置40发射。
在一些实施方案中，可用接收器替换收发器47。另外，在一些实施方案中，可用图像源替换网络接口27，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的总体操作。处理器21从网络接口27或图像源接收数据(例如，经压缩图像数据)，且将数据处理成原始图像数据或处理成容易处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或帧缓冲器28以用于存储。原始数据通常指识别图像内的每一位置处的图像特性的信息。举例来说，此类图像特性可包含颜色、饱和度及灰度级。
处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬件52可包含放大器及滤波器以用于将信号发射到扬声器45，及用于从麦克风46接收信号。调节硬件52可为显示装置40内的离散组件，或可并入于处理器21或其它组件内。
驱动器控制器29可采用直接来自处理器21或来自帧缓冲器28的由处理器21产生的原始图像数据且可适当地将原始图像数据重新格式化以用于高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流，使得其具有适合于跨越显示器阵列30扫描的时间次序。接着驱动器控制器29将经格式化信息发送到阵列驱动器22。尽管例如LCD控制器等驱动器控制器29常常与作为独立集成电路(IC)的系统处理器21相关联，但此类控制器可以许多方式来实施。举例来说，控制器可作为硬件嵌入于处理器21中，作为软件嵌入于处理器21中，或与阵列驱动器22一起完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化信息且可将视频数据重新格式化成一组平行波形，所述组平行波形被每秒多次地施加到来自显示器的像素的x-y矩阵的数百且有时数千个(或数千个以上)引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22及显示器阵列30适于本文所描述的显示器的类型中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，IMOD控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示驱动器(例如，IMOD显示驱动器)。此外，显示器阵列30可为常规显示器阵列或双稳态显示器阵列(例如，包含IMOD阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此类实施方案可用于高度集成系统中，例如，移动电话、便携式电子装置、手表或小面积显示器。
在一些实施方案中，输入装置48可经配置以允许(例如)用户控制显示装置40的操作。输入装置48可包含例如QWERTY键盘或电话小键盘等小键盘、按钮、开关、摇臂、触敏屏、与显示器阵列30集成的触敏屏，或压敏或热敏隔膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中，通过麦克风46的语音命令可用于控制显示装置40的操作。
电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如，镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可使用来自(例如)壁式插座或光伏装置或阵列的电力来充电。替代地，可再充电电池可无线地来充电。电力供应器50还可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池漆。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中，控制可编程性驻留于可位于电子显示系统中的若干地点的驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留在阵列驱动器22中。上文所描述的优化可在任何数目个硬件及/或软件组件中及各种配置中实施。
在显示装置40的各种实施方案中，天线43、收发器47、处理器21、驱动器控制器29、帧缓冲器28、扬声器45、麦克风46、阵列驱动器22、电力供应器50及输入装置48中的一或多者可包含具有与玻璃通孔棒嵌入于经模制裸片中的半导体裸片的封装或其中半导体裸片及玻璃通孔棒均接合到同一衬底的封装。举例来说，处理器29可包含包含半导体处理器裸片及玻璃通孔棒的PoP封装。作为另一实例，电力供应器50可包含经配置为螺线管型电感器的玻璃通孔棒。
结合本文揭示的实施方案所描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。硬件与软件的互换性已大体在功能性方面加以描述，且在上文所描述的各种说明性组件、块、模块、电路及步骤中加以说明。此类功能性是以硬件来实施还是以软件来实施取决于特定应用及强加于整个系统的设计约束。
结合本文中所揭示的方面描述的用以实施各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备可通过以下各者来实施或执行：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合，或任何其它此类配置。在一些实施方案中，可通过给定功能所特定的电路来执行特定步骤及方法。
在一或多个方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或以其任何组合来实施所描述功能。本说明书中所描述的标的物的实施方案还可实施为编码于计算机存储媒体上以由数据处理设备执行或控制数据处理设备的操作的一或多个计算机程序(即，计算机程序指令的一或多个模块)。如果实施于软件中，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体进行传输。本文揭示的方法或算法的步骤可以在可驻留于计算机可读媒体上的处理器可执行软件模块中实施。计算机可读媒体包含计算机存储媒体及通信媒体两者，通信媒体包含可具备将计算机程序从一处传送到另一处的能力的任何媒体。存储媒体可为可通过计算机存取的任何可用媒体。以实例说明而非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构形式存储所要程序代码且可由计算机存取的任何其它媒体。并且，可将任何连接适当地称为计算机可读媒体。如本文所使用，磁盘及光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字影音光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘用激光以光学方式再生数据。上述各者的组合也可包含在计算机可读媒体的范围内。另外，方法或算法的操作可作为代码及指令中的任一者或任何组合或集合驻留于可并入到计算机程序产品中的机器可读媒体及计算机可读媒体上。
所属领域的技术人员可容易地显而易见对本发明中所描述的实施方案的各种修改，且在不脱离本发明的精神或范围的情况下，本文中所定义的一般原理可应用于其它实施方案。因此，权力要求书并不希望限于本文中所展示的实施方案，而应符合与本发明、本文中所揭示的原理及新颖特征相一致的最广泛范围。词语“示范性”在本文中用以排他性地意味着“充当实例、例子或说明”。本文中描述为“示范性”的任何实施方案未必应被解释为比其它可能性或实施方案优选或有利。另外，所属领域的技术人员将容易了解，有时为了易于描述图而使用术语“上部”及“下部”，且指示对应于在适当定向的页面上的图的定向的相对位置，且可能并不反映如所实施的IMOD的适当定向。
在本说明书中在单独实施方案的上下文中描述的某些特征还可在单个实施方案中组合地实施。相反地，在单个实施方案的上下文中描述的各种特征还可分别在多个实施方案中实施或以任何合适的子组合来实施。此外，尽管上文可能将特征描述为以某些组合起作用且甚至最初因此而主张，但在一些情况下，可将来自所主张的组合的一或多个特征从组合中删除，且所主张的组合可涉及子组合或子组合的变化。
类似地，虽然在图式中按特定次序描绘操作，但所属领域的技术人员将容易认识到，此类操作不需要按所展示的特定次序或按顺序次序执行，或应执行所有所说明的操作以实现合乎需要的结果。另外，图式可能以流程图形式示意性地描绘一个以上实例工艺。然而，可将未描绘的其它操作并入于示意性说明的实例工艺中。举例来说，可在所说明的操作中的任一者之前、之后、同时地或之间执行一或多个额外操作。在某些情况下，多重任务处理及并行处理可为有利的。此外，上文所描述的实施方案中的各种系统组件的分离不应被理解为在所有实施方案中要求此类分离，且应理解，所描述的程序组件及系统一般可一起集成在单个软件产品中或封装到多个软件产品中。另外，其它实施方案在随附权利要求书的范围内。在一些情况下，权利要求书中所叙述的动作可以不同次序来执行且仍实现合乎需要的结果。

Claims (23)

1.一种堆叠式封装，其包括：
底部封装，其与第二封装垂直地集成，其中
所述底部封装包含第一裸片、玻璃通孔棒，及封装衬底，其中所述第一裸片及所述玻璃通孔棒附接到所述封装衬底的同一侧，其中所述第一裸片形成在与所述封装衬底上的所述玻璃通孔棒相同的横向平面上，且其中所述第一裸片及所述玻璃通孔棒分别通过不同的电连接电耦合到所述封装衬底；
所述第二封装包含第二裸片；且
所述第一裸片经配置以通过所述玻璃通孔棒与所述第二裸片电通信，其中所述玻璃通孔棒的玻璃穿孔包括非晶形玻璃侧壁表面，所述非晶形玻璃侧壁表面延伸穿过所述玻璃通孔棒的厚度，且其中所述玻璃通孔棒包括集成无源组件，其中所述集成无源组件安置在所述玻璃通孔棒的一或多个表面上或内嵌在所述玻璃通孔棒内。
2.根据权利要求1所述的堆叠式封装，其中所述第一裸片选自由以下各者组成的群组：逻辑裸片、存储器裸片、微机电系统MEMS裸片、射频RF裸片、功率集成电路IC裸片、传感器裸片，及致动器裸片。
3.根据权利要求1所述的堆叠式封装，其中所述第二裸片选自由以下各者组成的群组：逻辑裸片、存储器裸片、微机电系统MEMS裸片、射频RF裸片、功率集成电路IC裸片、传感器裸片，及致动器裸片。
4.根据权利要求1所述的堆叠式封装，其中所述第一裸片及所述第二裸片为不同类型的裸片。
5.根据权利要求4所述的堆叠式封装，其中所述第一裸片为逻辑裸片且所述第二裸片为存储器裸片。
6.根据权利要求5所述的堆叠式封装，其中通过倒装芯片附接将所述逻辑裸片附接到所述封装衬底。
7.根据权利要求5所述的堆叠式封装，其中所述存储器裸片为硅穿孔TSV存储器裸片。
8.根据权利要求1所述的堆叠式封装，其进一步包括与所述底部封装及所述第二封装垂直地集成的第三封装，使得所述第二封装安置在所述底部封装与所述第三封装之间。
9.根据权利要求1所述的堆叠式封装，其中所述集成无源组件为电阻器、电感器及电容器或其组合中的一者。
10.根据权利要求1所述的堆叠式封装，其中所述第一裸片包含处理器且所述集成无源组件电连接到所述处理器。
11.根据权利要求1所述的堆叠式封装，其中所述集成无源组件电连接到所述玻璃通孔棒的所述玻璃穿孔。
12.根据权利要求1所述的堆叠式封装，其进一步包括附接到所述底部封装且与所述底部封装电通信的电子装置印刷电路板PCB。
13.根据权利要求1所述的堆叠式封装，其中所述底部封装进一步包含内嵌所述第一裸片及所述玻璃通孔棒的模具。
14.一种封装，其包括：
封装衬底；
裸片；以及
玻璃棒，其中所述玻璃棒的玻璃穿孔经配置以电耦合到所述裸片，所述玻璃穿孔包括非晶形玻璃侧壁表面，所述非晶形玻璃侧壁表面延伸穿过所述玻璃棒的厚度，且其中所述玻璃棒包括集成无源组件，其中所述集成无源组件安置在所述玻璃棒的一或多个表面上或内嵌在所述玻璃棒内，其中所述裸片及所述玻璃棒附接到所述封装衬底的同一侧，其中所述裸片形成在与所述封装衬底上的所述玻璃棒相同的横向平面上，且其中所述裸片及所述玻璃棒分别通过不同的电连接电耦合到所述封装衬底。
15.根据权利要求14所述的封装，其进一步包括内嵌所述玻璃棒及所述裸片的模具，所述模具安置在所述封装衬底上且附接到所述封装衬底。
16.根据权利要求14所述的封装，其中所述裸片为逻辑裸片。
17.根据权利要求14所述的封装，其中所述集成无源组件是集成电容器。
18.根据权利要求15所述的封装，其进一步包括安置在所述封装衬底上与所述模具对置的层级间互连件。
19.根据权利要求15所述的封装，其中所述玻璃棒的所述玻璃穿孔提供延伸穿过所述模具的厚度的导电路径。
20.一种系统，其包括根据权利要求14到19中任一权利要求所述的封装，所述系统进一步包括：
显示器；
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；以及
存储器装置，其经配置以与所述处理器通信。
21.根据权利要求20所述的系统，其进一步包括：
驱动电路，其经配置以将至少一个信号发送到所述显示器；以及
控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动电路，其中所述处理器、存储器装置、驱动电路及控制器中的一或多者包含与所述玻璃棒的所述玻璃穿孔电连接的组件。
22.根据权利要求20所述的系统，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器，
其中所述图像源模块包含接收器、收发器及发射器中的至少一者且其中所述处理器、存储器装置、接收器、收发器及发射器中的一或多者包含与所述玻璃棒的所述玻璃穿孔电连接的组件。
23.根据权利要求20所述的系统，其进一步包括：
输入装置，其经配置以接收输入数据及将所述输入数据传达到所述处理器。
CN201380041363.3A 2012-08-03 2013-07-30 用于堆叠式封装的无源元件及细间距通孔的并入 Active CN104520990B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261679625P 2012-08-03 2012-08-03
US61/679,625 2012-08-03
US13/748,294 US10115671B2 (en) 2012-08-03 2013-01-23 Incorporation of passives and fine pitch through via for package on package
US13/748,294 2013-01-23
PCT/US2013/052760 WO2014022418A1 (en) 2012-08-03 2013-07-30 Incorporation of passives and fine pitch through via for package on package

Publications (2)

Publication Number Publication Date
CN104520990A CN104520990A (zh) 2015-04-15
CN104520990B true CN104520990B (zh) 2020-11-17

Family

ID=50025014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380041363.3A Active CN104520990B (zh) 2012-08-03 2013-07-30 用于堆叠式封装的无源元件及细间距通孔的并入

Country Status (4)

Country Link
US (1) US10115671B2 (zh)
EP (1) EP2880686A1 (zh)
CN (1) CN104520990B (zh)
WO (1) WO2014022418A1 (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
WO2011044289A1 (en) * 2009-10-07 2011-04-14 Rain Bird Corporation Volumetric budget based irrigation control
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
TWI462266B (zh) * 2012-03-20 2014-11-21 Chipmos Technologies Inc 晶片堆疊結構及其製造方法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US20150115420A1 (en) * 2013-10-31 2015-04-30 Navas Khan Oratti Kalandar Sensor die grid array package
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) * 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9870946B2 (en) * 2013-12-31 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10354984B2 (en) * 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10665377B2 (en) 2014-05-05 2020-05-26 3D Glass Solutions, Inc. 2D and 3D inductors antenna and transformers fabricating photoactive substrates
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10354958B2 (en) 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
WO2016092084A1 (en) * 2014-12-12 2016-06-16 Sony Corporation Microwave antenna apparatus, packing and manufacturing method
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US20160379910A1 (en) * 2015-06-24 2016-12-29 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US9691701B2 (en) * 2015-07-15 2017-06-27 Apple Inc. SOC with integrated voltage regulator using preformed MIM capacitor wafer
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
WO2017078709A1 (en) * 2015-11-04 2017-05-11 Intel Corporation Three-dimensional small form factor system in package architecture
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10103116B2 (en) * 2016-02-01 2018-10-16 Qualcomm Incorporated Open-passivation ball grid array pads
KR20200010598A (ko) 2016-02-25 2020-01-30 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
US11161773B2 (en) 2016-04-08 2021-11-02 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9761547B1 (en) 2016-10-17 2017-09-12 Northrop Grumman Systems Corporation Crystalline tile
KR102591624B1 (ko) * 2016-10-31 2023-10-20 삼성전자주식회사 반도체 패키지
WO2018111253A1 (en) * 2016-12-14 2018-06-21 Intel Corporation Through mold via (tmv) using stacked modular mold rings
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN110062956B (zh) * 2016-12-30 2023-10-10 英特尔公司 用于高频通信的利用三维堆叠超薄封装模块设计的微电子器件
US10784220B2 (en) * 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
KR102524712B1 (ko) 2017-04-28 2023-04-25 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
KR102386799B1 (ko) 2017-07-07 2022-04-18 3디 글래스 솔루션즈 인코포레이티드 패키지 광활성 유리 기판들에서 ｒｆ 시스템을 위한 2ｄ 및 3ｄ 집중 소자 디바이스들
US11646288B2 (en) 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
EP3688802A4 (en) * 2017-09-29 2021-05-19 Intel Corporation MULTI-LEVEL DISTRIBUTED CLAMPS
JP2019102733A (ja) 2017-12-06 2019-06-24 凸版印刷株式会社 配線基板、半導体装置、及び配線基板の製造方法
US10854946B2 (en) 2017-12-15 2020-12-01 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
US11076489B2 (en) 2018-04-10 2021-07-27 3D Glass Solutions, Inc. RF integrated power condition capacitor
CA3071138C (en) 2018-05-29 2021-05-25 3D Glass Solutions, Inc. Low insertion loss rf transmission line
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
KR20210073514A (ko) * 2018-10-18 2021-06-18 스몰텍 에이비 이산 금속 절연체 금속(mim) 에너지 저장 구성 요소 및 제조 방법
US10971485B2 (en) * 2018-10-31 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Solenoid inductors within a multi-chip package
WO2020139951A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
WO2020139955A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Annular capacitor rf, microwave and mm wave systems
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
US10818646B2 (en) * 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
CA3136642C (en) 2019-04-18 2023-01-03 3D Glass Solutions, Inc. High efficiency die dicing and release
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
KR20210032709A (ko) 2019-09-17 2021-03-25 삼성전자주식회사 소동 소자 모듈 및 상기 수동 소자 모듈을 포함하는 반도체 장치 패키지
US11450628B2 (en) * 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
CN111276787B (zh) * 2019-12-31 2021-05-07 中国电子科技集团公司第五十五研究所 三维集成毫米波AiP相控阵阵元
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction
US20220013446A1 (en) * 2020-07-07 2022-01-13 Menlo Microsystems, Inc. High Temperature Barrier Film For Molten Wafer Infusion
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構
CN113113754B (zh) * 2021-03-19 2022-04-12 西安理工大学 一种rdl电感补偿的硅通孔定向耦合器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604178A (zh) * 2003-10-02 2005-04-06 恩益禧电子股份有限公司 用于驱动显示面板的控制器/驱动器
US20080308950A1 (en) * 2007-06-12 2008-12-18 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method for manufacturing thereof
WO2010151375A1 (en) * 2009-06-26 2010-12-29 Intel Corporation Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308565A (ja) 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
JPH11186432A (ja) 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
US7215025B1 (en) 1998-03-20 2007-05-08 Mcsp, Llc Wafer scale semiconductor structure
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP2000340769A (ja) 1999-06-01 2000-12-08 Mitsubishi Electric Corp キャパシタの電極構造
US6400570B2 (en) * 1999-09-10 2002-06-04 Lockheed Martin Corporation Plated through-holes for signal interconnections in an electronic component assembly
US7078308B2 (en) 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
DE10058574B4 (de) 2000-11-24 2005-09-15 Danfoss Drives A/S Kühlgerät für Leistungshalbleiter
US6462950B1 (en) 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6605551B2 (en) 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US6525922B2 (en) 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US7061102B2 (en) 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
US6824816B2 (en) 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US20040081131A1 (en) 2002-10-25 2004-04-29 Walton Jay Rod OFDM communication system with multiple OFDM symbol sizes
US7091589B2 (en) 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US7358146B2 (en) 2003-06-24 2008-04-15 Micron Technology, Inc. Method of forming a capacitor
US7316063B2 (en) 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
US7095108B2 (en) 2004-05-05 2006-08-22 Intel Corporation Array capacitors in interposers, and methods of using same
KR101255691B1 (ko) 2004-07-29 2013-04-17 퀄컴 엠이엠에스 테크놀로지스, 인크. 간섭 변조기의 미소기전 동작을 위한 시스템 및 방법
US7668415B2 (en) 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
JP2006179564A (ja) 2004-12-21 2006-07-06 Nec Corp 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US7288995B2 (en) 2005-06-15 2007-10-30 Nokia Corporation Power amplifier of a transmitter
US20070014919A1 (en) 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US7622325B2 (en) * 2005-10-29 2009-11-24 Stats Chippac Ltd. Integrated circuit package system including high-density small footprint system-in-package
WO2007091317A1 (ja) 2006-02-08 2007-08-16 Fujitsu Limited マルチアンテナ送信技術を用いた無線通信システム及び，これに適用するマルチユーザスケジューラ
CN101484976B (zh) 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
EP1895680B1 (en) 2006-08-31 2019-08-14 Samsung Electronics Co., Ltd. Apparatus and method for transmitting/receiving data in a multi-antenna system, and system using the same
JP2008098285A (ja) 2006-10-10 2008-04-24 Rohm Co Ltd 半導体装置
JP5068060B2 (ja) 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP4906496B2 (ja) 2006-12-25 2012-03-28 新光電気工業株式会社 半導体パッケージ
US7977218B2 (en) * 2006-12-26 2011-07-12 Spansion Llc Thin oxide dummy tiling as charge protection
KR100957391B1 (ko) 2007-03-02 2010-05-11 삼성전자주식회사 통신시스템에서 채널 상태의 업데이트 속도 감소 방법 및장치
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
TWI373118B (en) 2007-12-21 2012-09-21 Ind Tech Res Inst Through hole capacitor and method of manufacturing the same
JP4828559B2 (ja) * 2008-03-24 2011-11-30 新光電気工業株式会社 配線基板の製造方法及び電子装置の製造方法
US7746174B2 (en) 2008-06-12 2010-06-29 Samsung Electro-Mechanics Company, Ltd. Systems and methods for power amplifier with integrated passive device
CN101630667A (zh) 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US9048977B2 (en) 2009-05-05 2015-06-02 Ntt Docomo, Inc. Receiver terminal driven joint encoder and decoder mode adaptation for SU-MIMO systems
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8866258B2 (en) 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
JP5715334B2 (ja) * 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8707734B2 (en) 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US20110217657A1 (en) 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
US9275934B2 (en) 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
US8810008B2 (en) 2010-03-18 2014-08-19 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
US20110248405A1 (en) 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias
WO2011132600A1 (ja) 2010-04-20 2011-10-27 旭硝子株式会社 半導体デバイス貫通電極用のガラス基板
KR20110119290A (ko) 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
US8384507B2 (en) 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US20110310870A1 (en) 2010-06-21 2011-12-22 Qualcomm Incorporated Hybrid time and frequency domain csi feedback scheme
US8584354B2 (en) 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP5746352B2 (ja) 2010-09-23 2015-07-08 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッドＱＵＡＬＣＯＭＭ ＭＥＭＳ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ． 集積化された受動素子と電力増幅器
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
KR101069488B1 (ko) 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
US8569104B2 (en) 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US20140035935A1 (en) 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar
US20140144681A1 (en) 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604178A (zh) * 2003-10-02 2005-04-06 恩益禧电子股份有限公司 用于驱动显示面板的控制器/驱动器
US20080308950A1 (en) * 2007-06-12 2008-12-18 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method for manufacturing thereof
WO2010151375A1 (en) * 2009-06-26 2010-12-29 Intel Corporation Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US20120106117A1 (en) * 2010-11-02 2012-05-03 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias

Also Published As

Publication number Publication date
CN104520990A (zh) 2015-04-15
US20140035892A1 (en) 2014-02-06
US10115671B2 (en) 2018-10-30
EP2880686A1 (en) 2015-06-10
WO2014022418A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN104520990B (zh) 用于堆叠式封装的无源元件及细间距通孔的并入
US20140035935A1 (en) Passives via bar
US7521724B2 (en) Light emitting diode package and process of making the same
US9620557B2 (en) Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
JP6308007B2 (ja) 配線基板および配線基板の製造方法
CN107836036B (zh) 使用芯片嵌入技术的开口腔封装
US9659911B1 (en) Package structure and manufacturing method thereof
TWI515810B (zh) 半導體元件以及在垂直互連結構附近形成非流動的底部填充材料的方法
CN100382304C (zh) 半导体装置及其制造方法
US8900921B2 (en) Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US20170365542A1 (en) Semiconductor device package
US8357987B2 (en) Chip package and fabrication method thereof
US20080157238A1 (en) Mems microphone module and method thereof
US20140217609A1 (en) Semiconductor Device and Method of Forming Conductive Vias with Trench in Saw Street
TW201246482A (en) Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
WO2008109351A1 (en) Method and system for flip chip packaging of micro-mirror devices
CN107359129B (zh) 一种用于多层键合堆叠的键合结构制作方法和键合结构
CN103280449B (zh) 一种背照图像传感器的制造方法
US10163658B2 (en) Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US20100255274A1 (en) Deep anodization
US20100200888A1 (en) Silicon-Based Sub-Mount for an Opto-Electronic Device
WO2007041155A2 (en) Microelectronic package having multiple conductive paths through an opening in a support substrate
WO2009022991A1 (en) Die package and method for manufacturing the die package
CN102280440A (zh) 一种叠层封装结构及制造方法
EP2669936B1 (en) Discrete semiconductor device package and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161026

Address after: American California

Applicant after: NUJIRA LTD.

Address before: American California

Applicant before: Qualcomm MEMS Technology Corp.

GR01 Patent grant
GR01 Patent grant