CN104518796A - 模数转换器(adc)的准确度增强技术 - Google Patents

模数转换器(adc)的准确度增强技术 Download PDF

Info

Publication number
CN104518796A
CN104518796A CN201410519933.1A CN201410519933A CN104518796A CN 104518796 A CN104518796 A CN 104518796A CN 201410519933 A CN201410519933 A CN 201410519933A CN 104518796 A CN104518796 A CN 104518796A
Authority
CN
China
Prior art keywords
comparator
bit
test
trial
additional bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410519933.1A
Other languages
English (en)
Other versions
CN104518796B (zh
Inventor
沈军华
R·A·卡普斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN104518796A publication Critical patent/CN104518796A/zh
Application granted granted Critical
Publication of CN104518796B publication Critical patent/CN104518796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明示例实施例提供了准确度增强技术来提高ADC的信噪比。例如，从最高有效位(MSB)到预定低有效位数字字的常规位试验和附加位试验可执行。常规位和附加位试验的结果相结合生成数字输出信号。剩余误差被测量，然后数字输出信号基于上述测量剩余误差进行调整。

Description

模数转换器(ADC)的准确度增强技术
背景技术
本发明涉及模数转换器(analog-to-digital converter，简称ADC)，特别涉及提高准确度的方法。
模数转换器是将输入的模拟信号转换成数字表征(例如，数字字)。逐次逼近型模数转换器(Successive Approximation Register ADC，简称SAR ADC)，这种ADC是通过一连串由最高有效位(Most-Significant Bit，简称MSB)到最低有效位(Least-SignificantBit，简称LSB)顺序表示的位试验实现模拟信号转换为数字形式。在每个位试验中，比较器比较输入的模拟信号与参考电压并基于比较器决定出对应位是“1”或“0”。发生在转换过程中的错误，称为SARADC的转换误差。通常，转换误差越大，ADC的信噪比(Signal-to-Noise Ratio，简称SNR)越差。
转换误差会由多种方式引起。例如，在SAR ADC处理LSB时，误差电压可能出现在比较器的输入，通常被称为剩余输入。剩余输入表现在SAR ADC的转换误差以及可包括量化误差、电路噪声等等。降低转换误差的传统方法包括使用较小的比特位降低量化误差或用调谐元件以降低电路噪声，然而，这些方法在速度、功率、和/或电路区方面消耗成本高。
因此，发明人意识到了在无上述成本消耗下以准确度增强技术来提高ADC SNR的行业需求。
附图说明
图1A示出了根据本发明的示例实施例中SAR ADC的简框图。
图1B示出了根据本发明的示例实施例中比较器的简框图。
图2示出了根据本发明的示例实施例中使用统计剩余测量校正的SAR ADC操作流程。
图3示出了根据本发明的示例实施例中典型的累积分布函数的高斯噪声。
图4A示出了示范性的理想的3位转换。
图4B示出了示范性的非理想的3位转换
图5示出了根据本发明的示例实施例中使用附加位试验校正SAR ADC的操作流程。
图6示出了根据本发明的示例实施例中示范性的模数转换。
图7示出了根据本发明的示例实施例中使用附加位试验校正和统计剩余测量校正的SAR ADC的操作流程。
具体实施方式
本发明的示例实施例可以提供一种方法，包括执行位试验、使用包括比较器的SAR ADC将模拟输入信号转换为数字输出信号；位试验完成后，测量比较器输入的剩余电压，然后基于测量剩余误差调整数字输出信号。
本发明的示例实施例可以提供一种方法，包括使用SAR ADC从MSB到ADC的预定低有效位将模拟输入信号转换成数字输出信号执行的常规位试验；在预定低有效位试验后，在等于且/或小于预定低有效位试验幅度时执行附加位试验；并结合常规位试验和附加位试验的结果基于对应位权生成数字输出信号。
本发明的示例实施例可以提供一种方法，包括执行从MSB到预定低有效位数字字的常规位试验；执行附加位试验；结合常规位试验和附加位试验的测量结果生成数字输出信号；测量剩余误差；以及在基于测量的剩余误差调整数字输出信号。
本发明的示例实施例可以提供一种电路，包括数模转换(Digital-to-Analog，简称DAC)包括多个用于执行位试验的加权组件；比较器耦合到DAC执行位试验；以及控制位试验的SAR逻辑，其中比较器被配置为位试验结束后执行剩余输入误差的一系列比较。
图1A示出了根据本发明的示例实施例中的SAR ADC100。SARADC100包括数模转换器(DAC)102，比较器104和SAR逻辑106。图1A还示出了在SAR ADC100中可能与SAR ADC106相关的有助于转换误差的噪声源，如示出的Vn_samp、Vn_dac、Vn_comp。图1A是仅作说明用途的单端实现，然而，本发明的示例实施例中包括全差分的实现。
DAC102可包括多个加权组件(例如电容器)和相应的开关，其可通过SAR逻辑106为位试验设置。在实施例中，组件的尺寸可以以MSB和LSB二进制的方式增加，MSB相当于最大加权组件，LSB相当于最小加权组件。DAC102可有一组输入和耦合SAR逻辑106的反馈控制输入。一输入可以耦合模拟输入信号Vin点并且其他输入可耦合参考电压Vref点。DAC102可以在加权组件选择性采样Vin和Vref信号。Vin的点可能易受输入采样噪声Vn_samp的影响。此外，DAC102可能易受另一个DAC噪声源Vn_dac的影响。DAC102可产生输出信号Vdacout。
DAC102可耦合到比较器104，比较器104接收DAC的输出信号Vdacout。比较器可比较Vdacout和Vthresh电压为位试验。此外，比较器104可能易受到比较器噪声Vn_comp的影响。
比较器104可耦合到SAR逻辑106。S在实施例中，AR逻辑106可以接收比较器的决定并把这些决定保存在寄存器。SAR逻辑106还可以控制每个位试验的DAC102开关。SAR逻辑106可以结合位试验的结果产生数字输出信号Dout。
正如图1A所示，SAR ADC100可能易受到各种来源的噪声误差的影响。这些噪声误差可能恶化转换过程并且可能对数字输出信号Dout的准确度有负面影响。图2示出了根据本发明的示例实施例中方法200的流程，该方法使用统计剩余测量校正提高ADC的操作准确度。在示例实施例中，方法200可以使用图1A中SAR ADC100来执行。
在步骤202中，常规位试验可以用来产生数字输出信号Dout。在实施例中，DAC102可首先采样不确定幅度的模拟输入信号Vin。SAR ADC100可以根据位试验将Vin转换成代表输入大小的Dout信号，这是一个反复的试验-错误过程。在第一位试验中，输入电压与第一测试电压对应为1000…0(例如，MSB＝1并且所有其他的比特位＝0)比较。比较器104可产生输出电压指示输入电压大于或小于第一测试电压。如果比较结果产生高输出电压，SAR逻辑106可以记录MSB位为“1”，反之，如果比较结果产生低输出电压，SAR逻辑106可以记录MSB位为“0”。直到LSB被计算和记录，该位试验一直执行。因此在步骤204中，方法200可以检查当前位试验是否是LSB试验。LSB位试验后，常规位试验可能已经完成。
接下来，常规位试验之后剩余误差可被统计测量和计算。在LSB位试验后，剩余误差可参照出现在比较器104上的剩余(即，转换误差)。常规位试验之后，当比较器的阈值Vthresh设置为零时只有剩余误差会出现在比较器输入时。因此，比较器的输入(和DAC输出Vdacout)可以表示为：
Vdacout＝Vres  (1)，
其中Vres是指剩余误差。此外，Vres可以表示为：
Vres＝Vn_dac+Ve_quant+Ve_dec  (2),
其中Vn_dac是指DAC噪声、Ve_quant是指量化误差、Ve_dec是指在常规位试验的判定误差。
图1B显示的是常规位试验结束以后比较器104的运行。在这里，比较器可用Ve和Vn的组合作为输入信号，Ve指的是剩余误差Vres的确定的部分，Vn指的是SAR ADC转换期间的总噪声。
Ve可以表示为：Ve＝Ve_quant+Ve_dec  (3)，
其中Ve_quant是指量化误差，Ve_dec是指如上面等式(2)讨论的判定误差。此外，Vn可表示为：
Vn＝(Vn_dac2+Vn_comp2)1/2  (4),
其中Vn_dac是指DAC噪声、Vn_comp是指比较器噪声。DAC噪声Vn_dac和比较器噪声Vn_comp可能是不相关的，并且热噪声遵循高斯分布。
回到图2，剩余误差可在步骤206中被输入到比较器。在步骤208中，比较器可以决定‘1’或‘0’基于剩余输入。在步骤210中，比较器的决定可被记录。例如，比较器的决定可以由SAR逻辑106记录。方法200可随着剩余输入执行比较器多(N)次决定。在步骤212中，方法200可以检查这是否是比较器的第N个决定。N可以预先设定。在示例实施例中，N可以是10、50、100或者任何适当的数。因此，比较器可以基于剩余输入执行N个决定。
在步骤214中，比较器的决定可被合计，以确定在步骤206-210中有多少“1”和“0”被决定。基于这个合计，决定‘1’或者决定‘0’的概率P可以计算。例如，50比较器输出决定剩余输入，40返回决定“1”，那么P可以等于0.8(40/50)。
在步骤216中，计算出的概率P可以根据高斯噪声Vn的累计分布函数(CDF)被匹配到相应的Ve。图3示出Vn的示范CDF与比较器输入电压Vin。因此，通过将计算的概率匹配到CDF，Ve可以统计确定。换句话说，基于P和噪声Vn可以得到Ve：
D(Ve)＝21/2erfinv(2P-1)*D(Vn)  (5)，
其中，erfinv代表逆误差函数、P是指决定“1”的计算概率、Vn是指SAR ADC转换期间的总噪声。在示例实施例中，Vn和Vn的CDF可在校准阶段测量。在另一示例实施例中，VN和Vn的CDF可在模拟结果估计并且可预编程。
在步骤218中，Dout可用于弥补统计计算误差，如表达式：Dout_corr＝Dout–D(Ve)  (6),
其中，Dout_corr是指修正的数字输出、Dout是指常规位试验中产生的数字输出、D(Ve)是指统计计算误差。
因此，除可能的抽样误差Vn_samp以外，Dout_corr可以是相对自由的误差。例如，理想情况下Dout等于D(Vin),在现实条件下实际的Dout可表示为：
Dout＝D(Vin+Vn_samp+Ve_quant+Ve_dec)  (7)，
其中，Vin是指模拟输入电压、Vn_samp是指采样噪声、Ve_quant是指量化误差、Ve_dec是指判定误差。进一步说明等式(3)，量化误差(Ve_quant)和判定误差(Ve_dec)是剩余误差Ve确定的部分。因此，修正的数字输出可以表示为：Dout_corr＝D(Vin+Vnsamp)(8)。
因此，方法200的统计测量Ve并且很大程度上弥补了在数字域的误差，以显著提高ADC的SNR。
对于统计剩余测量校正，剩余误差相对于噪声Vn可能是更优选的。在理想的SAR ADC中，所有常规位试验后输入比较器上的剩余误差是由LSB的结果决定的，这种误差称为量化误差。然而，如上所述，剩余误差也可能包括判断误差的因素。例如，像图4A和图4B描述的两种情况。图4A示出了没有判断误差的3位SAR ADC例子的位试验过程。因此，量化误差Ve_quant仅存在于LSB(b0)试验后。另一方面，图4B示出了由第二个试验位(b1)引起的错误判断的3位SAR ADC例子的位试验过程，例如，比较器判断时被描述为2LSB的瞬时噪声。因此，在LSB(b0)后，剩余误差Ve可包括量化误差Ve_quant和判断误差Ve_dec组件，这将导致比图4A更大的剩余误差。
在本发明的示例实施例中，小于LSB试验幅度(例如，b0一半处)的附加位试验可以被引入并降低剩余误差Ve。图5示出了方法500根据本发明示例实施例使用附加位试验在ADC操作中纠正噪声误差的流程。在示例实施例中，方法500可以在图1A中使用SARADC100时执行。
在步骤502中，常规位试验可被执行以产生数字输出信号的输出Dout。在示例实施例中，DAC102首先采集模拟输入信号Vin，这是一个不确定的幅度。然后SAR ADC100可以根据位试验将模拟输入信号Vin转化为表示输入量的输出Dout，这是一个反复的试验-错误过程。在第一位试验中，输入电压与第一测试电压对应为1000……0(例如，MSB＝1并且其他其他比特位＝0)比较。比较器104可产生输出电压指示输入电压大于或小于第一测试电压的。如果比较结果产生高输出，SAR逻辑106则记录MSB位为“1”，反之，如果比较结果产生低输出，SAR逻辑106则记录MSB位为“0”。位试验直到预置的低有效位被计算和记录才停止执行。因此，在步骤504中，方法500可以检查当前位试验是不是预置的低有效位试验。这次位试验后，常规位试验已经完成。在示例实施例中，预置的低有效位试验相当于LSB试验。
图6显示了执行图5中方法500的3位SAR ADC实例的位试验过程。位b2、b1和b0与在步骤502和504常规位试验中的位一致。在图6的例子中，错误判断存在于位b1处，然而，没有错误判断的常规位试验也可以使用图5的方法。在LSB b0后，在图6的时间t0显示了重要的剩余误差，对应着常规位试验的结束。此外，在图6的例子，较于比较器的阀值，常规位试验的DAC输出是正的。
常规位试验完成后，在步骤506中，方法500可引入附加位试验以降低剩余误差。在实施例中，这些附加位试验比LSB位试验幅度要小。例如，附加位试验可能是b0处LSB位试验幅度的一半。在实施例中，附加位试验可能是次噪声等级重复试验。在另一示例实施例中，这些附加位试验可能比LSB更重要。在图6中，第一个附加位试验是在时间t1的b1s处。因为图6例子中常规位试验结束的DAC输出是正值并且比较器噪声平均为0，所以由于SAR ADC的闭环负反馈性质它更加有可能在t1处将第一个b1s将确定为“0”。因此，DAC的输出可能是接近比较器阈值的。同样，第二个附加位试验b1s更有可能确定为‘0’。虽然比较器可以决定‘1’，甚至DAC的输出可以在t3时间的第三个附加位试验b1s标明为正值，但它也是有可能的。
在图5的步骤508中，附加位试验直到达到一个阀值才停止执行。达到阈值后，附加位试验可在步骤510中停止。在示例实施例中，该阈值可以对应于一组数量的附加位试验。在另一示例实施例中，该阈值可以对应于当DAC输出极性相较于比较器的阈值发生变化时或在极性变化后。例如，如图6所示，DAC的输出可在时间t4处相较于比较器的阈值改变极性。在示例实施例中，极性改变的时间，不可能事先知道，可能取决于重复试验值、ADC噪声等级和/或ADC的早期试验的冗余。最后几个试验的决定结果可能被跟踪以确定比较器输入或DAC输出是否接近比较器的阈值。在示例实施例中，重复试验的数量是可编程的。此极性变化后，剩余误差Ve，即DAC输出和比较器阈值之间的差异，可能是由马尔可夫(Markov)链随机过程所控制。因此，剩余误差Ve在时间t4极性变化后已经不可能获得更好的(即减少)。因此，在示例实施例中，方法500可以在或接近在步骤510中与比较器的阈值比较的DAC输出极性变化后停止附加位试验。
在附加位试验终了时，步骤502常规位试验和步骤506附加位试验的执行结果相结合以产生出输出Dout。在示例实施例中，重复LSB的幅度可逐渐按比例减小到最小剩余误差。例如，对于8位SAR ADC，常规和附加位试验可以表示为：
b7，b6，b5，b3，b4，b3，b3，b2，b3，b2，b2，b2，b1，b1，b1，b1，b0，b0，b0，b0，b1s，b1s，b1s，b1s，b1s，b1s，b1s，b1s；
在示例实施例中，在ADC噪声等级接近或大于1LSB时，在LSB之前开始执行重复试验，这是有利的。
因此，通过添加附加的低幅值位试验，可以显著降低ADC中的剩余误差。
此外，上述两种ADC准确度增强技术-附加位试验校正和统计剩余测量校正-可根据本发明的示例实施例结合起来使用。例如，附加位试验校正技术最初可被执行以减少剩余误差，然后统计剩余测量校正技术可执行以进一步减少(或消除)剩余误差Ve。通过结合这两种技术，比较器和DAC具有较高抗噪能力的同时还实现了高信噪比，从而提高ADC的准确度。图7显示了根据本发明的示例实施例的方法700的流程，方法700使用附加位试验校正和统计剩余测量校正纠正ADC中错误。在示例实施例中，方法700可以使用图1A中的SARADC100执行。
在步骤702中，常规位试验可以用来产生数字输出信号Dout。在示例实施例中，DAC102首先采样模拟输入信号Vin，这是一个不确定的数量。然后SAR ADC100可以根据位试验将模拟输入信号Vin转化为表示输入量的输出Dout，这是一个反复试验-错误过程。在第一位试验中，输入电压与第一测试电压对应为1000……0比较(例如，MSB＝1并且其他其他比特位＝0)。比较器104可产生输出电压指示输入电压大于或小于第一测试电压。如果比较结果产生高输出，SAR逻辑106则记录MSB位为“1”，反之，如果比较结果产生低输出，SAR逻辑106则记录MSB位为“0”。位试验直到预置的低有效位被计算和记录才停止执行。因此，在步骤704中，方法700可以检查当前位试验是不是预置的低有效位试验。这次位试验后，常规位试验已经完成。在示例实施例中，预置的低有效位相当于LSB。
接下来，在步骤706中，方法700可引入附加位试验以降低剩余误差。在示例实施例中，这些附加位试验比LSB位试验幅度要小。例如，附加位试验可能是LSB位试验幅度的一半。在示例实施例中，附加位试验可能是次噪声等级重复试验。在另外的示例实施例中，这些附加位试验可能比LSB更重要。在步骤708中，附加位试验直到达到一个阀值才停止执行。达到阈值后，附加位试验可在步骤710中停止。在示例实施例中，该阈值可以对应于一组数量的附加位试验。在另一示例实施例中，该阈值可以对应于当DAC输出极性相较于比较器的阈值发生变化时或在极性变化后。在附加位试验终了时，步骤702常规位试验和步骤706附加位试验的结果(决定)相结合以产生出Dout。
接下来，方法700可以统计测量剩余误差以校正。在步骤714中剩余误差可以被输入比较器中。在步骤716中，比较器可基于剩余输入的结果决定出‘1’或‘0’。在步骤718中，比较器的决定会被记录。例如，比较器的决定可以由SAR逻辑106记录。在步骤714-718间随着剩余输入的比较器决定可以执行多(N)次。在步骤720中，方法700可以检查比较器的决定是否是第N个决定。N可以预先设定。在示例实施例中，N可以是10、50、100或任何适当的数量。因此，比较器可以基于剩余输入执行N次决定。在步骤722中，比较器的决定合计确定在步骤206-210中比较器的决定有多少“1”和“0”。基于上述合计，‘1’或‘0’的决定概率P可以被计算出。例如，如果在50个比较器的决定里，有40个返回“1”决定，那么P就等于0.8(40/50)。在步骤724中，计算出的概率P可以匹配到根据如上所述高斯噪声Vn的累积分布函数(CDF)相应的Ve。在步骤726中，Dout可以基于统计上计算的误差进行补偿，其表示为：
Dout_corr＝Dout-D(Ve),  (6)
其中，Dout_corr是指修正后的数字输出，Dout是指在常规位试验和附加位试验产生的数字输出，D(Ve)是指统计计算误差。因此，方法700首先通过执行附加位试验降低剩余误差，然后通过使用统计剩余测量校正进一步降低剩余误差。因此，方法700可以明显增强ADC操作的准确性，特别是SAR ADC操作。
本发明的几个示例实施例在上文中进行具体说明或描述。但是，望理解不背离本发明的精神和范围做出的修饰和变更也在所附权利要求的教导和范围内。

Claims (27)

1.一种方法，包括：
执行位试验，使用包含比较器的SAR ADC将模拟输入信号转换成数字输出信号；
完成所述位试验后，测量所述比较器输入的剩余电压，然后
基于测量剩余误差值调整数字输出信号。
2.根据权利要求1所述的方法，其中测量剩余电压包括执行多个含有剩余误差的比较器决定作为输入，并基于所述比较器决定统计计算剩余误差值。
3.根据权利要求2所述的方法，其中统计所述计算剩余误差值包括计算比较器决定的概率到剩余误差输入。
4.根据权利要求3所述的方法，其中统计所述计算剩余误差值还包括使比较器决定的概率与根据SAR ADC的噪声累计分布函数的相应的剩余误差值相匹配。
5.根据权利要求4所述的方法，其中所述SAR ADC噪声的累积分布函数在SAR ADC的校准期间进行测量。
6.根据权利要求4所述的方法，其中所述SAR ADC噪声的累积分布函数是可预编程的。
7.一种方法，包括：
执行常规位试验使用SAR ADC从ADC最高有效位(MSB)到预定低有效位将模拟输入信号转换成数字输出信号；
预定低有效位试验后，在等于和/或小于预定低有效位幅度时执行附加位试验；
结合所述常规位试验和所述附加位试验的结果基于其对应位权生成数字输出信号。
8.根据权利要求7所述的方法，其中所述预定低有效位是最低有效位(LSB)。
9.根据权利要求7所述的方法，还包括执行预定数量的附加位试验。
10.根据权利要求7所述的方法，执行所述附加位试验直到达到阈值。
11.根据权利要求7所述的方法，其中所述阈值包括在SAR ADC越过比较器阀值的DAC输出。
12.根据权利要求7所述的方法，其中所述附加位试验的幅度是LSB幅度的一半。
13.根据权利要求7所述的方法，其中所述附加位试验是次-噪声水平重复试验。
14.根据权利要求7所述的方法，其中所述附加位试验的幅度按比例减小。
15.根据权利要求7所述的方法，其中所述附加位试验与预定低有效位的幅度相同。
16.一种方法，包括：
从最高有效位(MSB)到预定低有效位数字字执行常规位试验；
执行附加位试验；
结合常规位试验和附加位试验的结果生成数字输出信号；
测量剩余误差；和
基于测量的剩余误差调整数字输出信号。
17.根据权利要求16所述的方法，其中所述方法在SAR ADC中执行并且所述剩余误差在SAR ADC比较器输入被测量。
18.根据权利要求16所述的方法，其中所述附加位试验的幅度是最低有效位LSB幅度的一半。
19.根据权利要求16所述的方法，其中所述附加位试验是次-噪声等级重复试验。
20.根据权利要求16所述的方法，其中所述附加位试验的幅度按比例减小。
21.根据权利要求16所述的方法，其中所述附加位试验与所述预定低有效位的幅度相同。
22.根据权利要求16所述的方法，其中测量所述剩余误差值包括计算比较器决定的概率到剩余误差输入。
23.根据权利要求22所述的方法，其中测量剩余误差值还包括使比较器决定的概率与根据SAR ADC的噪声累计分布函数的相应的剩余误差值相匹配。
24.一种电路，包括：
数模转化器(DAC)包括多个用于执行位试验的加权组件；
比较器耦合到DAC以执行位试验；和
控制位试验的逐次逼近寄存器(SAR)逻辑，其中所述比较器被配置为所述位试验结束后执行剩余输入误差的一系列比较。
25.根据权利要求24所述的电路进一步被配置为基于所述比较测量所述剩余误差。
26.根据权利要求24所述的电路，其中所述位试验包括从最高有效位(MSB)到预定低有效位数字字的常规位试验和在LSB位试验后的附加位试验，所述附加位试验在小于或等于预定低有效位幅度才执行。
27.根据权利要求24所述的电路，其中所述预定低有效位是最低有效位(LSB)。
CN201410519933.1A 2013-10-01 2014-09-30 电路和由电路执行的方法 Active CN104518796B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/043,284 2013-10-01
US14/043,284 US9071261B2 (en) 2013-10-01 2013-10-01 Accuracy enhancement techniques for ADCs

Publications (2)

Publication Number Publication Date
CN104518796A true CN104518796A (zh) 2015-04-15
CN104518796B CN104518796B (zh) 2018-11-27

Family

ID=51610028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410519933.1A Active CN104518796B (zh) 2013-10-01 2014-09-30 电路和由电路执行的方法

Country Status (3)

Country Link
US (1) US9071261B2 (zh)
EP (2) EP2858248A1 (zh)
CN (1) CN104518796B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095802A (zh) * 2017-09-11 2020-05-01 美国亚德诺半导体公司 自适应模数转换器
CN112671404A (zh) * 2018-01-26 2021-04-16 华为技术有限公司 一种dac误差测量方法及装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105612B1 (ko) * 2013-11-22 2020-05-29 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9391632B1 (en) * 2015-01-27 2016-07-12 Omnivision Technologies, Inc. Method and system for implementing an extended range approximation analog-to-digital converter
US9774339B2 (en) 2015-09-28 2017-09-26 Board Of Regents, The University Of Texas System Statistical estimation-based noise reduction technique for low power successive approximation register analog-to-digital converters
US10788520B2 (en) 2015-10-21 2020-09-29 Stojan Radic Sub-noise detection of a fast random event
CN105677967B (zh) * 2016-01-06 2018-11-20 浪潮集团有限公司 一种提升asic算法精度的方法
US9998162B2 (en) * 2016-09-30 2018-06-12 Intel Corporation Scalable stochastic successive approximation register analog-to-digital converter
US10122376B2 (en) * 2016-11-04 2018-11-06 Analog Devices Global Reference precharge techniques for analog-to-digital converters
US10720933B2 (en) 2017-11-02 2020-07-21 Analog Devices, Inc. Comparator error suppression
EP3484053A1 (en) * 2017-11-14 2019-05-15 Nxp B.V. Successive approximation register analog-to-digital converter, electronic device and method therefor
US10348319B1 (en) 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter
US10291252B1 (en) * 2018-05-31 2019-05-14 Shenzhen GOODIX Technology Co., Ltd. Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension
US10447289B1 (en) 2018-06-15 2019-10-15 Analog Devices, Inc. Analog-to-digital converter noise reduction techniques
US11888492B2 (en) * 2022-03-01 2024-01-30 Cirrus Logic, Inc. Background offset calibration of a high-speed analog signal comparator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620179A (en) * 1983-08-29 1986-10-28 Harris Corporation Method for successive approximation A/D conversion
US20070035431A1 (en) * 2005-08-12 2007-02-15 Analog Devices, Inc. Analog to digital converter
CN1945978A (zh) * 2005-05-27 2007-04-11 阿纳洛格装置公司 采用积分非线性误差整形的流水线adc
CN102882525A (zh) * 2011-07-13 2013-01-16 Imec公司 随机a/d转换器和使用其的方法
CN103124177A (zh) * 2013-02-27 2013-05-29 天津大学 一种循环模数转换器及数字校准方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258783B4 (de) 2002-12-16 2006-01-19 Infineon Technologies Ag Verfahren zum Analog-Digital-Wandeln und Analog-Digital-Wandler
US6894627B2 (en) * 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
JP2010278952A (ja) 2009-06-01 2010-12-09 Mitsumi Electric Co Ltd 逐次比較型ａｄ変換回路及び半導体集積回路
US8344924B2 (en) 2010-04-27 2013-01-01 Analog Devices, Inc. Analog signal conversion
EP2546992B1 (en) 2011-07-13 2014-03-05 Imec Stochastic A/D converter and method for using the same
US8896476B2 (en) * 2013-01-25 2014-11-25 Technische Universiteit Eindhoven Data-driven noise reduction technique for analog to digital converters
US8749412B1 (en) * 2013-03-06 2014-06-10 Jin-Shy Tsai Anti-noise successive approximation analog to digital conversion method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620179A (en) * 1983-08-29 1986-10-28 Harris Corporation Method for successive approximation A/D conversion
CN1945978A (zh) * 2005-05-27 2007-04-11 阿纳洛格装置公司 采用积分非线性误差整形的流水线adc
US20070035431A1 (en) * 2005-08-12 2007-02-15 Analog Devices, Inc. Analog to digital converter
CN102882525A (zh) * 2011-07-13 2013-01-16 Imec公司 随机a/d转换器和使用其的方法
CN103124177A (zh) * 2013-02-27 2013-05-29 天津大学 一种循环模数转换器及数字校准方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095802A (zh) * 2017-09-11 2020-05-01 美国亚德诺半导体公司 自适应模数转换器
CN111095802B (zh) * 2017-09-11 2023-11-24 美国亚德诺半导体公司 自适应模数转换器
CN112671404A (zh) * 2018-01-26 2021-04-16 华为技术有限公司 一种dac误差测量方法及装置

Also Published As

Publication number Publication date
US20150091744A1 (en) 2015-04-02
US9071261B2 (en) 2015-06-30
EP3565122A1 (en) 2019-11-06
EP2858248A1 (en) 2015-04-08
CN104518796B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
CN104518796A (zh) 模数转换器(adc)的准确度增强技术
JP4987990B2 (ja) アナログ−デジタルコンバータ
CN102647187B (zh) Adc校准装置
KR20140031869A (ko) Adc 교정
CN104254975B (zh) 用于校准具有多个通道的流水线模数转换器的方法和装置
US8547257B2 (en) Digital error correction in an analog-to-digital converter
GB2530359A (en) Error measurement and calibration of analog to digital converters
JPWO2012153372A1 (ja) 逐次比較型ａｄ変換器
CN110995264A (zh) Cdac的电容失配的校准系统和逐次逼近型adc
US20230299780A1 (en) Cloud Assisted Calibration of Analog-to-Digital Converters
CN113037287A (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
CN105634491A (zh) 校准sar a/d变换器的方法以及实现所述方法的sar-a/d变换器
US9571114B1 (en) SAR ADC performance optimization with dynamic bit trial settings
TW201310918A (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
CN103490780B (zh) 用于执行比较器后台校准的装置和方法
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN112600557B (zh) 一种流水线adc数字域增益校准方法
JPWO2014038198A1 (ja) 逐次比較型ａｄ変換器
CN114095022A (zh) 基于机器学习的分裂流水线逐次逼近模数转换器校准方法
Balestrieri et al. DAC static parameter specifications–some critical notes
박재현 et al. Flash ADC with Histogram-Driven Foreground Self-Calibration
US11323128B2 (en) Calibration technique for time-interleaved analog-to-digital converters
胥子飛 Research of Asynchronous SAR ADC Based on Hopfield Network
Chang et al. Calibration as a Functional Test: An ADC Case Study
Hassanpourghadi et al. Fast static characterization of residual-based ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant